CN111796920A - 一种空间中断源扩展控制方法、系统、设备及储存介质 - Google Patents

一种空间中断源扩展控制方法、系统、设备及储存介质 Download PDF

Info

Publication number
CN111796920A
CN111796920A CN202010613945.6A CN202010613945A CN111796920A CN 111796920 A CN111796920 A CN 111796920A CN 202010613945 A CN202010613945 A CN 202010613945A CN 111796920 A CN111796920 A CN 111796920A
Authority
CN
China
Prior art keywords
interrupt
interrupt signal
processor
signal
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010613945.6A
Other languages
English (en)
Other versions
CN111796920B (zh
Inventor
郭芳
高扬
吴铭
张毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010613945.6A priority Critical patent/CN111796920B/zh
Publication of CN111796920A publication Critical patent/CN111796920A/zh
Application granted granted Critical
Publication of CN111796920B publication Critical patent/CN111796920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种空间中断源扩展控制方法、系统、设备及储存介质，本发明涉及的空间中断源扩展控制逻辑需要软硬结合进行，当外部有多路中断源输入时，每路中断通过触发器进行锁存，输出的中断信号通过中断合并逻辑后，分别连接处理器，处理器通过IO端口识别到具体为某一路中断，根据中断优先级顺序，处理器进行中断识别并处理。该发明可满足系统外部多个中断输入，CPU可实时处理中断的需求，从而提升产品工作效率，提高了产品可靠性。

Description

一种空间中断源扩展控制方法、系统、设备及储存介质
技术领域
本发明属于空间应用领域，具体涉及一种空间中断源扩展控制方法。
背景技术
中断源处理电路是宇航计算机的基本组成部分，大多数宇航计算机必须扩展外部中断源才能满足实时处理要求，由于空间应用不仅要求实时性，更要求高可靠性，在空间应用领域早期，基于MG80486处理器的宇航计算机选用专用的82C59A中断控制器进行外部中断源扩展以满足任务需求，同时，处理器访问82C59A需要满足相应的时序关系，多个外部中断源可通过82C59A级联方式扩展，如图1所示，随着空间技术的发展，研发成功了更高可靠性的国产宇航级处理器，而82C59A中断控制器已不能应用于目前这些常用的SPARC V8体系结构处理器、宇航级DSP处理器和宇航级单片机处理器系统中扩展中断源。
发明内容
本发明的目的在于克服上述不足，提供一种空间中断源扩展控制方法，能够可靠扩展处理外部多个中断源，满足空间应用需求；同时本技术也可为航空、国防等高可靠性应用系统外部中断源扩展控制提供参考。
为了达到上述目的，一种空间中断源扩展控制方法，包括以下步骤：
S1，接收到中断信号的上升沿后，将低脉冲的中断信号输出为高电平中断信号，通过中断合并后进入中断程序S2；
S2，确定变化的中断信号，执行相应的中断程序，在退出中断程序时，清除中断信号，并将输出信号改变为低电平。
S1中，首先对低脉冲的中断信号进行滤波。
S2中，清除中断信号采用将寄存器的输出端Q接到D触发器的清除端CLR，当处理器处理完中断信号后，通过软件操作寄存器，清除该次中断信号，使D触发器能够接收下次中断信号。
S2中，当外部输入多个中断源时，通过查询IO端口识别有效中断信号路数。
一种空间中断源扩展控制系统，包括D触发器、中断合并逻辑、清中断逻辑和处理器；
D触发器用于通过CLK端接收到中断信号的上升沿后将中断信号锁存，将低脉冲的中断信号输出为高电平中断信号，并通过中断合并逻辑后，将合并后的中断信号发送至处理器，当外部有多个中断信号有效时，通过中断锁存功能保持中断有效，从而避免中断丢失；
处理器用于确定变化的中断信号，执行相应的中断程序，在退出中断程序时，通过软件操作寄存器清除该路中断信号，并将合并后的中断信号初始为低电平。
D触发器的CLK端连接滤波逻辑电路，低脉冲的中断信号通过滤波逻辑电路后进入D触发器，用以滤除毛刺信号，以免误进中断。
D触发器的清除端CLR连接寄存器，寄存器用于在处理器处理完中断信号后，清除该次中断信号。
D触发器的输出端Q同时连接中断识别端口，中断识别端口用于识别有效中断信号路数，处理器可根据中断信号优先级处理中断。
一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现空间中断源扩展控制方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现空间中断源扩展控制方法的步骤。
与现有技术相比，本发明涉及的空间中断源扩展控制逻辑需要软硬件联合使用，在使用过程中处理器每处理完一路中断后需要先清中断，再使能中断。为了避免某一路中断信号处理完成后，未清中断之前，其它一路中断信号有效，从而使合并后的中断信号始终处于高电平，信号状态不发生翻转，由于处理器识别中断信号依靠上升沿，因此，该情况处理器识别不到此次中断，从而使中断处理系统进入“死机”状态，中断信号不发生翻转。针对该问题，在中断处理完所有中断后，需要统一对所有中断源进行清中断操作，然后再使能中断，从而保证合并后的中断信号能够翻转，并且每路中断可按照优先级进行响应，具有防止中断丢失措施，满足产品实时处理外部中断需求，提升CPU工作效率，同时，提高了产品可靠性。
本发明的系统通过D触发器、中断合并逻辑、清中断逻辑以及处理器相结合，使D触发器用于通过CLK端接收到中断信号的上升沿后，将低脉冲的中断信号输出为高电平中断信号，通过中断合并逻辑后，将合并后的中断信号连接至处理器；处理器用于确定变化的中断信号，执行相应的中断程序，在退出中断程序时，清除中断信号，并将输出信号改变为低电平，从而确保可接收下次中断。本发明能够可靠扩展处理外部多个中断源，满足空间应用需求。
附图说明
图1为现有宇航计算机系统外部中断源扩展电路原理框图；
图2为本发明的空间中断源扩展控制技术框图；
图3为本发明的空间中断源扩展控制器逻辑图；
图4为本发明的软件操作流程图；
图5为实施例中载人飞船某数据处理计算机的示意图。
具体实施方式
下面结合附图对本发明做进一步说明。
参见图4，一种空间中断源扩展控制方法，包括以下步骤：
S1，首先对低脉冲的中断信号进行滤波，接收到中断信号的上升沿后，将低脉冲的中断信号输出为高电平中断信号，并进入中断程序S2；
S2，确定变化的中断信号，执行相应的中断程序，在退出中断程序时，清除中断信号，并将输出信号改变为低电平。
清除中断信号采用将寄存器的输出端Q接到D触发器的清除端CLR，当处理器处理完中断信号后，通过软件操作寄存器清除该次中断信号，并使D触发器能够接收下次中断信号。
当外部输入多个中断源时，通过查询IO端口识别有效中断信号路数。
空间中断源扩展控制逻辑需要结合软件流程进行，在使用过程中处理器每处理完一路中断后需要先清中断，再使能中断。为了避免某一路中断信号处理完成后，未清中断之前，其它一路中断信号有效，从而使合并后的中断信号始终处于高电平“1”状态，中断信号状态不发生翻转，由于处理器识别中断信号依靠上升沿，因此，该情况处理器识别不到此次中断，即中断系统处理“死机”状态。针对该问题，在中断处理完所有中断后，需要统一对所有中断源进行清中断操作，然后再使能中断，从而保证合并后的中断信号能够翻转1次。
参见图2和图3，一种空间中断源扩展控制系统，包括D触发器、清中断逻辑、中断合并逻辑、处理器。
D触发器用于通过CLK端接收到中断信号的上升沿后，将低脉冲的中断信号输出为高电平中断信号，并通过中断合并逻辑，将合并后的中断信号发送至处理器；
处理器用于确定变化的中断信号，执行相应的中断程序，在退出中断程序时，通过中断清除逻辑清除中断信号，并将合并后的中断信号初始为低电平。
D触发器的CLK端连接滤波逻辑电路，低脉冲的中断信号通过滤波逻辑电路后进入D触发器。
D触发器的清除端CLR连接寄存器，寄存器用于在处理器处理完中断信号后，通过软件操作寄存器清除该次中断信号。
D触发器的输出端Q同时连接中断识别端口，中断识别端口用于识别有效中断信号路数。
如图3所示，中断锁存逻辑利用D触发器(AHC74)的锁存功能，将中断信号接入触发器的CLK端，输入的中断信号为低脉冲有效，当D触发器的CLK端识别到中断信号的上升沿，D触发器的Q端输出信号由低电平变为高电平。处理器接收到中断信号实时进入中断程序，软件首先查询确定变化的中断信号，执行相应的中断程序，在退出中断程序前清该中断信号，D触发器的Q端输出信号由高电平变为低电平，从而确保可接收下次中断。为保证中断信号的高可靠性，在触发器的CLK前端增加了滤波逻辑，用以滤除毛刺信号，以免误进中断。当外部同时多个中断有效时，可通过中断锁存功能保持中断有效，按照中断优先级处理中断，从而避免丢失中断情况发生。
如图3所示，中断状态清除逻辑利用软件操作寄存器(AHC273)，将寄存器的输出端Q接到D触发器的清除端CLR，上电后软件进行初始化，对寄存器进行写“1”操作，寄存器输出端Q信号为高电平，从而使D触发器清零端CLR为无效状态，可以接收中断。当处理器处理完中断信号后，对寄存器进行写“0”操作，清除该次中断，然后再对寄存器写“1”使能接收下次中断，最后退出中断程序。
如图3所示，中断识别端口，当外部输入多个中断源时，可通过软件查询IO端口，用以识别具体为哪一路中断有效，当读到为“1”表示中断有效，读到“0”时表示中断无效。
如图3所示，由于处理器中断数量较少，因此需要中断合并逻辑将外部多个中断进行合并处理，主要通过多级或门逻辑进行合并处理，任意一路或多路中断有效，皆可输出有效。
一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现空间中断源扩展控制方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现空间中断源扩展控制方法的步骤。
实施例：
参见图5，以某空间型号任务为例，该型号需管理外部16个中断源，而处理器仅有4路中断接口，因此，采用该发明对多路中断进行合并处理，每路中断可按照优先级进行响应，具有防止中断丢失措施，满足产品实时处理外部中断需求，提升CPU工作效率，同时，提高了产品可靠性。
在载人飞船某计算机中外部具有时间片中断、秒中断、13路触点中断、遥控注入中断、总线通讯中断、工程遥测中断、三机通讯中断、天地通讯中断等16路外部中断源，而CPU芯片采用SPARC V8,其外部中断源只有4路，硬件设计必须增加对现有中断源进行合并处理的逻辑。通过对16路中断按照优先级分为4类接入处理器中断输入端，在产品上电后软件对寄存器进行写0X“FF”进行初始化，通过查询IO端口，D0位为‘1’，表示秒中断中断有效，为‘0’，标识秒中断中断无效。

Claims (10)

1.一种空间中断源扩展控制方法，其特征在于，包括以下步骤：
S1，接收到中断信号的上升沿后，将低脉冲的中断信号输出为高电平中断信号，通过中断合并后进入中断程序S2；
S2，确定变化的中断信号，执行相应的中断程序，在退出中断程序时，清除中断信号，并将输出信号改变为低电平。
2.根据权利要求1所述的一种空间中断源扩展控制方法，其特征在于，S1中，首先对低脉冲的中断信号进行滤波。
3.根据权利要求1所述的一种空间中断源扩展控制方法，其特征在于，S2中，清除中断信号采用将寄存器的输出端Q接到D触发器的清除端CLR，当处理器处理完中断信号后，清除该次中断信号，使D触发器能够接收下次中断信号。
4.根据权利要求1所述的一种空间中断源扩展控制方法，其特征在于，S2中，当外部输入多个中断源时，通过查询IO端口识别有效中断信号路数。
5.一种空间中断源扩展控制系统，其特征在于，包括D触发器、中断合并逻辑和处理器；
D触发器用于通过CLK端接收到中断信号的上升沿后将中断信号锁存，将低脉冲的中断信号输出为高电平中断信号，并通过Q端发送至处理器中断合并逻辑后，将合并后的中断信号发送至处理器，当外部有多个中断信号有效时，通过中断锁存功能保持中断有效，从而避免中断丢失；
处理器用于确定变化的中断信号，执行相应的中断程序，在退出中断程序时，清除中断信号，并将合并后的中断信号初始为低电平。
6.根据权利要求5所述的一种空间中断源扩展控制系统，其特征在于，D触发器的CLK端连接滤波逻辑电路，低脉冲的中断信号通过滤波逻辑电路后进入D触发器。
7.根据权利要求5所述的一种空间中断源扩展控制系统，其特征在于，D触发器的清除端CLR连接寄存器，寄存器用于在处理器处理完中断信号后，清除该次中断信号。
8.根据权利要求5所述的一种空间中断源扩展控制系统，其特征在于，D触发器的输出端Q同时连接中断识别端口，中断识别端口用于识别有效中断信号路数。
9.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1所述的空间中断源扩展控制方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1所述的空间中断源扩展控制方法的步骤。
CN202010613945.6A 2020-06-30 2020-06-30 一种空间中断源扩展控制方法、系统、设备及储存介质 Active CN111796920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010613945.6A CN111796920B (zh) 2020-06-30 2020-06-30 一种空间中断源扩展控制方法、系统、设备及储存介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010613945.6A CN111796920B (zh) 2020-06-30 2020-06-30 一种空间中断源扩展控制方法、系统、设备及储存介质

Publications (2)

Publication Number Publication Date
CN111796920A true CN111796920A (zh) 2020-10-20
CN111796920B CN111796920B (zh) 2023-12-15

Family

ID=72809898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010613945.6A Active CN111796920B (zh) 2020-06-30 2020-06-30 一种空间中断源扩展控制方法、系统、设备及储存介质

Country Status (1)

Country Link
CN (1) CN111796920B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337839A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp マルチ機能カード
US20060136640A1 (en) * 2004-12-17 2006-06-22 Cheng-Ming Tuan Apparatus and method for hardware semaphore
CN101937364A (zh) * 2009-06-30 2011-01-05 华为技术有限公司 一种中断合成方法及装置
CN102236624A (zh) * 2010-04-22 2011-11-09 上海电器股份有限公司人民电器厂 一种新型中断扩展电路
CN102360343A (zh) * 2011-09-23 2012-02-22 福建星网锐捷通讯股份有限公司 通讯设备的中断扩展实现方法
CN104021106A (zh) * 2014-06-19 2014-09-03 哈尔滨工业大学 基于fpga的dsp中断扩展逻辑系统及中断扩展方法
CN104111870A (zh) * 2014-07-08 2014-10-22 福建星网锐捷网络有限公司 一种中断处理装置及中断处理方法
WO2015176408A1 (zh) * 2014-05-22 2015-11-26 深圳市中兴微电子技术有限公司 中断处理方法及中断控制器
CN110457243A (zh) * 2019-07-30 2019-11-15 西安理工大学 一种可扩展多输出中断控制器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337839A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp マルチ機能カード
US20060136640A1 (en) * 2004-12-17 2006-06-22 Cheng-Ming Tuan Apparatus and method for hardware semaphore
CN101937364A (zh) * 2009-06-30 2011-01-05 华为技术有限公司 一种中断合成方法及装置
CN102236624A (zh) * 2010-04-22 2011-11-09 上海电器股份有限公司人民电器厂 一种新型中断扩展电路
CN102360343A (zh) * 2011-09-23 2012-02-22 福建星网锐捷通讯股份有限公司 通讯设备的中断扩展实现方法
WO2015176408A1 (zh) * 2014-05-22 2015-11-26 深圳市中兴微电子技术有限公司 中断处理方法及中断控制器
CN104021106A (zh) * 2014-06-19 2014-09-03 哈尔滨工业大学 基于fpga的dsp中断扩展逻辑系统及中断扩展方法
CN104111870A (zh) * 2014-07-08 2014-10-22 福建星网锐捷网络有限公司 一种中断处理装置及中断处理方法
CN110457243A (zh) * 2019-07-30 2019-11-15 西安理工大学 一种可扩展多输出中断控制器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
FEI LI等: "The Algorithmic Research on the Acquisition of Multiplex Pulse Period", 《2008 3RD INTERNATIONAL CONFERENCE ON INNOVATIVE COMPUTING INFORMATION AND CONTROL》, pages 1 - 4 *
任广辉等: "脉冲量数据采集系统", 《黑龙江自动化技术与应用》, no. 01, pages 2 *
朱华明: "一种实现单片机工作在低功耗模式下的时间寄存器电路设计", 《电子世界》, pages 1 - 2 *
李家宝等: "单片机外中断的扩展及其多优先级软件实现方法", 《现代电子技术》, pages 140 - 143 *

Also Published As

Publication number Publication date
CN111796920B (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
CN101221541B (zh) 用于soc的可编程通信控制器
EP0136168A2 (en) Ram based multiple breakpoint logic
CN107885517B (zh) 嵌入式系统处理器程序加载电路
CN101566972A (zh) 嵌入式系统用户多分区存储空间访问权限的安全控制方法
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN113553101B (zh) 加载频率可变的pcie交换芯片端口寄存器初始化方法
CN111796920A (zh) 一种空间中断源扩展控制方法、系统、设备及储存介质
US4453093A (en) Multiple comparison circuitry for providing a software error trace signal
EP3940531A1 (en) Apparatus and method for writing back instruction execution result and processing apparatus
US20020120801A1 (en) Technique for capturing information
CN113064709B (zh) 一种适用于mcu芯片的任务调度方法及系统
US20210089482A1 (en) Processor and interrupt controller therein
US5247640A (en) Dual access control system including plural magnetic disk control units and contention control circuitry
US5504870A (en) Branch prediction device enabling simultaneous access to a content-addressed memory for retrieval and registration
KR20030072347A (ko) 이벤트 처리 방법 및 장치
US20020053927A1 (en) Logic unit and integrated circuit for clearing interrupts
US5687329A (en) Information handling system including a data bus management unit, an address management unit for isolating processor buses from I/O and memory
CN110770712A (zh) 运算方法、芯片、系统、可读存储介质及计算机程序产品
CN110532035B (zh) 一种芯片内的单向链路以及芯片
US6954865B2 (en) Reduced verification complexity and power saving features in a pipelined integrated circuit
CN103853692A (zh) 一种基于中断判断机制的多处理器数据通讯方法
US20220229794A1 (en) Interrupt request signal conversion system and method, and computing device
CN108599631B (zh) 一种检测1～8路pwm占空比的电路
CN109709860B (zh) 一种基于fpga的图像滤波器流水线控制系统及方法
KR102643031B1 (ko) 프로그램 가능 시퀀서와 이를 이용한 시스템 온 칩 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant