CN101924561B - 用于电流型数模转换器中电流源导通阵列及其构造方法 - Google Patents

用于电流型数模转换器中电流源导通阵列及其构造方法 Download PDF

Info

Publication number
CN101924561B
CN101924561B CN 201010221744 CN201010221744A CN101924561B CN 101924561 B CN101924561 B CN 101924561B CN 201010221744 CN201010221744 CN 201010221744 CN 201010221744 A CN201010221744 A CN 201010221744A CN 101924561 B CN101924561 B CN 101924561B
Authority
CN
China
Prior art keywords
array
current source
conduction
sequence number
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010221744
Other languages
English (en)
Other versions
CN101924561A (zh
Inventor
李冬梅
陈昊
刘力源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN 201010221744 priority Critical patent/CN101924561B/zh
Publication of CN101924561A publication Critical patent/CN101924561A/zh
Application granted granted Critical
Publication of CN101924561B publication Critical patent/CN101924561B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及用于电流型数模转换器中电流源导通阵列的构造方法，属于集成电路技术领域，该方法包括：首先构造4位基本导通阵列，该阵列由16个4×4子矩阵组成，该阵列中每个单元格元素代表一个单位电流源的导通顺序的序号，将每个单位电流源分成16个小电流源，每个电流源在该基本导通阵列的每行每列中分别占有一个小电流源，并且，整个基本导通矩阵的导通顺序的序号分布中心对称；将基本导通阵列中的每个电流源导通序号进行扩展，生成一个2×2阵列，最终得到一个适用于6位等权重电流源阵列的导通阵列；该方法构造的导通阵列能够完全消除一次梯度误差，并能够很好的抑制二次误差，防止梯度误差的积累。

Description

用于电流型数模转换器中电流源导通阵列及其构造方法
技术领域
本发明属于集成电路技术领域，特别涉及数模转换器中等权重电流源阵列的导通技术。
背景技术
近年来随着集成电路工艺尺寸的不断缩小，数字集成电路技术在提高性能和降低成本这两方面不断进步，使得越来越多的电路模块采用了数字化技术，由数字电路来实现。数字电路具有速度快、功耗低、鲁棒性较好等优点。但是，处理的自然界信号都是模拟信号，要实现数字化技术，首先必须采集外界的各种模拟信号，将其量化、编码，经过数字信号处理器之后，再将这些新产生的数字信号转化成模拟信号输出。所以，作为模拟世界与数字电路系统之间的接口，模数转换器以及数模转换器在整个信号处理过程中是必不可少的。
目前，基于CMOS工艺的数模转换器有电阻型结构、电流型结构、电容型结构以及Δ∑结构。其中应用最为广泛有两种结构，一种是Δ∑结构，一种是电流型结构。Δ∑结构采用过采样技术以及噪声整形技术，可以实现很高的分辨率，但是其有效带宽很低，主要应用在音频领域。电流型结构自身不需要高速高线性度的运算放大器，并且不存在大的节点电容。由于上述两个优点，电流型结构成为了高速应用的不二选择。
电流型数模转换器的静态特性，由电流源阵列的匹配特性决定。在原理图设计中，每个等权重的电流源都是完全相同的，这样可以得到理想的最佳特性。但是，实际流片加工后，每个电流源由于引入了随机误差和系统误差，都是不同的。随机误差是加工的标准偏差造成的，主要决定了数模转换器的微分非线性(DNL)。而系统误差是由于每个电流源方位不同造成的，主要决定了数模转换器的积分非线性(INL)。在CMOS集成电路制造过程中，栅氧厚度、离子注入浓度等物理量在芯片的不同位置存在偏差；电路的工作环境也会使芯片不同位置上大小相同的MOS管产生不一样大小的电流。这些变化导致的结果可以近似的看作是一次梯度误差和二次梯度误差，可以用一个与方位坐标相关的函数描述。
一次梯度误差可以描述为：
ε(i，j)＝ai+bj                        (1)
二次梯度误差可以描述为：
ε(i，j)＝c[icos(α)+jsin(α)]2+d[-isin(α)+jcos(α)]2        (2)
其中i，j分别为阵列的行序号和列序号，α为二次误差关于主轴的旋转角，a，b，c，d为四个常系数。于是，可以推导出单位电流源的总梯度误差：
ϵ untt = Σ n = 1 m { ai n + bj n + c [ i n cos ( α ) + j n sin ( α ) ] 2 + d [ - i n sin ( α ) + j n cos ( α ) ] 2 }
= Σ n = 1 m [ c cos 2 ( α ) + d sin 2 ( α ) ] i n 2 + Σ n = 1 m [ c sin 2 ( α ) + d cos 2 ( α ) ] j n 2 - - - ( 3 )
+ Σ n = 1 m 2 ( c - d ) sin ( α ) cos ( α ) i n j n + a Σ n = 1 m i n + b Σ n = 1 m j n
其中in和jn分别为组成某单位电流源的m个小电流源对应的行序号和列序号。
构造合理的电流源导通阵列可以有效抑制一次和二次梯度误差的积累。
下面简单介绍目前学术界已有的几种电流源导通阵列。
Q2随机游走方法
Q2随机游走方法(Quad Quadrant Random-Walk Scheme)是Van der Plas在1999年提出的。该方法也是针对8位的等权重电流源阵列设计的。首先，每个单位电流源等分为16个分离的单元，均匀分布在电流源阵列中，如表1中阴影部分所示。这样可以使X方向上的梯度误差变为1/4，Y方向上的梯度误差变为1/8。此方法称为Q2导通方法(QuadQuadrant switching scheme)。
表1为Q2导通方法中的电流源阵列
Figure BSA00000179559400024
除了Q2导通方法外，他还使用了随机游走导通方法(Random-Walk switching scheme)来进一步抑制系统误差的积累，该方法生成的电流源导通阵列如表2所示。图中每个数字代表一个单位电流源的导通序号，导通顺序为0，1，2，3，...，253，254，255。
表2为随机游走导通方法生成的电流源导通阵列
  222   190   126   62   209   177   113   49   213   181   117   53   217   185   121   57
  158   30   254   94   145   17   241   81   149   21   245   85   153   25   249   89
  78   238   14   142   65   225   1   129   69   229   5   133   73   233   9   137
  46   110   174   206   33   97   161   193   37   101   165   197   41   105   169   201
  211   179   115   51   220   188   124   60   215   183   119   55   219   187   123   59
  147   19   243   83   156   28   252   92   151   23   247   87   155   27   251   91
  67   227   3   131   76   236   12   140   71   231   7   135   75   235   11   139
  35   99   163   195   44   108   172   204   39   103   167   199   43   107   171   203
  218   186   122   58   216   184   120   56   208   176   112   48   221   189   125   61
  154   26   250   90   152   24   248   88   144   16   240   80   157   29   253   93
  74   234   10   138   72   232   8   136   64   224   0   128   77   237   13   141
  42   106   170   202   40   104   168   200   32   96   160   192   45   109   173   205
  214   182   118   54   210   178   114   50   223   191   127   63   212   180   116   52
  150   22   246   86   146   18   242   82   159   31   255   95   148   20   244   84
  70   230   6   134   66   226   2   130   79   239   15   143   68   228   4   132
  38   102   166   198   34   98   162   194   47   111   175   207   36   100   164   196
梯度误差和边界效应容忍导通方法(Gradient-error and Edge-Effect Tolerant SwitchingScheme)是由Jurgen Deveugele在2004年提出的。他首先提出了一种4位电流源导通阵列，如表3所示，该导通阵列可以完全消除1次和2次误差，并且对边界效应有很强的容忍力，不需要外围电流源冗余阵列。在此基础上，他扩展出了一种适用于8位电流源导通阵列，如表4所示。该方法可以使INL归零16次，即每16个点归零一次，这样可以有效的抑制系统误差的积累。
表3为4位梯度误差和边界效应容忍导通方法生成的电流源导通阵列
  15   12   10   11   13   14   7   9   2   5   1   6   0   3   8   4
  5   0   4   8   3   2   6   1   12   13   9   14   7   15   11   10
  1   6   2   3   8   4   0   5   10   11   15   7   14   9   13   12
  9   7   14   13   11   10   12   15   4   8   3   0   6   1   5   2
  13   14   7   9   15   12   10   11   0   3   8   4   2   5   1   6
  3   2   6   1   5   0   4   8   7   15   11   10   12   13   9   14
  8   4   0   5   1   6   2   3   14   9   13   12   10   11   15   7
  11   10   12   15   9   7   14   13   6   1   5   2   4   8   3   0
  2   5   1   6   0   3   8   4   15   12   10   11   13   14   7   9
  12   13   9   14   7   15   11   10   5   0   4   8   3   2   6   1
  10   11   15   7   14   9   13   12   1   6   2   3   8   4   0   5
  4   8   3   0   6   1   5   2   9   7   14   13   11   10   12   15
  0   3   8   4   2   5   1   6   13   14   7   9   15   12   10   11
  7   15   11   10   12   13   9   14   3   2   6   1   5   0   4   8
  14   9   13   12   10   11   15   7   8   4   0   5   1   6   2   3
  6   1   5   2   4   8   3   0   11   10   12   15   9   7   14   13
表4为8位梯度误差和边界效应容忍导通方法生成的电流源导通阵列
  252   204   172   188   220   236   124   156   44   92   28   108   12   60   140   76
  85   5   69   133   53   37   101   21   197   213   149   229   117   245   181   165
  25   105   41   57   137   73   9   89   169   185   249   121   233   153   217   201
  158   126   238   222   190   174   206   254   78   142   62   14   110   30   94   46
  211   227   115   147   243   195   163   179   3   51   131   67   35   83   19   99
  48   32   96   16   80   0   64   128   112   240   176   160   192   208   144   224
  130   66   2   82   18   98   34   50   226   146   210   194   162   178   242   114
  184   168   200   248   152   120   232   216   104   24   88   40   72   136   56   8
  45   93   29   109   13   61   141   77   253   205   173   189   221   237   125   157
  196   212   148   228   116   244   180   164   84   4   68   132   52   36   100   20
  161   177   241   113   225   145   209   193   17   97   33   49   129   65   1   81
  75   139   59   11   107   27   91   43   155   123   235   219   187   171   203   251
  15   63   143   79   47   95   31   111   223   239   127   159   255   207   175   191
  118   246   182   166   198   214   150   230   54   38   102   22   86   6   70   134
  234   154   218   202   170   186   250   122   138   74   10   90   26   106   42   58
  103   23   87   39   71   135   55   7   183   167   199   247   151   119   231   215
以上方法形成的导通阵列虽然效果不同，但都可以抑制电流源阵列的梯度误差积累，改善数模转换器的静态特性。但是，上述导通方法主要适用于8位的等权重电流源阵列。
发明内容
本发明的目的是为克服已有技术的不足之处，提出一种用于电流型数模转换器中电流源导通阵列及其构造方法，该方法构造的导通阵列能够完全消除一次梯度误差，并能够很好的抑制二次误差，防止梯度误差的积累。
本发明提出的用于电流型数模转换器中电流源导通阵列的构造方法，其特征在于，包括以下步骤：
1)首先构造4位基本导通阵列A，该阵列由16个4×4子矩阵组成，该阵列中每个单元格元素代表一个单位电流源的导通顺序的序号，将每个单位电流源分成16个小电流源，分别分离地位于16个4×4子矩阵中，每个电流源在该基本导通阵列A的每行每列中分别占有一个小电流源，并且，整个基本导通矩阵的导通顺序的序号分布中心对称；
2)将基本导通阵列A进行扩展，得到一个适用于6位等权重电流源阵列的导通阵列B；该阵列B分为左上(I)、右上(II)、左下(III)、右下(IV)四个区域，每个区域是一个大小为16×16的子矩阵；扩展公式为：
b(1，1)＝a+16
b(1，2)＝a+48
b(2，1)＝a                            (4)
b(2，2)＝a+32
和
b(1，1)＝a+32
b(1，2)＝a
b(2，1)＝a+48                         (5)
b(2，2)＝a+16
式中，a为阵列A中的电流源导通顺序的序号，b是由a扩展生成的一个2×2阵列；在阵列B中，区域I和区域IV由公式4扩展生成，区域II和区域III由公式5扩展生成。
本发明还提出采用上述方法构造的电流源导通阵列，其特征在于，该电流源导通阵列为适用于6位等权重电流源阵列的电流源导通阵列B；该阵列B分为左上、右上、左下、右下四个区域，每个区域是一个大小为16×16的子矩阵；电流源导通阵列B中，每个单位电流源分成了16个独立的小电流源，并且在导通阵列B的每两行每两列中，都占有一个小电流源。另外，每个单位电流源的16个小电流源在导通阵列B中的行序号和列序号之和均相同；且导通阵列B中每个单位电流源行序号平方和与列序号平方和亦均相同。
本发明的技术特点和有益效果：
本发明能够适用于6位等权重电流源导通阵列，并且能够完全消除一次梯度误差的积累，有效抑制二次梯度误差的积累。另外，还可以进一步扩展生成8位电流源导通阵列，通过仿真与前面提到的两种导通方法相比，本发明的DNL和INL均更优。
具体实施方式
本发明提出的用于电流型数模转换器中电流源导通阵列及其构造方法详细说明如下：
本发明提出的电流源阵列导通方法称为二维梯度容差导通方法(2-dimensiongradient-error tolerant switching scheme)，是将Q2导通方法与梯度误差和边界效应容忍导通方法相结合，得出的一种新型的导通方法。该方法将一个基本4位导通阵列进行扩展，得到一个适用于6位等权重电流源阵列的导通阵列，并且可以进一步扩展得到一个适用于8位等权重电流源阵列的导通阵列。
本发明方法具体包括以下步骤：
1)首先构成4位基本导通阵列A(此阵列是针对4位等权重电流源阵列设计的。本方法与梯度误差和边界效应容忍导通方法中提出的4位导通方法类似)。该阵列由16个4×4子矩阵组成，该阵列中每个单元格元素代表一个单位电流源的导通顺序的序号，将每个单位电流源分成16个独立的小电流源，分别分离地位于16个4×4子矩阵中，每个电流源在该基本导通阵列A的每行每列中分别占有一个小电流源，并且，整个基本导通矩阵的导通顺序的序号分布中心对称。
上述基本导通阵列A的实施例结构如表5所示，
表5为4位基本导通阵列A
  14   8   1   7   6   16   13   11   2   4   5   15   10   12   9   3
  4   10   3   12   9   2   15   5   8   6   11   16   13   14   7   1
  5   15   2   9   12   3   10   4   1   7   14   13   16   11   6   8
  11   13   16   6   7   1   8   14   3   9   12   10   15   5   4   2
  6   16   3   11   14   8   1   7   10   12   9   3   2   4   5   15
  9   2   15   5   4   10   3   12   13   14   7   1   8   6   11   16
  12   3   10   4   5   15   2   9   16   11   6   8   1   7   14   13
  7   1   8   14   11   13   16   6   15   5   4   2   3   9   12   10
  10   12   9   3   2   4   5   15   6   16   13   11   14   8   1   7
  13   14   7   1   8   6   11   16   9   2   15   5   4   10   3   12
  16   11   6   8   1   7   14   13   12   3   10   4   5   15   2   9
  15   5   4   2   3   9   12   10   7   1   8   14   11   13   16   6
  2   4   5   15   10   12   9   3   14   8   1   7   6   16   13   11
  8   6   11   16   13   14   7   1   4   10   3   12   9   2   15   5
  1   7   14   13   16   11   6   8   5   15   2   9   12   3   10   4
  3   9   12   10   15   5   4   2   11   13   16   6   7   1   8   14
表5中粗线分割成由4×4子矩阵组成的16块。单位电流源的导通顺序的序号用自然数字表示。
2)将基本导通阵列A进行扩展，得到一个适用于6位电流源阵列的电流源导通阵列B；该阵列B分为左上(I)、右上(II)、左下(III)、右下(IV)四个区域，每个区域是一个大小为16×16的子矩阵；扩展公式为：
b(1，1)＝a+16
b(1，2)＝a+48
b(2，1)＝a                (4)
b(2，2)＝a+32
和
b(1，1)＝a+32
b(1，2)＝a
b(2，1)＝a+48             (5)
b(2，2)＝a+16
式中，a为阵列A中的电流源导通顺序的序号，b是由a扩展生成的一个2×2阵列；在阵列B中，区域I和区域IV由公式(4)扩展生成，区域II和区域III由公式(5)扩展生成。以阵列A的实施例中第一行第一列单元格元素14和第一行最后列单元格元素3为例。由于阵列A中第一行第一列单元格元素14扩展后位于阵列B中的区域I，故使用扩展公式(4)，生成4个单元格元素30、62、14和46，分别位于阵列B的前两行前两列；而阵列A中第一行最后列单元格元素3扩展后位于阵列B中的区域II，故使用扩展公式(5)，生成4个单元格元素35、3、51和19，分别位于阵列B的前两行末两列(如阵列B的实施例所示)。
采用上述方法构造的电流源导通阵列B中，每个单位电流源分成了16个独立的小电流源，并且在导通阵列B的每两行每两列中，都占有一个小电流源。另外，每个单位电流源的16个小电流源的在导通阵列B中的行序号和列序号之和均相同；且导通阵列B中每个单位电流源行序号平方和与列序号平方和都是常数。
采用本发明方法构造的电流源导通阵列B的实施例结构如表6所示
表6为6位导通阵列B
Figure BSA00000179559400071
在表6中，以单位电流源1和单位电流源2为例进行说明。对于单位电流源1，其16个小电流源分别位于第2，3，5，8，10，11，13，16，18，19，21，24，26，27，29，32行，这16个序号之和为264。单位电流源2的16个小电流源分布位于第1，4，6，7，9，12，14，15，17，20，22，23，25，28，30，31行，这16个序号之和亦为264。并且，这两个电流源的16个小电流源都分别位于第2，3，5，8，10，11，13，16，18，19，21，24，26，27，29，32列，所以，列序号之和也相同，且为264。同样方法，可以检验所有单位电流源的行、列序号之和都同为264。一次梯度误差与电流源阵列的位置成线性关系，由于每个单位电流源的行序号之和以及列序号之和相同，所以，此导通阵列可以完全消除一次梯度误差。
导通阵列B中，每个单位电流源行序号平方和与列序号平方和同样都是常数。同样以上述实施例中单位电流源1和单位电流源2为例。对于单位电流源1，其16个小电流源分别位于第2，3，5，8，10，11，13，16，18，19，21，24，26，27，29，32行，这16个序号平方和为5720。单位电流源2的16个小电流源分布位于第1，4，6，7，9，12，14，15，17，20，22，23，25，28，30，31行，这16个序号平方和亦为5720。并且，这两个电流源的16个小电流源都分别位于第2，3，5，8，10，11，13，16，18，19，21，24，26，27，29，32列，所以，列序号平方和也相同，且为5720。同样方法，可以检验所有单位电流源的行、列序号平方和都同为5720。所以，对于所有单位电流源，公式3中，in、jn、in 2和jn 2为常数，对整体的线性度没有影响。只有injn项影响线性度，当c＝d或者α＝nπ/2(n为整数)时，梯度误差将完全消除。
采用本发明方法还可将阵列B作为基本导通阵列利用扩展公式1和公式2再次扩展，可以得到一个适用于8位等权重电流源阵列的导通阵列。由于阵列矩阵过大，在此省略8位导通阵列的具体实施例。
若有实际需要，还可将8位等权重电流源阵列的导通阵列作为基本阵列按本发明上述方法生成更高位数的等权重电流源阵列的导通阵列。
表7给出了本发明构造的电流源导通阵列与前面提到的两种导通方法构造的阵列的比较，由比较结果可以看出本发明存在优势。
表7三种方法构造的电流源阵列导通阵列的比较
Figure BSA00000179559400081

Claims (3)

1.一种用于电流型数模转换器中电流源导通阵列的构造方法，其特征在于，包括以下步骤： 
1)首先构造4位基本导通阵列A，该阵列由16个4×4子矩阵组成，该阵列中每个单元格元素代表一个单位电流源的导通顺序的序号，将每个单位电流源分成16个小电流源，分别分离地位于16个4×4子矩阵中，每个电流源在该基本导通阵列A的每行每列中分别占有一个小电流源，并且，整个基本导通矩阵的导通顺序的序号分布中心对称； 
2)将基本导通阵列A进行扩展，得到一个适用于6位等权重电流源阵列的导通阵列B；该阵列B分为左上I、右上II、左下III、右下IV四个区域，每个区域是一个大小为16×16的子矩阵；扩展公式为： 
b(1，1)＝a+16
b(1，2)＝a+48
b(2，1)＝a                                                                                 (4)
b(2，2)＝a+32
和 
b(1，1)＝a+32
b(1，2)＝a
b(2，1)＝a+48                                                                                 (5)
b(2，2)＝a+16
式中，a为阵列A中的电流源导通顺序的序号，b是由a扩展生成的一个2×2阵列；在阵列B中，区域I和区域IV由公式(4)扩展生成，区域II和区域III由公式(5)扩展生成。 
2.如权利要求1所述方法，其特征在于，还包括以所述阵列B为基本导通阵列，用扩展公式(4)、(5)得到一个适用于8位等权重电流源阵列的导通阵列。 
3.采用如权利要求1所述方法构造的电流源导通阵列，其特征在于，该电流源导通阵列为适用于6位等权重电流源阵列的电流源导通阵列B；该阵列B分为左上I、右上II、左下III、右下IV四个区域，每个区域是一个大小为16×16的子矩阵；电流源导通阵列B中，每个单位电流源分成了16个独立的小电流源，并且在导通阵列B的每两行每两列中，都占有一个小电流源；另外，每个单位电流源的16个小电流源在导通阵列B中的行序号和列序号之和均相同；且导通阵列B中每个单位电流源行序号平方和与列序号平方和亦均相同。 
CN 201010221744 2010-07-02 2010-07-02 用于电流型数模转换器中电流源导通阵列及其构造方法 Expired - Fee Related CN101924561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010221744 CN101924561B (zh) 2010-07-02 2010-07-02 用于电流型数模转换器中电流源导通阵列及其构造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010221744 CN101924561B (zh) 2010-07-02 2010-07-02 用于电流型数模转换器中电流源导通阵列及其构造方法

Publications (2)

Publication Number Publication Date
CN101924561A CN101924561A (zh) 2010-12-22
CN101924561B true CN101924561B (zh) 2013-06-19

Family

ID=43339240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010221744 Expired - Fee Related CN101924561B (zh) 2010-07-02 2010-07-02 用于电流型数模转换器中电流源导通阵列及其构造方法

Country Status (1)

Country Link
CN (1) CN101924561B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638270B (zh) * 2012-04-10 2014-11-12 成都国腾电子技术股份有限公司 14位集成电路dac电流源阵列及其布局方法
CN103929180B (zh) * 2013-01-14 2017-04-26 华为技术有限公司 一种数模转换器以及数模转换器中电流源阵列的控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539828A2 (en) * 1991-11-01 1993-05-05 Hewlett-Packard Company Variable width current mirror digital-to-analog converter (DAC) system and method for generating a control voltage for delay generation
CN201374692Y (zh) * 2009-02-24 2009-12-30 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949362A (en) * 1997-08-22 1999-09-07 Harris Corporation Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods
CN101494459B (zh) * 2009-02-24 2012-04-04 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539828A2 (en) * 1991-11-01 1993-05-05 Hewlett-Packard Company Variable width current mirror digital-to-analog converter (DAC) system and method for generating a control voltage for delay generation
CN201374692Y (zh) * 2009-02-24 2009-12-30 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李丹等.用于蓝牙射频芯片发送通道的电流驱动型7位20 MHz CMOS DAC.《复旦学报(自然科学版)》.2004,第43卷(第01期),40-43.
用于蓝牙射频芯片发送通道的电流驱动型7位20 MHz CMOS DAC;李丹等;《复旦学报(自然科学版)》;20040225;第43卷(第01期);40-43 *

Also Published As

Publication number Publication date
CN101924561A (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
Duan et al. Efficient on-chip crosstalk avoidance CODEC design
CN102006085B (zh) 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法
CN101494459B (zh) 用于电流舵数模转换器的高匹配电流源电路
CN103078645B (zh) 一种宏单元、二进制码到温度计码的译码方法及译码电路
US20170093414A1 (en) Statistical estimation-based noise reduction technique for low power successive approximation register analog-to-digital converters
US20190131998A1 (en) Method of arranging capacitor array of successive approximation register analog-to-digital converter
CN101924561B (zh) 用于电流型数模转换器中电流源导通阵列及其构造方法
CN106230439A (zh) 一种提高流水线型逐次逼近模数转换器线性度的方法
CN108880546B (zh) 一种应用于逐次逼近模数转换器的电容校正方法
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN109361392A (zh) 逐次逼近型模数转换器及其权重校准方法
Fu et al. On the construction of binary optimal LCD codes with short length
CN106899310A (zh) 一种利用完备差集构造原模图qc‑ldpc码的方法
Miyashita et al. A 10.4 pJ/b (32, 8) LDPC decoder with time-domain analog and digital mixed-signal processing
Pilipko et al. First-and second-order gradient compensation with only eight parts per element in unary DACs
CN106685432A (zh) 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法
Chen et al. Locally repairable codes with multiple (r i, δ i)-localities
CN106330183A (zh) 一种dac电流源阵列排布方法
Liu et al. On the number of minimum stopping sets and minimum codewords of array LDPC codes
CN201374692Y (zh) 用于电流舵数模转换器的高匹配电流源布局
CN102638270A (zh) 14位集成电路dac电流源阵列版图布局设计及方法
CN109150192B (zh) 一种ldpc码字结构及码字编码方法
Davila et al. Low routing complexity multiframe pipelined LDPC decoder based on a novel pseudo marginalized min-sum algorithm for high throughput applications
Zhu et al. Array based quasi-cyclic LDPC codes and their tight lower bounds on the lifting degree
Kakde et al. FPGA implementation of decoder architectures for high throughput irregular LDPC codes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619