CN101902218B

CN101902218B - 一种自适应修调高线性度插值器

Info

Publication number: CN101902218B
Application number: CN 200910059906
Authority: CN
Inventors: 武国胜; 张子澈
Original assignee: IPGoal Microelectronics Sichuan Co Ltd
Current assignee: IPGoal Microelectronics Sichuan Co Ltd
Priority date: 2009-07-03
Filing date: 2009-07-03
Publication date: 2013-03-27
Anticipated expiration: 2029-07-03
Also published as: CN101902218A

Abstract

本发明公开了一种自适应修调高线性度插值器，包括插值单元和可变延迟单元，插值单元的输出连接至可变延迟单元，所述插值单元有两个参考相位输入：Ain和Bin，这两个信号由同源时钟分别经过不同延迟得到，在相位上相差θ度，0°＜θ＜180°；所述插值单元和可变延迟单元还有一个共同的相位输入控制字：PHx＝PH<0:X>，该输入控制字控制插值单元输出信号相位量，同时控制可变延迟单元的延迟量；本发明通过引入带修调功能可变延迟单元即延迟缓冲器，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。

Description

一种自适应修调高线性度插值器

技术领域

本发明涉及集成电路的数据接收-发送技术领域，特别是一种自适应修调高线性度插值器。

背景技术

高线性度插值器在数据接收-发送系统中广泛应用，例如数据采样、频率抖动生成等功能模块。在不同数字配置字的情况下，线性插值器产生均匀多相时钟，而高性能的数据接收-发送系统要求这些时钟有极高的线性度与一致性。

传统的插值器虽然可以对版图进行精确对称与匹配控制以消除空间上的差异，但主要由于以下3点原因：

1、输入对管栅极漏电；

2、输入对管漏源漏电；

3、高速状态时输入对管Cgd耦合；

使得插值器输入端的2个信号由于相位的差异即时间上的差异相互之间产生的串扰，恶化插值输出线性度。

传统插值器如图1(a)示，输入Ain，Bin同源时钟分别经过不同延迟得到，在相位上相差θ度，表现为时间延迟tDelay。插值器另有一相位控制字输入：PH<0：X>，该输入控制字控制插值单元输出信号相位量，其中X∈N[1，+∞)。

a)当控制字为(0，……，0)时，插值器输出INTout无限接近前相位输入Ain，此时插值器状态可等效于一延迟器，该延迟器输入为Ain，输出为Aout如图1(b)。由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout延迟为tDelayA，图2(a)；

b)当控制字为(1，……，1)时，插值器输出INTout无限接近后相位输入Bin，此时插值器状态可等效于一个延迟器，该延迟器输入为Bin，输出为Bout如图1(c)。由于Bin相位滞后于Ain，受到Ain干扰较大，Bin至Bout延迟仅为tDelayB，图2(b)；

综合a)，b)，当控制字由(0，……，0)变化至(1，……，1)过程中，插值器输出由前相位Ain变化至后相位Bin，插值器两参考输入Ain，Bin之间延迟tDelay，但插值器输出变化了tDelayOUT＝tDelay-|tDelayA-tDelayB|，因为DelayA≠tDelayB-->tDelayOUT≠tDelay，因而引入较大非线性，如图2(c)所示。

例如，如图3-4所示，PH<0：X>中X＝1，tDelay＝160ps，tDelayA＝90ps，tDelayB＝60ps：

a)当控制字为(0，0)时，插值器输出INTout无限接近前相位输入Ain，此时插值器状态可等效于一延迟器，该延迟器输入为Ain，输出为Aout如图3(b)所示。由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout延迟为90ps，图4(a)所示；

b)当控制字为(1，1)时，插值器输出INTout无限接近后相位输入Bin，此时插值器状态可等效于一延迟器，该延迟器输入为Bin，输出为Bout如图3(c)所示。由于Bin相位滞后于Ain，受到Ain干扰较大，Bin至Bout延迟仅为60ps，如图4(b)所示；

综合a)，b)，当控制字由(0，0)变化至(1，1)过程中，插值器输出由前相位Ain变化至后相位Bin，虽然插值器两参考输入Ain，Bin之间延迟160ps，但插值器输出仅变化了130ps，如图4(c)所示，引入较大非线性。

再例如，如图5-6所示，PH<0：X>中X＝3，tDelay＝170ps，tDelayA＝100ps，tDelayB＝70ps：

a)当控制字为(0，0，0，0，)时，插值器输出INTout无限接近前相位输入Ain，此时插值器状态可等效于一个延迟器，该延迟器输入为Ain，输出为Aout如图5(b)。由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout延迟为100ps，图6(a)；

b)当控制字为(1，1，1，1)时，插值器输出INTout无限接近后相位输入Bin，此时插值器状态可等效于一个延迟器，该延迟器输入为Bin，输出为Bout如图5(c)。由于Bin相位滞后于Ain，受到Ain干扰较大，Bin至Bout延迟仅为70ps，图6(b)；

综合a)，b)，当控制字由(0，0，0，0)变化至(1，1，1，1)过程中，插值器输出由前相位Ain变化至后相位Bin，虽然插值器两参考输入Ain，Bin之间延迟170ps，但插值器输出仅变化了140ps，见图6(c)，引入较大非线性。

发明内容

本发明为解决上述问题提供了一种自适应修调高线性度插值器，通过引入自适应可变延迟单元即延迟缓冲器，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。

本发明的技术方案如下：

一种自适应修调高线性度插值器，其特征在于：包括插值单元和可变延迟单元，插值单元的输出连接至可变延迟单元，所述插值单元有两个参考相位输入：Ain和Bin，这两个信号由同源时钟分别经过不同延迟得到，在相位上相差θ度，0°＜θ＜180°；所述插值单元和可变延迟单元还有一个共同的相位输入控制字：PHx＝PH<0：X>，该输入控制字控制插值单元输出信号相位量，同时控制可变延迟单元的延迟量。

所述可变延迟单元按照相位控制字PH<0：X>输入具体值，分别输出介于参考相位Ain，Bin之的高度线性的2^X相时钟。

所述可变延迟单元由单位延迟矩阵构成，延迟步长控制字Ay＝<A0，A1，……AY>(Y∈N[1，+∞))控制延迟量每一次跳变步长，延迟量控制字Bx＝<B0，B1，……BX>(其中Bx与相位控制字PHx位宽相同，X∈N[1，+∞))控制延迟量跳变，通过设计单位延迟器延迟量与控制字Ay、Bx编码，则可使可变延迟单元延迟步长与总延迟量在极大范围内变化。

所述插值器的工作原理如下：

输入Ain，Bin由同源时钟分别经过不同延迟得到，在相位上相差θ，延迟为tDelay2；相位控制字输入：PH<0：X>，其中X∈[1，+∞]；

a)当相位控制字PH<0：X>为(0，……，0)时，插值单元的输出INTout1无限接近前相位输入Ain，且可变延迟单元配置到最小延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较短的延迟单元串联，所述单元延迟器输入为Ain，输出为Aout；由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout1延迟为ta1，Aout1至Aout延迟为ta2，tDelayA2＝ta1+ta2；

b)当相位控制字PH<0：X>为(1，……，1)时，插值单元的输出INTout1无限接近前相位输入Bin，且可变延迟单元配置到最大延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较长的延迟单元串联，所述单元延迟器输入为Bin，输出为Bout；由于Bin相位后于Ain，受到Ain干扰较大，Bin至Bout1延迟为tb1＜ta1，但由于延迟缓冲单元作用，使得Bout1至Bout延迟为tb2＞ta1，因此得到：

tDelayB2＝tb1+tb2＝ta1+ta2＝tDelayA2；

综合a)、b)，当相位控制字PH<0：X>由(0，……，0)变化至(1，……，1)过程中，插值器输出由前相位Ain变化至后相位Bin，插值器两参考输入Ain，Bin之间延迟tDelayA2，插值器输出则变化了tDelayA2-|tDelayA2-tDelayB2|＝tDelayA2(因为tDelayB2＝tDelayA2)，即插值器输入延迟等于插值器输出变化，因此插值器输出单步相位跳变趋于均匀，得到高线性度插值输出。

本发明的有益效果：

本发明通过引入带修调功能可变延迟单元即延迟缓冲器，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。

附图说明

图1为背景技术中传统差值器的工作原理示意图

图2为背景技术中传统插值器工作波形示意图

图3为背景技术中传统插值器的X＝1的工作原理示意图

图4为背景技术中传统插值器的X＝1的工作波形示意图

图5为背景技术中传统插值器的X＝3的工作原理示意图

图6为背景技术中传统插值器的X＝3的工作波形示意图

图7为本发明的系统结构示意图

图8为本发明的可变延迟单元的结构示意图

图9为本发明的工作原理图

图10为本发明的工作波形示意图

图11为本发明可变延迟单元的实例结构示意图

图12为本发明可变延迟单元的实例结构示意图

图13为本发明在实施例2中的工作原理示意图

图14为本发明在实施例2中的工作波形示意图

图15为本发明在实施例3中的工作原理示意图

图16为本发明在实施例3中的工作波形示意图

具体实施方式

实施例1

如图7-10所示，一种自适应修调高线性度插值器，包括插值单元和可变延迟单元，插值单元的输出连接至可变延迟单元，所述插值单元有两个参考相位输入：Ain和Bin，这两个信号由同源时钟分别经过不同延迟得到，在相位上相差θ度，0°＜θ＜180°；所述插值单元和可变延迟单元还有一个共同的相位输入控制字：PHx＝PH<0：X>，该输入控制字控制插值单元输出信号相位量，同时控制可变延迟单元的延迟量。

所述可变延迟单元按照相位控制字PH<0：X>输入具体值，分别输出介于参考相位Ain，Bin之的高度线性的2X相时钟。

可变延迟单元结构如图8所示，所述可变延迟单元由单位延迟矩阵构成，延迟步长控制字Ay＝<A0，A1，……AY>(Y∈N[1，+∞))控制延迟量每一次跳变步长，延迟量控制字Bx＝<B0，B1，……BX>(其中Bx与相位控制字PHx位宽相同，X∈N[1，+∞))控制延迟量跳变，通过设计单位延迟器延迟量与控制字Ay、Bx编码，则可使可变延迟单元延迟步长与总延迟量在极大范围内变化。

所述插值器的工作原理如下：

a)当相位控制字PH<0：X>为(0，……，0)时，插值单元的输出INTout1无限接近前相位输入Ain，且可变延迟单元配置到最小延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较短的延迟单元串联，所述单元延迟器输入为Ain，输出为Aout，如图9(b)所示；由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout1延迟为ta1，Aout1至Aout延迟为ta2，tDelayA2＝ta1+ta2，如图10(a)所示；

b)当相位控制字PH<0：X>为(1，……，1)时，插值单元的输出INTout1无限接近前相位输入Bin，且可变延迟单元配置到最大延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较长的延迟单元串联，所述单元延迟器输入为Bin，输出为Bout，如图9(c)所示；由于Bin相位后于Ain，受到Ain干扰较大，Bin至Bout1延迟为tb1＜ta1，但由于延迟缓冲单元作用，使得Bout1至Bout延迟为tb2＞ta1，因此得到：

tDelayB2＝tb1+tb2＝ta1+ta2＝tDelayA2，如图10(b)所示；

综合a)、b)，当控制字由(0，……，0)变化至(1，……，1)过程中，插值器输出由前相位Ain变化至后相位Bin，插值器两参考输入Ain，Bin之间延迟tDelayA2，插值器输出则变化了tDelayA2-|tDelayA2-tDelayB2|＝tDelayA2(因为tDelayB2＝tDelayA2)，即插值器输入延迟等于插值器输出变化，因此插值器输出单步相位跳变趋于均匀，得到高线性度插值输出，见图10(c)所示。

如图11所示，可变延迟单元的X＝1，Y＝1，单位延迟器为单一电容；如图12所示，可变延迟单元的X＝3，Y＝1，单位延迟器为单一电容。

实施例2

如图13-14所示，以下给出具体实例1，本发明的输入控制字PH<0：X>，当X＝1，tDelay＝160ps，tDelayA＝90ps，tDelayB＝60ps时：

a)当相位控制字PH<0：X>为(0，0)时，插值单元输出INTout1无限接近前相位输入Ain，且可变延迟单元配置到最小延迟，此时插值器状态可等效于一单元延迟器与延迟时间较短的延迟单元串联，该延迟器输入为Ain，输出为Aout，如图13(b)所示；由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout1延迟为ta1，Aout1至Aout延迟为ta2，t1+t2＝90ps，图14(a)；

b)当相位控制字PH<0：X>为(1，1)时，插值单元输出INTout1无限接近前相位输入Bin，且可变延迟单元配置到最大延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较长的延迟单元串联，所述单元延迟器输入为Bin，输出为Bout，如图13(c)所示；由于Bin相位后于Ain，受到Ain干扰较大，Bin至Bout1延迟为tb1＜ta1，但由于带修调功能延迟缓冲单元作用，使得Bout1至Bout延迟为tb2＞tb1，tb1+tb2仍为90ps，如图14(b)所示；

综合a)、b)，当相位控制字PH<0：X>由(0，0)变化至(1，1)过程中，插值器输出由前相位Ain变化至后相位Bin，插值器两参考输入Ain，Bin之间延迟160ps，但插值器输出也同步变化了160ps，见图14(c)，插值器输出单步相位跳变趋于均匀，得到高线性度插值输出。

实施例3

如图15-16所示，以下给出具体实例1，本发明的输入控制字PH<0：X>，当X＝3，tDelay＝170ps，tDelayA＝60ps，tDelayB＝30ps时：

a)当相位控制字PH<0：X>为(0，0，0，0)时，插值单元输出INTout1无限接近前相位输入Ain，且可变延迟单元配置到最小延迟，此时插值器状态可等效于一单元延迟器与延迟时间较短的延迟单元串联，该延迟器输入为Ain，输出为Aout，如图15(b)所示；由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout1延迟为ta1，Aout1至Aout延迟为ta2，t1+t2＝100ps，如图16(a)所示；

b)当相位控制字PH<0：X>为(1，1，1，1)时，插输出INTout1无限接近前相位输入Bin，且可变延迟单元配置到最大延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较长的延迟单元串联，所述单元延迟器输入为Bin，输出为Bout，如图15(c)所示；由于Bin相位后于Ain，受到Ain干扰较大，Bin至Bout1延迟为tb1＜ta1，但由于带修调功能延迟缓冲单元作用，使得Bout1至Bout延迟为tb2＞tb1，tb1+tb2仍为100ps，如图16(b)所示；

综合a)，b)，当相位控制字PH<0：X>由(0，0，0，0)变化至(1，1，1，1)过程中，插值器输出由前相位Ain变化至后相位Bin，插值器两参考输入Ain，Bin之间延迟170ps，但插值器输出也同步变化了170ps，如图16(c)所示，插值器输出单步相位跳变趋于均匀，得到高线性度插值输出。

Claims

1.一种自适应修调高线性度插值器，其特征在于：包括插值单元和可变延迟单元，插值单元的输出连接至可变延迟单元，所述插值单元有两个参考相位输入：Ain和Bin，这两个信号由同源时钟分别经过不同延迟得到，在相位上相差θ度，0°＜θ＜180°；所述插值单元和可变延迟单元还有一个共同的相位输入控制字：PHx＝PH<0:X>，该输入控制字控制插值单元输出信号相位量，同时控制可变延迟单元的延迟量；

所述可变延迟单元由单位延迟矩阵构成，延迟步长控制字Ay＝<A0，A1，……AY>控制延迟量每一次跳变步长，其中Y∈N[1，+∞)，延迟量控制字Bx＝<B0，B1，……BX>控制延迟量跳变，其中Bx与相位控制字PHx位宽相同，X∈N[1，+∞)；通过对单位延迟器延迟量与控制字Ay、Bx编码，使可变延迟单元延迟步长与总延迟量在极大范围内变化；

输入Ain，Bin由同源时钟分别经过不同延迟得到，在相位上相差θ，延迟为tDelay2；相位控制字输入：PH<0:X>，其中X∈[1，+∞]；

A、当相位控制字PH<0:X>为(0，……，0)时，插值单元的输出INTout1无限接近前相位输入Ain，且可变延迟单元配置到最小延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较短的延迟单元串联，所述单元延迟器输入为Ain，输出为Aout；由于Ain相位先于Bin，受到Bin干扰较小，Ain至Aout1延迟为ta1，Aout1至Aout延迟为ta2，tDelatA2＝ta1+ta2；

B、当相位控制字PH<0:X>为(1，……，1)时，插值单元的输出INTout1无限接近前相位输入Bin，且可变延迟单元配置到最大延迟，此时插值器状态可等效于一个单元延迟器与延迟时间较长的延迟单元串联，所述单元延迟器输入为Bin，输出为Bout；由于Bin相位后于Ain，受到Ain干扰较大，Bin至Bout1延迟为tb1＜ta1，但由于延迟缓冲单元作用，使得Bout1至Bout延迟为tb2＞ta1，因此得到：

tDelayB2＝tb1+tb2＝ta1+ta2＝tDelayA2；

综合A、B，当相位控制字PH<0:X>由(0，……，0)变化至(1，……，1)过程中，插值器输出由前相位Ain变化至后相位Bin，插值器两参考输入Ain，Bin之间延迟tDelay2，由于tDelayB2＝tDelayA2，插值器输出则变化了

tDelay2-|tDelayA2-tDelayB2|＝tDelay2，

即插值器输入延迟等于插值器输出变化，因此插值器输出单步相位跳变趋于均匀，得到高线性度插值输出。

2.根据权利要求1所述一种自适应修调高线性度插值器，其特征在于：所述可变延迟单元按照相位控制字PH<0:X>输入具体值，分别输出介于参考相位Ain，Bin之的高度线性的2^X相时钟。