CN101882200A

CN101882200A - 一种集成条码解码芯片和光学图像传感阵列的片上系统

Info

Publication number: CN101882200A
Application number: CN 201010181916
Authority: CN
Inventors: 林建华; 吴志宇; 杨韬
Original assignee: Fujian Newland Computer Co Ltd
Current assignee: Newland Digital Technology Co ltd
Priority date: 2010-05-25
Filing date: 2010-05-25
Publication date: 2010-11-10
Anticipated expiration: 2030-05-25
Also published as: CN101882200B

Abstract

本发明提供一种集成条码解码芯片和光学图像传感阵列的片上系统，包括：用于获取条码图像的光学图像传感阵列；用于存储条码图像的数据存储器；用于暂存命令及数据的寄存器组；用于处理条码图像的条码解码流水线；以及主控逻辑模块。主控逻辑模块从寄存器组获取处理命令，根据处理命令将数据存储器中存储的条码图像传输至条码解码流水线进行解码。本发明通过上述方式，可实现条码图像摄入后的即时解码，具有使用方便、解码速度更快、成本更低、更安全以及能够处理多种不同类型的条码图像等优点。

Description

一种集成条码解码芯片和光学图像传感阵列的片上系统

【技术领域】

本发明属于条码技术领域，特别地，涉及一种集成条码解码芯片和光学图像传感阵列的片上系统。

【背景技术】

条码技术是在计算机技术与信息技术基础上发展起来的一门集编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。

目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码，是由平行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。

二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较高，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Codeone、Aztec、Data Matrix、OR码等。

通常来说，条码识别的实现方式是通过光学图像传感阵列获取条码图像，利用处理器对条码图像进行图像处理来获取码字，并根据一定编码规律对所获取的码字进行解码，以获取条码中所隐含的信息。

以上的实现方式存在以下不足，首先，光学图像传感阵列和用于进行解码处理的处理器分开，需要人工布线进行电连接，这样会加大研发人员的工作负担；其次，软件程序容易被反向工程所破解，具有一定的安全隐患；并且，单个处理器只能同时针对一种格式类型的条码图像进行解码处理，只有处理完一幅条码图像，才可以处理下一幅，因此速度较慢；另外，由于解码算法较为复杂，因此需要使用高端的处理器(如32位处理器)实现以上算法，这样导致了成本升高。

因此，针对现有技术存在的以上不足，亟需提供一种条码解码方案，能够实现条码图像摄入后的即时解码，具有使用方便、解码速度快、成本低廉、安全、能够处理多种不同编码类型的条码图像等优点。

【发明内容】

为了克服现有技术由于光学图像传感阵列与解码处理器分开设置所造成的成本增加、布线困难、解码速度较慢等缺点，本发明提供了一种集成条码解码芯片和光学图像传感阵列的片上系统，以克服上述问题。

本发明提供一种集成条码解码芯片和光学图像传感阵列的片上系统，包括：光学图像传感阵列，用于获取条码图像；数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，命令寄存器用于暂存命令，数据寄存器用于暂存数据；条码解码流水线，用于处理条码图像；主控逻辑模块，从命令寄存器获取处理命令，根据处理命令将数据存储器中存储的条码图像传输至条码解码流水线进行解码。

根据本发明一优选实施例，片上系统进一步包括外部接口，外部接口与外部电路连接，外部电路通过外部接口输入命令至命令寄存器中，并从数据寄存器接收条码图像的条码信息。

根据本发明一优选实施例，外部电路进一步通过外部接口输入外部条码图像至数据寄存器中，主控逻辑模块将外部条码图像传输至数据存储器，并根据处理命令传输至条码解码流水线进行解码。

根据本发明一优选实施例，片上系统进一步包括设置开关，设置开关发送设置命令至主控逻辑模块，以选择光学图像传感阵列的分辨率。

根据本发明一优选实施例，片上系统进一步包括曝光控制模块，曝光控制模块分别与寄存器组和光学图像传感阵列电连接，用于控制光学图像传感阵列的工作状态。

根据本发明一优选实施例，曝光控制模块根据光学图像传感阵列的工作状态产生处理命令暂存至命令寄存器中。

根据本发明一优选实施例，片上系统进一步包括扫描开关，扫描开关与主控逻辑模块电连接，向主控逻辑模块发送扫描命令，主控逻辑模块将扫描命令暂存至命令寄存器，以控制曝光控制模块启动光学图像传感阵列进行拍摄。

根据本发明一优选实施例，片上系统进一步包括配置存储器，配置存储器与寄存器组电连接，用于存储条码解码流水线工作时的运算参数以及查表数据，条码解码流水线通过主控逻辑模块以及寄存器组从配置存储器获取运算参数以及查表数据。

根据本发明一优选实施例，片上系统进一步包括配置存储器，配置存储器设置在条码解码流水线内部，用于存储条码解码流水线工作时的运算参数以及查表数据。

根据本发明一优选实施例，片上系统包括由硬件逻辑实现的多个条码解码流水线，多个条码解码流水线对条码图像进行并行处理。

通过以上方式，本发明的集成条码解码芯片和光学图像传感阵列的片上系统能够实现条码图像摄入后的即时解码，具有使用方便、解码速度快、更安全、成本低廉、并能够处理多种不同编码类型的条码图像等优点。

【附图说明】

图1是根据本发明第一实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。

图2是根据本发明第二实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。

图3是根据本发明第三实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。

图4是根据本发明第四实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。

图5是根据本发明第五实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。

【具体实施方式】

有关本发明的特征及技术内容，请参考以下的详细说明与附图，附图仅提供参考与说明，并非用来对本发明加以限制。

图1是根据本发明第一实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。如图1所示，该集成条码解码芯片和光学图像传感阵列的片上系统包括光学图像传感阵列105、数据存储器104、主控逻辑模块101、寄存器组103、条码解码流水线102、外部接口111以及设置开关107。

其中条码解码流水线102包括PDF417条码解码流水线、一维条码解码流水线以及RSS(Reduced Space Symbology，缩小空间码)条码解码流水线，不同类型的条码解码流水线用于处理不同条码格式的条码图像，其利用硬件逻辑实现。

光学图像传感阵列105可以是习知的CCD(Charge Coupled Device，电荷藕合器件图像传感器)或CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)光学图像传感阵列，用于获取条码图像，并将所获取的条码图像传输到数据存储器104中。

数据存储器104用于存储由光学图像传感阵列105获取的条码图像，其具体可利用RAM(random access memory，随机存取存储器)来实现。

主控逻辑模块101可根据特定命令触发特定事件，可以通过触发与主控逻辑模块101电连接的设置开关107或从外部接口111获取外部命令来选取所需的控制状态，如从数据存储器104获取条码图像，将其传输至条码解码流水线102等。本发明所揭示的主控逻辑模块101不具备运算功能，而是仅根据一定条件触发相应事件，具体可利用习知的状态机实现。

外部接口111为可与外部电路连接且进行通讯的接口，并可根据实际需要选取，举例来说，可以将外部接口111连接到习知的处理器总线上，如8位处理器、16位处理器、32位处理器或64位处理器上，从而实现具有更高集成度和更多功能的系统，也可以将外部接口111连接到习知的串行总线或其他协议的总线上(将会在下文作详细介绍)。

外部电路通过外部接口111输入命令。另外，在一些情况下，外部电路可将外部条码图像直接从外部接口111输入。

外部接口111与主控逻辑模块101之间设置有寄存器组103，寄存器组103包括一系列自定义的寄存器，包括状态寄存器、数据寄存器以及命令寄存器等，状态寄存器用于显示主控逻辑模块101的工作状态，数据寄存器用于暂存数据，命令寄存器用于暂存命令，主控逻辑模块101可从数据寄存器读取数据，从命令寄存器读取命令，并且根据特定命令作出特定动作，其中也可以从外部接口111输入命令(即外部接口命令)。寄存器组103与主控逻辑模块101将条码解码流水线102与外部电路隔离，可方便以后对条码解码流水线102进行升级(如增加更多可处理其他格式类型的条码解码流水线)。

当光学图像传感阵列105获得条码图像后，该条码图像会存储到数据存储器104中，主控逻辑模块101在命令寄存器中接收到处理命令后会将条码图像从数据存储器104传输至条码解码流水线102中，由条码解码流水线102对该条码图像进行图像预处理、灰度提取、二值化、码字读取、译码处理等一系列的条码解码处理操作。

另外，外部条码图像也可以通过外部接口111输入至寄存器组103的数据寄存器中，主控逻辑模块102可从数据寄存器获取条码图像，并将其保存至数据存储器104，当主控逻辑模块102从寄存器组103的命令寄存器读取到处理命令时，可将数据存储器104中的外部条码图像传输至条码解码流水线102进行处理，条码解码流水线102可对该外部条码图像进行图像预处理、灰度提取、二值化、码字读取、译码处理等一系列的条码解码处理操作。

值得注意的是，由于条码解码流水线102包括PDF417条码解码流水线、一维条码解码流水线以及RSS条码解码流水线等多种针对不同条码类型的条码解码流水线。因此，在获取条码图像后，例如是一维条码，那么该一维条码图像会同时传输至以上三种条码解码流水线中进行并行处理，而由与其格式相容的一维条码解码流水线输出该条码图像的正确条码信息。当然，也可以根据需要设置一种或者其他多种格式的条码解码流水线。

由于与一维条码图像格式不相容，PDF417条码解码流水线和RSS条码解码流水线在接收到该一维条码图像后无法进行相应处理，并输出正确的条码信息。同样地，条码解码流水线102也可对PDF417条码图像、RSS条码图像进行上述处理。当然，主控逻辑模块102也可根据用户的选择仅控制多个条码流水线中的一个条码流水线对输入条码图像进行处理。

另外，若从光学图像传感阵列105或外部接口111先后获取三张条码图像A、B、C至数据存储器104，三张条码图像A、B、C分别对应三种不同类型的条码格式：PDF417条码、RSS条码以及一维条码，那么该三张条码图像可按获取的先后次序从数据存储器104提供至条码解码流水线102，同一时间下，PDF417条码解码流水线、一维条码解码流水线以及RSS条码解码流水线会首先并行处理条码图像A，结果是：PDF417条码解码流水线会对条码图像A作相应处理，并输出正确条码信息，其他两个条码解码流水线则无法对条码图像A进行处理。如果在PDF417条码解码流水线对条码图像A的处理过程中，一维条码解码流水线以及RSS条码解码流水线已确认无法处理A，则会尝试处理下一张条码图像B，其中RSS条码解码流水线会对条码图像B进行处理，并输出正确条码信息。如果在PDF417条码解码流水线和RSS条码解码流水线分别对条码图像A、B进行处理的过程中，一维条码解码流水线已确认无法处理条码图像B，则会继续尝试对下一条码图像C进行处理，并且由于格式对应，一维条码解码流水线可对C进行处理，并输出正确条码信息。

由于不用等待第一张条码图像处理完成就可以处理第二张条码图像，并且不用等待第二张条码图像处理完成就可以处理第三条码张图像，因此以上并行的条码图像处理方式可极大地提高处理不同类型的条码图像的速度。

条码解码流水线102输出的条码信息可由主控逻辑模块101存储至数据存储器104，并在需要输出时在从数据存储器104存储至数据寄存器。当然，条码解码流水线102输出的条码信息可由主控逻辑模块101直接存储至数据寄存器。存储至数据寄存器的条码信息可经外部接口111传输至外部电路。

值得注意的是，以上条码解码流水线102的工作方式适用于本发明的任一实施例。

在本发明的上述实施例，由于将专门用于条码解码处理的条码解码流水线102与光学图像传感阵列105集成在同一片上系统，因此解码速度可比习知的软件解码速度要快。

图2是根据本发明第二实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。其与图1所示的实施方式基本相同，同样包括外部接口211、寄存器组203、主控逻辑模块201、条码解码流水线202、数据存储器204以及光学图像传感阵列205。改进在于，图2的实施例中采用了曝光控制模块208，曝光控制模块208通过I²C(Inter-IntegratedCircuit，内部集成电路)总线控制光学图像传感阵列205的工作状态。

此外，曝光控制模块208会根据光学图像传感阵列205的工作状态放置处理命令到寄存器组203的命令寄存器中，主控逻辑模块201从寄存器组203的命令寄存器中获取处理命令后，控制条码解码流水线202对光学图像传感阵列205所获得条码图像进行解码。

另外，曝光控制模块208可通过外部接口211获取外部命令，并将其存储在寄存器组203的命令寄存器中，曝光控制模块208可获取该外部命令，从而控制光学图像传感阵列205的工作状态。

图2进一步示出了扫描开关206，可通过启动扫描开关206向主控逻辑模块201发送扫描命令，主控逻辑模块201将扫描命令暂存至命令寄存器，由此控制曝光控制模块208启动光学图像传感阵列205进行拍摄。

光学图像传感阵列205的分辨率可选用752X 480或是640X 480(本发明并不对此作限定)，其可通过外部总线命令或设置开关207选择不同的分辨率，例如，通过设置开关207发送设置命令至主控逻辑模块101，主控逻辑模块201将设置命令暂存至命令寄存器，由此控制曝光控制模块208设置光学图像传感阵列205的分辨率。值得注意的是，设置开关207除了具有第一实施例中所描述的触发主控逻辑模块201将条码图像从数据存储器204传输到条码解码流水线202的作用外，还具有设置光学图像传感阵列205的分辨率的功能。

另外，也可以通过外部接口211发送上述设置命令至主控逻辑模块101，本发明对此并不作具体限定。

值得注意的是，设置开关207和扫描开关206可根据实际需要设置，必要时可以省略。

本发明的集成条码解码芯片和光学图像传感阵列的片上系统可以通过光学图像传感阵列直接获取条码图像，并且对条码图像进行解码处理，极大地减小了设备体积，并方便研发人员进行二次开发。

图3是根据本发明第三实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。其与图1所示的实施方式基本相同，包括总线接口309、寄存器组303、主控逻辑模块301、条码解码流水线302、光学传感器阵列305以及数据存储器304，其中，寄存器组303、主控逻辑模块301、条码解码流水线302、光学传感器阵列305以及数据存储器304与图1-2所描述的相应模块的功能结构相同，其改进在于，采用总线接口309，该总线接口309与普通总线接口相容，可与处理器或控制器及其他功能模块相连接。

具体而言，总线接口309包括以下引脚，I/O₀-I/O₇、CLE、ALE、CS、WE、RE，其中各引脚的功能如下表1.1所介绍：

表1.1

引脚名称	引脚功能
引脚名称	引脚功能	I/O₀～I/O₇	I/O₀～I/O₇/基本输入输出I/O₀～I/O₇引脚用于输入命令(command)、地址(address)、数据(data)，并在读取操作(read)时输出数据。
CLE	COMMAND LATCH ENABLE/命令锁存使能CLE激活时，输入数据为命令	I/O₀～I/O₇
CLE	COMMAND LATCH ENABLE/命令锁存使能CLE激活时，输入数据为命令	ALE	ADDRESS LATCH ENABLE/地址锁存使能ALE激活时，输入数据为地址。
CS	CHIP SELECT/片选当该输入端处于有效电平，芯片才进入工作状态，实现数据的输入输出。	ALE	ADDRESS LATCH ENABLE/地址锁存使能ALE激活时，输入数据为地址。
CS	CHIP SELECT/片选当该输入端处于有效电平，芯片才进入工作状态，实现数据的输入输出。	WE	WRITE ENABLE/写使能WE对I/O端的输入进行控制，WE激活，允许输入，命令、地址、数据锁存在WE脉冲的上升沿或下降沿。
RE	READ ENABLE/读使能RE对I/O端的输入进行控制，WE激活，允许输出至I/O。	WE

通过以上的引脚设置，可将本发明所揭示的片上系统嵌入至习知的处理器总线中。

一般而言，当引脚ALE有效时，总线接口309从引脚I/O₀～I/O₇接收到地址数据，当引脚CLE有效时，总线接口309从引脚I/O₀～I/O₇接收到命令，并且将该命令暂存至寄存器组303的命令寄存器中，在WE引脚有效时，外部条码图像可从总线接口309的引脚I/O₀-I/O₇输入寄存器组303的数据寄存器，主控逻辑模块301可根据上述命令从寄存器组303的数据寄存器获取外部条码图像，并传输至数据存储器304。另外，当主控逻辑模块301从寄存器组303的命令寄存器读取到处理命令时，可将数据存储器304中的条码图像传输至条码解码流水线302进行解码处理。

本发明的片上系统可通过总线接口309嵌入到任何具有普通总线接口的处理器中，极大地方便了开发流程。

图4是根据本发明第四实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。本发明所揭示的片上系统400包括串行总线接口412、串行命令解释器410、配置存储器411、寄存器组403、主控逻辑模块401、条码解码流水线402、光学图像传感阵列405以及数据存储器404，其中，寄存器组403、主控逻辑模块401、条码解码流水线402、光学图像传感阵列405以及数据存储器404与图1-3所描述的相应模块的功能结构相同，其改进点在于，采用了串行总线接口412以及串行命令解释器410。

串行总线接口412从串行总线接收串行总线命令，并从串行总线接收串行总线数据且将串行总线数据暂存到数据寄存器。

串行命令解释器410可将从串行总线接收的串行总线命令解释为主控逻辑模块401可读的命令，并将主控逻辑模块401可读的命令放置到寄存器组403的命令寄存器中，主控逻辑模块401可在上述命令的控制下将数据寄存器中的串行总线数据存储到数据存储器404。另外，当上述命令为处理命令，且主控逻辑模块401从命令寄存器中接收到处理命令，会将数据存储器404中的条码图像发送至条码解码流水线402进行解码。

举例来说，当串行总线接口412从串行总线接收到一外部条码图像及串行总线命令后，串行命令解释器410可解释串行总线命令，并且将相应的主控逻辑模块401可读的命令放置到寄存器组403中的命令寄存器中，主控逻辑模块401根据该主控逻辑模块401可读的命令会尝试从寄存器组103的数据寄存器获取该外部条码图像，以将该外部条码图像数据存储到数据存储器404。

另外，配置存储器411与寄存器组403电连接，用于存储条码解码流水线402工作时的运算参数以及查表数据(如译码运算所需的码表)，条码解码流水线402可通过主控逻辑模块401以及寄存器组403从配置存储器411获取以上数据，其必须能够保证在断电的情况下不会丢失数据，可周习知的EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)来实现，在一些情况下，配置存储器411可直接设置在条码解码流水线402中。

值得注意的是，配置存储器411可设置在本发明所述的任一实施例中。

本发明所揭示的片上系统400集成了串行总线接口412和串行命令解释器410，使得条码解码芯片400可与4位、8位、16位或其他低端处理器413通过串行总线相连接，从而获得低成本的条码解码装置。由于在本实施例的条码解码装置中，处理器413不参与解码过程，而仅用于为解码装置提供控制功能，由此能够充分利用低端处理器，并在成本受限的情况下，能极大地提高研发效率。另外，本发明所揭示的条码解码芯片也可以通过串行总线接口412连接到任何支持串行协议的设备，从支持串行协议的设备中获取条码图像，并进行解码处理。

图5是根据本发明第四实施例的集成条码解码芯片和光学图像传感阵列功能的片上系统的电路连接框图。本实施例的片上系统包括总线接口509、寄存器组503、主控逻辑模块501、条码解码流水线502、光学图像传感阵列505以及第二数据存储器504，其中，寄存器组503、主控逻辑模块501、条码解码流水线502、光学图像传感阵列505以及第二数据存储器504与图1-4所描述的相应模块的功能结构相同，上述模块组成一条码解码系统。

其改进在于，本实施例的片上系统进一步集成一处理器系统。其中，该处理器系统包括运算器513、程序存储器514、第一数据存储器515、外部接口516以及其他习知的功能模块(如处理器本身带有的寄存器、串行、定时器、中断控制器等，图中未绘示)。其中，运算器513用于运行算术逻辑，程序存储器514存储有运算器513运行的算术逻辑，第一数据存储器515中存储有运算器513运行算术逻辑时所需数据，并且可存储运算结果，总线512为运算器513、程序存储器514、第一数据存储器515提供数据传输通道。

本实施例的处理器系统主要用于为片上系统提供一定的控制功能，例如通过外部接口516接收键盘输入信号，通过外部接口516向显示单元输出显示控制信号，向照明系统输出照明控制信号，以及通过外部接口516获取外部条码图像以及与外部存储器实现存取动作等。本实施例的处理器系统还可以为条码解码过程提供部分辅助运算。

值得注意的是，图5中所揭示的总线接口509和相应引脚与表1.1所介绍的接口标准和功能一致。

具体而言，引脚ALE有效时，总线接口509从引脚I/O₀～I/O₇接收到地址数据，当引脚CLE有效时，总线接口509从引脚I/O₀～I/O₇接收到命令，并且将该命令暂存至寄存器组503的命令寄存器中，在WE引脚有效时，外部条码图像可从总线接口509的引脚I/O₀-I/O₇输入寄存器组503的数据寄存寄存器，主控逻辑模块501根据上述命令尝试从寄存器组503的数据寄存器获取外部条码图像，并传输至第二数据存储器504。另外，当主控逻辑模块501从寄存器组503的命令寄存器读取到处理命令时，可将第二数据存储器504中的外部条码图像传输至条码解码流水线502进行解码处理。

以上参照附图说明了本发明的各种优选实施例，但是只要不背离本发明的实质和范围，本领域的技术人员可以对其进行各种形式上的修改和变更，都属于本发明的保护范围。

Claims

1.一种集成条码解码芯片和光学图像传感阵列的片上系统，其特征在于，包括：

光学图像传感阵列，用于获取条码图像；

数据存储器，用于存储所述条码图像；

寄存器组，包括命令寄存器和数据寄存器，所述命令寄存器用于暂存命令，所述数据寄存器用于暂存数据；

条码解码流水线，用于处理所述条码图像；

主控逻辑模块，从所述命令寄存器获取处理命令，根据所述处理命令将所述数据存储器中存储的所述条码图像传输至所述条码解码流水线进行解码。

2.根据权利要求1所述的片上系统，其特征在于，所述片上系统进一步包括外部接口，所述外部接口与外部电路连接，外部电路通过所述外部接口输入所述命令至所述命令寄存器中，并从所述数据寄存器接收所述条码图像的条码信息。

3.根据权利要求2所述的片上系统，其特征在于，所述外部电路进一步通过所述外部接口输入外部条码图像至所述数据寄存器中，所述主控逻辑模块将所述外部条码图像传输至所述数据存储器，并根据所述处理命令传输至所述条码解码流水线进行解码。

4.根据权利要求1所述的片上系统，其特征在于，所述片上系统进一步包括设置开关，所述设置开关发送设置命令至所述主控逻辑模块，以选择所述光学图像传感阵列的分辨率。

5.根据权利要求1所述的片上系统，其特征在于，所述片上系统进一步包括曝光控制模块，所述曝光控制模块分别与所述寄存器组和所述光学图像传感阵列电连接，用于控制所述光学图像传感阵列的工作状态。

6.根据权利要求5所述的片上系统，其特征在于，所述曝光控制模块根据所述光学图像传感阵列的工作状态产生所述处理命令暂存至所述命令寄存器中。

7.根据权利要求5或6任一项所述的片上系统，其特征在于，所述片上系统进一步包括扫描开关，所述扫描开关与所述主控逻辑模块电连接，向所述主控逻辑模块发送扫描命令，所述主控逻辑模块将所述扫描命令暂存至所述命令寄存器，以控制所述曝光控制模块启动所述光学图像传感阵列进行拍摄。

8.根据权利要求7所述的片上系统，其特征在于，所述片上系统进一步包括配置存储器，所述配置存储器与所述寄存器组电连接，用于存储所述条码解码流水线工作时的运算参数以及查表数据，所述条码解码流水线通过所述主控逻辑模块以及所述寄存器组从所述配置存储器获取所述运算参数以及所述查表数据。

9.根据权利要求1所述的片上系统，其特征在于，所述片上系统进一步包括配置存储器，所述配置存储器设置在所述条码解码流水线内部，用于存储所述条码解码流水线工作时的运算参数以及查表数据。

10.根据权利要求1所述的片上系统，其特征在于，所述片上系统包括由硬件逻辑实现的多个所述条码解码流水线，所述多个条码解码流水线对所述条码图像进行并行处理。