CN101877262A - 一种应用于直流工作状态的数字电位器 - Google Patents

一种应用于直流工作状态的数字电位器 Download PDF

Info

Publication number
CN101877262A
CN101877262A CN2009101070104A CN200910107010A CN101877262A CN 101877262 A CN101877262 A CN 101877262A CN 2009101070104 A CN2009101070104 A CN 2009101070104A CN 200910107010 A CN200910107010 A CN 200910107010A CN 101877262 A CN101877262 A CN 101877262A
Authority
CN
China
Prior art keywords
digital
resistance
variable resistance
logic unit
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101070104A
Other languages
English (en)
Other versions
CN101877262B (zh
Inventor
邓锦辉
刘桂云
胡小波
施爱群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huimang Microelectronics Shenzhen Co ltd
Original Assignee
Fremont Micro Devices Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fremont Micro Devices Shenzhen Ltd filed Critical Fremont Micro Devices Shenzhen Ltd
Priority to CN2009101070104A priority Critical patent/CN101877262B/zh
Publication of CN101877262A publication Critical patent/CN101877262A/zh
Application granted granted Critical
Publication of CN101877262B publication Critical patent/CN101877262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及数字电位器,提供了一种应用于直流工作状态的数字电位器。所述数字电位器包括数字逻辑单元和可变电阻器。数字逻辑单元进一步包括数字接口、易失性存储器、位置解码器。数字接口连接易失性存储器,易失性存储器连接位置解码器,位置解码器连接可变电阻器。数字电位器还可以包括连接数字接口的非易失性存储器,用于自动保存可变电阻器滑动端的位置,简化用户操作。可变电阻器两端接电压差大于一定数值的直流电压,电阻高端连接数字逻辑单元的电源线,电阻低端连接数字逻辑单元的地线,电阻高端和电阻低端分别作为数字逻辑单元的电源线和地线,这样可以减少数字电位器的封装管脚数和封装的尺寸,从而降低产品成本,节省系统空间。

Description

一种应用于直流工作状态的数字电位器
技术领域
本发明涉及数字电位器,特别涉及应用于直流工作状态的数字电位器。
背景技术
数字电位器,与机械电位器不同,它的滑动端的位置由内部数字寄存器的值控制。N位的电位器就是把总电阻RHL等分为2n个小电阻,当数字寄存器的值为X时,连入W和L之间的小电阻就有X个。所以改变寄存器的值就可以改变滑动端的位置,并一一对应。数字电位器可根据存储器类别分为非易失性和易失性。易失性数字电位器在系统掉电后,以前设置的滑动端的位置随之丢失;而非易失性数字电位器能够将滑动端的位置存储在非易失性存储器里,系统上电后可以自动调用上次保存的滑动端的位置。使用非易失性数字电位器,用户只需调整一次滑动端的位置,而易失性数字电位器则需在每次系统重新上电后重新调整。非易失性数字电位器的系统框图如图1所示,接口可以是I2C、SPI或其它接口。
从图1可以看出需要电源和地线提供给数字接口、存储器等几个部分工作。而机械式电位器不需要控制逻辑,也就没有电源和地线。相对而言,数字式的电位器占用了较多的系统资源。随着集成电路工艺尺寸的缩小,集成芯片的生产成本变得越来越低,从而封装成本的比率变得越来越高。数字式电位器多出的电源和地线,增加了封装管脚,即提高了封装成本。
因此需要一种可以减少数字电位器的封装管脚数和封装尺寸的方法,从而降低产品的成本,节省系统空间。
发明内容
本发明的目的在于提供一种应用于直流工作状态的数字电位器,旨在解决现有技术的数字电位器占用封装管脚过多、封装尺寸过大以及成本过高的问题。
为了实现发明目的,所述数字电位器包括数字逻辑单元和可变电阻器,所述的数字逻辑单元进一步包括数字接口、易失性存储器、位置解码器,数字接口连接易失性存储器,易失性存储器连接位置解码器,位置解码器连接可变电阻器,其特征在于,通过可变电阻器的高端管脚、可变电阻器的低端管脚连接直流电压,可变电阻器的电阻高端连接数字逻辑单元的电源线,可变电阻器的电阻低端连接数字逻辑单元的地线。
优选地,所述数字逻辑单元还包括连接数字接口的非易失性存储器。
优选地,所述数字逻辑单元要采用静态电流小于微安的电路实现。。
优选地,所述数字接口是I2C、SPI或其它接口。
优选地,所述直流电压的电压差大于集成电路制造工艺的NMOS和PMOS阈值的绝对值之和。
优选地,所述数字电位器还包括并联连接于可变电阻器高端和低端的储能电路。
优选地,所述储能电路是电容。
优选地,所述数字接口、易失性存储器、位置解码器和可变电阻器集成在同一块芯片上。
优选地,所述非易失性存储器和储能电路也与数字接口、易失性存储器、位置解码器和可变电阻器集成在同一块芯片上。
本发明中可变电阻器两端接直流电压,通过将可变电阻器的电阻高端连接数字逻辑单元的电源线,可变电阻器的电阻低端连接数字逻辑单元的地线,电阻高端和电阻低端分别作为数字逻辑单元的电源线和地线,来减少数字电位器的封装管脚数,减小封装尺寸,从而降低产品成本,节省系统空间。本发明还可以增加连接于数字接口的非易失性存储器用于存储滑动端的位置,系统上电后自动调用上次保存的滑动端的位置。使用非易失性存储器,用户只需调整一次滑动端的位置,无须每次系统重新上电后重新调整。
附图说明
图1是现有技术中的非易失性数字电位器系统框图;
图2是本发明实施例提供的一种无须电源地的数字电位器;
图3是本发明实施例提供的一种无须电源地并且有非易失性存储器的数字电位器;
图4是本发明实施例提供的一种用电容作为储能电路的数字电位器;
图5是本发明实施例提供的一种用电容作为储能电路的并且有非易失性存储器的数字电位器。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用于解释本发明,并不用于限定本发明。
请参阅图1所示,图1为现有技术中的非易失性数字电位器系统框图。所述数字电位器系统包括非易失性存储器5、数字接口1、易失性存储器2、位置解码器3和可变电阻器4。非易失性存储器5连接数字接口1,数字接口1连接易失性存储器2,易失性存储器2连接位置解码器3,位置解码器3连接可变电阻器4。从图1可以看出系统需要电源线和地线提供给非易失性存储器5、数字接口1、易失性存储器2和位置解码器工作。而机械式电位器不需要控制逻辑,也就没有电源线和地线。相对而言,数字式电位器占用了较多的系统资源。随着集成电路工艺尺寸的缩小,集成芯片的生产成本变得越来越低,从而封装成本的比率变得越来越高。数字式电位器多出的电源线和地线,增加了封装管脚,即提高了封装成本。
本发明对于直流工作状态的数字电位器,可变电阻器4的两端接直流电压,只要它们的电压差超过一定电压,就可以把可变电阻器4的两端分别当作电源线和地线,供给内部电路工作。这个电压差随集成电路制造工艺而不同,通常要大于该工艺的NMOS和PMOS阈值的绝对值之和,例如0.5um的制程这个电压通常是1.6V左右。
图2示出了本发明实施例的一种无须电源地的数字电位器。数字电位器包括数字接口1、易失性存储器2、位置解码器3和可变电阻器4,它们集成在同一块芯片上。数字接口1连接易失性存储器2,易失性存储器2连接位置解码器3,位置解码器3连接可变电阻器4。通过可变电阻器4的高端管脚、可变电阻器4的低端管脚连接直流电压,可变电阻器4的电阻高端连接数字逻辑单元6的电源线,可变电阻器4的电阻低端连接数字逻辑单元6的地线,电阻高端和电阻低端分别作为数字逻辑单元6的电源线和地线。内部的数字逻辑单元6采用无静态电流的电路(静态电流小于1微安即可视为无静态电流)实现可达到最佳效果。本实施例要求可变电阻器4的两端有较强的驱动能力,在接口通信时能够提供内部电路稳定的电压作为电源。本实施例无需电源线管脚和地线管脚,解决了现有技术中数字电位器占用较多系统资源、管脚过多的问题。
图3示出了本发明实施例的一种无须电源地并且有非易失性存储器的数字电位器。数字电位器包括非易失性存储器5、数字接口1、易失性存储器2、位置解码器3和可变电阻器4,它们集成在同一块芯片上。非易失性存储器5连接数字接口1,数字接口1连接易失性存储器2,易失性存储器2连接位置解码器3,位置解码器3连接可变电阻器4。通过可变电阻器4的高端管脚、可变电阻器4的低端管脚连接直流电压,可变电阻器4的电阻高端连接数字逻辑单元6的电源线,可变电阻器4的电阻低端连接数字逻辑单元6的地线,电阻高端和电阻低端分别作为数字逻辑单元6的电源线和地线。与图2的区别在于,数字逻辑单元6还包括非易失性存储器5,本实施例既解决了占用系统资源的问题又简化了用户操作,无须每次系统重新上电后重新调整可变电阻器4滑动端的位置。
如图2所示的实施例中如果可变电阻器4的两端驱动能力不够,就需要储能电路7,最简单的储能电路7就是采用电容来存储电荷。图4示出了本发明实施例的一种用电容储能的数字电位器,所述数字电位器包括数字接口1、易失性存储器2、位置解码器3、可变电阻器4和电容,它们集成在同一块芯片上。数字接口1连接易失性存储器2,易失性存储器2连接位置解码器3,位置解码器3连接可变电阻器4,电容并联连接于可变电阻器4的高端和低端。通过可变电阻器4的高端管脚、可变电阻器4的低端管脚连接直流电压,可变电阻器4的电阻高端连接数字逻辑单元6的电源线,可变电阻器4的电阻低端连接数字逻辑单元6的地线,电阻高端和电阻低端分别作为数字逻辑单元6的电源线和地线。与图2的区别在于,数字电位器还包括用于储能的电容。采用电容存储电荷,在接口通信时能够提供内部电路工作所需的电流,同时减小对可变电阻器两端电压的影响。如果使用单线的数字接口,则整个数字电位器与机械电位器一样只有四个管脚,其中电阻占三个管脚,另一个管脚用于调整电阻值。这样用数字电位器代替机械电位器就更加方便。
如图3所示的实施例中如果可变电阻器4的两端驱动能力不够,就需要储能电路7,最简单的储能电路7就是采用电容存储电荷。图5示出了本发明的一个实施例中用电容储能的并且有非易失性存储器的数字电位器。数字电位器包括非易失性存储器5、数字接口1、易失性存储器2、位置解码器3、可变电阻器4和电容,它们集成在同一块芯片上。非易失性存储器5连接数字接口1,数字接口1连接易失性存储器2,易失性存储器2连接位置解码器3,位置解码器3连接可变电阻器4,电容并联连接于可变电阻器4的两端。通过可变电阻器4的高端管脚、可变电阻器4的低端管脚连接直流电压,可变电阻器4的电阻高端连接数字逻辑单元6的电源线,可变电阻器4的电阻低端连接数字逻辑单元6的地线。与图3的区别在于,数字电位器还包括用于储能的电容。采用电容存储电荷,在接口通信时能够提供内部电路工作所需的电流,减小对可变电阻器4两端电压的影响。非易失性存储器5简化了用户操作,无须每次系统重新上电后重新调整可变电阻器滑动端的位置。
从上面的分析可知,本发明中的数字电位器,可变电阻器的高端管脚和低端管脚连接直流电压,可变电阻器的电阻高端连接数字逻辑单元的电源线,可变电阻器的电阻低端连接数字逻辑单元的地线。只要直流电压的电压差超过一定电压,通常要大于集成电路制造工艺的NMOS和PMOS阈值的绝对值之和,就可以将可变电阻器的电阻高端和电阻低端分别作为数字逻辑单元的电源和地,这样可以减小数字电位器的封装管脚数和封装的尺寸,从而降低产品的成本,节省系统空间。
以上所述仅为本发明的较佳实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种应用于直流工作状态的数字电位器,包括数字逻辑单元(6)和可变电阻器(4),所述的数字逻辑单元(6)进一步包括数字接口(1)、易失性存储器(2)、位置解码器(3),数字接口(1)连接易失性存储器(2),易失性存储器(2)连接位置解码器(3),位置解码器(3)连接可变电阻器(4),其特征在于,通过可变电阻器(4)的高端管脚、可变电阻器(4)的低端管脚连接直流电压,可变电阻器(4)的电阻高端连接数字逻辑单元(6)的电源线,可变电阻器(4)的电阻低端连接数字逻辑单元(6)的地线。
2.根据权利要求1所述的应用于直流工作状态的数字电位器,其特征在于,所述数字逻辑单元(6)还包括连接数字接口(1)的非易失性存储器(5)。
3.根据权利要求1或2所述的应用于直流工作状态的数字电位器,其特征在于,所述数字逻辑单元(6)是静态电流小于1微安的电路。
4.根据权利要求1所述的应用于直流工作状态的数字电位器,其特征在于,所述数字接口(1)是I2C、SPI或其它接口。
5.根据权利要求1所述的应用于直流工作状态的数字电位器,其特征在于,所述直流电压的电压差大于集成电路制造工艺的NMOS和PMOS阈值的绝对值之和。
6.根据权利要求1或2所述的应用于直流工作状态的数字电位器,其特征在于,还包括并联连接于可变电阻器(4)高端和低端的储能电路(7)。
7.根据权利要求6所述的应用于直流工作状态的数字电位器,其特征在于,所述储能电路(7)是电容。
8.根据权利要求1~7任一项所述的应用于直流工作状态的数字电位器,其特征在于,所述数字接口(1)、易失性存储器(2)、位置解码器(3)和可变电阻器(4)集成在同一块芯片上。
9.根据权利要求8所述的应用于直流工作状态的数字电位器,其特征在于,所述非易失性存储器(5)和储能电路(7)也与数字接口(1)、易失性存储器(2)、位置解码器(3)和可变电阻器(4)集成在同一块芯片上。
CN2009101070104A 2009-04-28 2009-04-28 一种应用于直流工作状态的数字电位器 Active CN101877262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101070104A CN101877262B (zh) 2009-04-28 2009-04-28 一种应用于直流工作状态的数字电位器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101070104A CN101877262B (zh) 2009-04-28 2009-04-28 一种应用于直流工作状态的数字电位器

Publications (2)

Publication Number Publication Date
CN101877262A true CN101877262A (zh) 2010-11-03
CN101877262B CN101877262B (zh) 2012-04-25

Family

ID=43019789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101070104A Active CN101877262B (zh) 2009-04-28 2009-04-28 一种应用于直流工作状态的数字电位器

Country Status (1)

Country Link
CN (1) CN101877262B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185494A (zh) * 2014-06-19 2015-12-23 国网山西省电力公司电力科学研究院 一种组合式微机变阻器的电阻调节方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185494A (zh) * 2014-06-19 2015-12-23 国网山西省电力公司电力科学研究院 一种组合式微机变阻器的电阻调节方法
CN105185494B (zh) * 2014-06-19 2018-03-06 国网山西省电力公司电力科学研究院 一种组合式微机变阻器的电阻调节方法

Also Published As

Publication number Publication date
CN101877262B (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
CN103066835A (zh) 一种供电电路及其供电单元和供电方法
US20090009003A1 (en) Integrated circuit and method for charge reversal of a circuit part of the integrated circuit
US20170201102A1 (en) Electricity storage element charging method and electricity storage device
CN202395530U (zh) 充电电路和充电装置
CN103840655A (zh) 电荷泵
CN101789266A (zh) 非易失性存储器的编程
CN103904698B (zh) 一种电池单元、终端设备及电池单元配置方法
CN101877262B (zh) 一种应用于直流工作状态的数字电位器
CN105185404B (zh) 电荷转移型灵敏放大器
CN101527508A (zh) 升压降压双向电压变换电路
CN103809637B (zh) 电压调整电路
CN103051307A (zh) 一种基于忆阻器的非挥发d触发器
CN101976945A (zh) 一种开关型降压稳压器电路
CN107147206A (zh) 一种降低raid卡掉电的保护线路
CN208174582U (zh) 一种马达软启动电路及耳机
CN102148060B (zh) 电荷泵系统及存储器编程电路
CN109446129A (zh) 一种存储系统及其固态硬盘转接装置
CN107993689A (zh) 一种降低功耗的分压检测电路
JP2016194878A (ja) 電源制御装置
CN204102574U (zh) 一种快闪存储器
JP4616238B2 (ja) 均等蓄放電回路
CN101840759B (zh) 非易失性数字电位器系统
CN111785308B (zh) 减少非型闪存编程泵面积的方法、系统、储存介质和终端
CN101753019B (zh) 负压供应电路与供应负压的方法
CN105790551B (zh) 降压电路及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518057, room 10, building 5-8, Changhong science and technology building, twelve South tech Road, Nanshan District Science Park, Shenzhen, Guangdong

Patentee after: Huimang Microelectronics (Shenzhen) Co.,Ltd.

Address before: 518057 Guangdong city of Shenzhen province science and Technology Park of Nanshan District high SSMEC building 4 floor

Patentee before: FREMONT MICRO DEVICES (SZ) Ltd.

CP03 Change of name, title or address