CN101872581A - 显示装置及其显示方法以及电流驱动元件的驱动电路 - Google Patents

显示装置及其显示方法以及电流驱动元件的驱动电路 Download PDF

Info

Publication number
CN101872581A
CN101872581A CN201010188800A CN201010188800A CN101872581A CN 101872581 A CN101872581 A CN 101872581A CN 201010188800 A CN201010188800 A CN 201010188800A CN 201010188800 A CN201010188800 A CN 201010188800A CN 101872581 A CN101872581 A CN 101872581A
Authority
CN
China
Prior art keywords
pixel
current potential
switch
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010188800A
Other languages
English (en)
Other versions
CN101872581B (zh
Inventor
蔡宗廷
张立勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN2010101888002A priority Critical patent/CN101872581B/zh
Publication of CN101872581A publication Critical patent/CN101872581A/zh
Application granted granted Critical
Publication of CN101872581B publication Critical patent/CN101872581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明涉及显示装置及其显示方法以及电流驱动元件的驱动电路。其中，显示装置的每一像素包括电流驱动元件以及驱动电路。其中，电流驱动元件具有第一端与第二端，电流驱动元件的第一端电性耦接至第一预设电位；驱动电路包括开关模组以及电容。开关模组电性耦接于数据信号、电流驱动元件的第二端以及第二预设电位，开关模组用以决定是否使电流流过电流驱动元件并根据数据信号设定流过电流驱动元件的电流大小；电容电性耦接于周期性变化的重置信号与开关模组之间，以将重置信号耦合至开关模组内以重置电容与开关模组的电连接处的电位。本发明可有效解决现有技术中存在的影像残留问题，提升显示品质。

Description

显示装置及其显示方法以及电流驱动元件的驱动电路
技术领域
本发明关于显示技术领域，且特别关于显示装置及其显示方法，以及适用于驱动电流驱动元件的驱动电路。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器的像素一般以晶体管搭配储存电容来储存电荷，以控制有机发光二极管的亮度表现；其中有机发光二极管是一种电流驱动元件，其根据流经的电流大小不同而产生不同程度的亮光。请参阅图1A，其为传统像素的结构示意图。像素10包括驱动电路12以及有机发光二极管16；驱动电路12用以控制有机发光二极管16的亮度表现，且为二晶体管一电容(2T1C)架构。具体地，驱动电路12包括晶体管M1、晶体管M2以及电容C1，在此，晶体管M1与M2分别为N型及P型；晶体管M1的漏极电性耦接至数据线DL，晶体管M1的栅极接受控制信号SCAN的控制以决定是否使数据线DL上的数据信号传递至晶体管M1的源极；晶体管M2的栅极电性耦接至晶体管M1的源极，晶体管M2的源极电性耦接至电源电位OVDD，晶体管M2的漏极电性耦接至有机发光二极管16的正极，有机发光二极管16的负极电性耦接至另一电源电位OVSS；电容C1的两端跨接于晶体管M2的栅极与源极之间。
请参阅图1B，晶体管M2会有迟滞效应，当在后写入像素10的数据信号所形成的晶体管M2的栅-源极电压VG相对于在先写入的数据信号所形成的晶体管M2的栅-源极电压VB为高时，流过像素10的有机发光二极管16的电流(对应晶体管M2的漏-源极电流Ids)将由IB(对应显示黑画面时的灰阶值例如灰阶0)改变为IG1，亦即沿着「S」型虚线所表示的电压-电流特性曲线(I-V curve)变化，而当在后写入像素10的数据信号所形成的晶体管M2的栅-源极电压VG相对于在先写入的数据信号所形成的晶体管M2的栅-源极电压VW为低时，流过像素10的有机发光二极管16的电流将由IW(对应显示白画面时的灰阶值例如灰阶255)改变为IG2，亦即沿着「S」型实线所表示的电压-电流特性曲线(I-V curve)变化；换言之，当在后写入像素10的数据信号相同时，其所产生的电流会因为在后写入像素10的数据信号与在先写入的数据信号的相对大小不同而相异，进而显示不同的灰阶。因此，对于上述的传统像素，由于晶体管存在迟滞效应，导致当面板从高灰阶画面切换到低灰阶画面时有影像残留(image retention)的现象产生，进而影响显示品质。
发明内容
本发明的目的是提供一种显示装置，以解决现有技术中存在的影像残留问题，提升显示品质。
本发明的再一目的是提供一种显示方法，以解决现有技术中存在的影像残留问题，提升显示品质。
本发明的又一目的是提供一种电流驱动元件的驱动电路，以避免开关元件例如晶体管的迟滞效应。
本发明实施例提出的一种显示装置包括多个像素，每一像素包括发光二极管以及驱动电路。其中，发光二极管具有第一端与第二端，发光二极管的第一端电性耦接至第一预设电位；驱动电路包括第一开关、第二开关以及电容。第一开关的第一通路端接收数据信号，第一开关的控制端接收扫描信号以决定是否允许数据信号从第一开关的第一通路端传递至第一开关的第二通路端；第二开关的第一通路端电性耦接至发光二极管的第二端，第二开关的第二通路端电性耦接至第二预设电位，且第二开关的控制端电性耦接至第一开关的第二通路端以接收数据信号；电容电性耦接于周期性变化的重置信号与第二开关的控制端之间。再者，第二开关的控制端的电位在第一开关处于截止期间被重置信号重置。
在本发明的一实施例中，上述的多个像素在频率周期内依序被扫描信号致能而分别写入数据信号，且在每相邻两个像素中，在后被致能的像素的第二开关的控制端的电位在在先被致能的像素写入数据信号期间被重置。进一步地，上述的频率周期包括数据写入时间段与遮没(blanking)时间段，每一像素在数据写入时间段内被扫描信号致能，且每一像素的第二开关的控制端的电位在遮没时间段内被重置。
在本发明的一实施例中，上述的每相邻两个像素中的在后被致能的像素的第二开关的控制端的电位在在先被致能的像素写入数据信号期间被重置至第一电位，每一像素的第二开关的控制端的电位在遮没时间段内被重置至第二电位，第一电位与第二电位相同或者相异例如第一电位高于第二电位，又或者第一电位低于第二电位。
在本发明的一实施例中，上述的多个像素在频率周期内依序被扫描信号致能而分别写入数据信号，频率周期包括数据写入时间段与遮没时间段，每一像素在数据写入时间段内被扫描信号致能，且每一像素的第二开关的控制端的电位在遮没时间段内被重置。进一步地，每相邻两个频率周期内，每一像素的第二开关的控制端的电位在相邻两个频率周期中的第一频率周期的遮没时间段内被重置至第一电位，且每一像素的第二开关的控制端的电位在相邻两个频率周期中的第二频率周期的遮没时间段内被重置至第二电位，第一电位与第二电位相异；又或者，每一像素的第二开关的控制端的电位在遮没时间段内被重置多次。
在本发明的一实施例中，上述的第一开关与第二开关皆为晶体管，且晶体管的导电类型相同或相异。
本发明实施例提出的一种显示方法，适于执行于显示装置。在此，显示装置包括多个像素，每一像素包括发光二极管、开关模组与电容；发光二极管的第一端电性耦接至第一预设电位，开关模组电性耦接于数据信号、发光二极管的第二端以及第二预设电位，开关模组用以决定是否使电流流过发光二极管并根据数据信号设定流过发光二极管的电流大小，电容的一端与开关模组电性耦接而形成电连接点。具体地，本实施例的显示方法包括步骤：在显示装置的频率周期内依序扫描上述的多个像素以致能每一像素的开关模组而写入数据信号至像素；以及在每一像素的开关模组未被致能期间，将周期性变化的重置信号通过像素的电容耦合至像素的开关模组内以重置像素的电连接点的电位。
在本发明的一实施例中，在上述显示方法的每相邻两个像素中，在后写入数据信号的像素的电连接点的电位在在先被写入数据信号的像素写入数据信号期间被重置。进一步地，上述的频率周期包括数据写入时间段与遮没时间段，每一像素的开关模组在数据写入时间段内被致能，且每一像素的电连接点的电位在遮没时间段内被重置。
在本发明的一实施例中，在上述的显示方法中，每相邻两个像素中在后被写入数据信号的像素的电连接点的电位在在先被写入数据信号的像素写入数据信号期间被重置至第一电位，每一像素的电连接点的电位在遮没时间段内被重置至第二电位，第一电位与第二电位相同或者相异，例如第一电位低于第二电位，又或者第一电位高于第二电位。
在本发明的一实施例中，在上述的显示方法中，频率周期包括数据写入时间段与遮没时间段，每一像素的开关模组在数据写入时间段内被致能，且每一像素的电连接点的电位在遮没时间段内被重置。进一步地，每相邻两个频率周期内，每一像素的电连接点的电位在相邻两个频率周期中的第一频率周期的遮没时间段内被重置至第一电位，且每一像素的电连接点的电位在相邻两个频率周期中的第二频率周期的遮没时间段内被重置至第二电位，第一电位与第二电位相异；又或者，每一像素的电连接点的电位在遮没时间段内被重置多次。
本发明实施例提出的一种驱动电路，适于驱动电流驱动元件。其中，电流驱动元件具有第一端与第二端，且电流驱动元件的第一端电性耦接至第一预设电位。驱动电路包括开关模组以及电容；开关模组电性耦接于数据信号、电流驱动元件的第二端以及第二预设电位，开关模组用以决定是否使电流流过电流驱动元件并根据数据信号设定流过电流驱动元件的电流大小；电容电性耦接于周期性变化的重置信号与开关模组之间，以将重置信号耦合至开关模组内以重置电容与开关模组的电连接处的电位。
在本发明的一实施例中，上述的开关模组具有多个开关、且每一开关具有控制端、第一通路端与第二通路端。开关模组包括第一开关以及第二开关；第一开关的第一通路端电性耦接至数据信号，第一开关的控制端接收扫描信号以决定是否允许数据信号从第一开关的第一通路端传递至第一开关的第二通路端；第二开关的第一通路端电性耦接至电流驱动元件的第二端，第二开关的第二通路端电性耦接至第二预设电位，且第二开关的控制端电性耦接至第一开关的第二通路端以接收数据信号。再者，电容电性耦接于重置信号与第二开关的控制端。
在本发明的一实施例中，上述的驱动电路的第一开关与第二开关选自N型晶体管与P型晶体管中之一。
在本发明的一实施例中，上述的电流驱动元件是有机发光二极管。
本发明实施例通过提供周期性变化的重置信号并在第一开关处于截止期间通过电容耦合至驱动电路来做重置动作，以进行插黑或插白动作；因此驱动电路中与电流驱动元件(例如，有机发光二极管)电性相接的第二开关例如晶体管写入各种不同的数据信号时其电流只会顺着单一电流-电压特性曲线上升或下降，可避免掉晶体管本身的迟滞效应。再者，当此种驱动电路应用于显示装置的像素中时，可有效解决现有技术中存在的影像残留问题，提升显示品质。
附图说明
图1A为现有技术中传统像素的结构示意图。
图1B为现有技术中存在迟滞效应的晶体管的电流-电压特性曲线图。
图2为本发明实施例的一种显示装置的局部结构示意图。
图3为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第一实施例。
图3A为与图3所示实施型态相关的一种显示装置的局部结构示意图。
图4为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第二实施例。
图5为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第三实施例。
图6为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第四实施例。
图7为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第五实施例。
图7A为与图7所示实施例相关的一种显示装置的局部结构示意图。
图8为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第六实施例。
图9为图2所示各个像素中的驱动电路的重置信号与扫描信号的时序图的第七实施列。
图10为本发明实施例的一种像素的再一实施例。
图11为本发明实施例的一种像素的又一实施例。
图12为本发明实施例的一种像素的另一实施例。
附图标号
10：像素
12：驱动电路
16：有机发光二极管
M1、M2：晶体管
C1：储存电容
SCAN：扫描信号
DL：数据线
OVDD、OVSS：电源电位
Vgs：晶体管M2的栅-源极电压
VB、VG、VW：晶体管M2的栅-源极电压取值
Ids：晶体管M2的漏-源极电流
IB、IG、IW：晶体管M2的漏-源极电流取值
20：显示装置
22：驱动电路
26：有机发光二极管
Cst：电容
P(1)～P(N)：像素
SCAN(1)～SCAN(N)：扫描信号
Vdata(1)～Vdata(N)：数据信号
COMP(1)～COMP(N)：重置信号
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
参见图2，其为本发明实施例的一种显示装置的局部结构示意图。如图2所示，显示装置20包括多个像素P(1)～P(N)，各个像素P(1)～P(N)在显示装置20的频率周期例如帧周期(frame period)内依序被扫描信号SCAN(1)～SCAN(N)致能而分别从数据线DL接收并写入数据信号Vdata(1)～Vdata(N)；再者，各个像素P(1)～P(N)分别接收周期性变化的重置信号COMP(1)～COMP(N)；其中N为大于1的正整数。在此需要说明的是，图2中仅示出一行像素作为举例说明，但本发明并不以此为限。其中，每一像素P(1)～P(N)包括驱动电路22以及电流驱动元件例如有机发光二极管26。具体地，驱动电路22为二晶体管一电容(2T1C)架构，其包括晶体管M1、M2以及电容Cst；晶体管M1为N型晶体管，晶体管M2为P型晶体管。在本实施例中，晶体管M1及M2皆作为开关使用，每一晶体管M1及M2的栅极、漏极与源极分别为开关的控制端、第一通路端与第二通路端；并且晶体管M1及M2构成用以决定是否使电流流过有机发光二极管26的开关模组。
更具体地，晶体管M1的漏极电性耦接至数据线DL以接收数据信号Vdata(1)～Vdata(N)中的相应者，晶体管M1的栅极接收扫描信号SCAN(1)～SCAN(N)中的相应者以决定是否允许数据信号从晶体管M1的漏极传递至晶体管M1的源极；晶体管M2的漏极电性耦接至有机发光二极管26的正极，有机发光二极管26的负极电性耦接至预设电位例如电源电位OVSS，晶体管M2的源极电性耦接至另一预设电位例如电源电位OVDD，晶体管M2的栅极电性耦接至晶体管M1的源极。电容Cst的一端电性耦接至晶体管M2的栅极，电容Cst的另一端接收重置信号COMP(1)～COMP(N)中的相应者以将重置信号耦合至驱动电路22内进而重置晶体管M2的栅极的电位，亦是电容Cst与开关模组之间的电连接点的电位。
下面将结合图2与图3详细描述驱动电路22中的晶体管M2的栅极的电位的重置动作，图3为图2所示各个像素P(1)～P(N)中的驱动电路22的重置信号COMP(1)～COMP(N)与扫描信号SCAN(1)～SCAN(N)的时序图。
如图3所示，显示装置20的单个帧周期包括数据写入时间段与遮没(blanking)时间段。在数据写入时间段内，各个像素P(1)～P(N)在扫描信号SCAN(1)～SCAN(N)依序为高位准时被致能，相应地各个像素P(1)～P(N)中的晶体管M1依序导通而将数据信号Vdata(1)～Vdata(N)传递至晶体管M2的栅极以进行数据写入动作；其中，当扫描信号SCAN(1)～SCAN(N)依序跳变为低位准时，各个像素P(1)～P(N)的晶体管M1依序截止，其表示相应像素的当前数据信号写入完毕，之后则可由晶体管M2根据写入的数据信号驱动有机发光二极管26产生对应灰阶的亮光。在遮没时间段内，扫描信号SCAN(1)～SCAN(N)皆为低位准，各个像素P(1)～P(N)中的晶体管M1皆处于截止状态而有机发光二极管26处于发光阶段。
从图3还可以得知：在每相邻两个像素中，以像素P(N-1)与P(N)为例进行说明，在后被致能的像素P(N)的晶体管M2的栅极的电位在在先被致能的像素P(N-1)写入数据信号Vdata(N-1)期间被重置信号COMP(N)所重置。具体地，在在先被致能的像素P(N-1)写入数据信号Vdata(N-1)期间，像素P(N)的晶体管M1处于截止状态，重置信号COMP(N)跳变为高位准而通过电容Cst耦合至像素P(N)的晶体管M2的栅极，以将晶体管M2的栅极的电位重置为高位准，使得晶体管M2截止，亦即进行插黑动作，使得各个像素P(1)～P(N)在截止写入数据信号期间被重置至极端黑显示状态例如灰阶0。
另外，根据图3所示的重置信号COMP(1)～COMP(N)与扫描信号SCAN(1)～SCAN(N)的波形关系可知，可将同一行中的前一个像素例如P(N-1)的扫描信号SCAN(N-1)作为后一个像素例如P(N)的重置信号COMP(N)，具体电路连接关系可参阅图3A所示。
另外需要说明的是，本发明实施例的各个像素P(1)～P(N)的晶体管M2的栅极的电位的重置动作并不限于图3所示的每相邻两个像素中在后被致能的像素的晶体管M2的栅极的电位在在先被致能的像素写入数据信号期间被重置的情形，其还可采用其他例如图4至图9所列举的情形。
请一并参阅图2及图4，在每相邻两个像素例如P(N-1)与P(N)中，在后被致能的像素P(N)的晶体管M2的栅极的电位在在先被致能的像素P(N-1)写入数据信号Vdata(N-1)期间被重置至高位准；而在帧周期的遮没时间段内，每一像素P(1)～P(N)在重置信号COMP(1)～COMP(N)再次跳变为高位准时被重置至高位准。换言之，如图4所示，每一像素P(1)～P(N)的晶体管M2的栅极的电位的两次重置皆是拉至高位准，使得晶体管M2截止，亦即进行双插黑动作。
请一并参阅图2及图5，在每相邻两个像素例如P(N-1)与P(N)中，在后被致能的像素P(N)的晶体管M2的栅极的电位在在先被致能的像素P(N-1)写入数据信号Vdata(N-1)期间被重置至低位准；而在帧周期的遮没时间段内，每一像素P(1)～P(N)在重置信号COMP(1)～COMP(N)跳变为高位准时被重置至高位准。换言之，在图5中，每一像素P(1)～P(N)的晶体管M2的栅极的电位在第一次重置时被拉至低位准且在第二次重置时被拉至高位准，亦即进行前插白后插黑动作，使得各个像素P(1)～P(N)在截止写入数据信号期间先被重置至极端白显示状态例如灰阶255再被重置至极端黑显示状态例如灰阶0。
请一并参阅图2及图6，在每相邻两个像素例如P(N-1)与P(N)中，在后被致能的像素P(N)的晶体管M2的栅极的电位在在先被致能的像素P(N-1)写入数据信号Vdata(N-1)期间被重置至高位准；而在帧周期的遮没时间段内，每一像素P(1)～P(N)在重置信号COMP(1)～COMP(N)跳变为低位准时被重置至低位准。换言之，在图6中，每一像素P(1)～P(N)的晶体管M2的栅极的电位在第一次重置时被拉至高位准且在第二次重置时被拉至低位准，亦即进行前插黑后插白动作，使得各个像素P(1)～P(N)在截止写入数据信号期间先被重置至极端黑显示状态例如灰阶0再被重置至极端白显示状态例如灰阶255。
请一并参阅图2及图7，每一像素P(1)～P(N)仅在帧周期的遮没时间段内当重置信号COMP(1)～COMP(N)跳变为高位准时被重置。具体地，在图7中，各个像素P(1)～P(N)的重置信号COMP(1)～COMP(N)具有相同的波形，因此可设计为将各个像素P(1)～P(N)的电容Cst的不与晶体管M2的栅极电性耦接的一端连接在一起，具体电路连接关系可参阅图7A所示；另外，每一像素P(1)～P(N)的晶体管M2的栅极的电位在帧周期的遮没时间段内被重置至高位准，使得P型晶体管M2截止，亦即进行插黑动作。
请一并参阅图2及图8，在相邻两个帧周期内，每一像素P(1)～P(N)在前一帧周期内的遮没时间段内当重置信号COMP(1)～COMP(N)跳变为高位准时被重置，而在后一帧周期内的遮没时间段内当重置信号COMP(1)～COMP(N)跳变为低位准时被重置。换言之，在图8中，每一像素P(1)～P(N)的晶体管M2的栅极的电位在相邻两个帧周期的遮没时间段内被分别重置为高位准及低位准，亦即进行帧插黑帧插白动作，使得各个像素P(1)～P(N)在前一帧的截止写入数据信号期间被重置至极端黑显示状态例如灰阶0而在后一帧的截止写入数据信号期间被重置至极端白显示状态例如灰阶255。此外，在图8中，各个像素P(1)～P(N)的重置信号COMP(1)～COMP(N)具有相同的波形，因此可设计为将各个像素P(1)～P(N)的电容Cst的不与晶体管M2的栅极电性耦接的一端连接在一起，具体电路连接关系可参阅图7A所示。
请一并参阅图2及图9，每一像素P(1)～P(N)在帧周期的遮没时间段内被重置多次。具体地，在图9中，各个像素P(1)～P(N)的重置信号COMP(1)～COMP(N)具有相同的波形，因此可设计为将各个像素P(1)～P(N)的电容Cst的不与晶体管M2的栅极电性耦接的一端连接在一起，具体电路连接关系可参阅图7A；另外，每一像素P(1)～P(N)的晶体管M2的栅极的电位因重置信号COMP(1)～COMP(N)交替跳变为低位准与高位准而被重置多次，达成插黑或插白动作。
在本发明上述各个实施例中，通过在各个像素P(1)～P(N)的截止写入数据信号期间，对各个像素P(1)～P(N)进行一次或多次重置动作例如插黑和/或插白动作，使各个像素P(1)～P(N)在截止写入数据信号期间被重置至极端显示状态(例如极端黑或极端白)，因此在各个像素P(1)～P(N)写入数据信号时，其所产生的流过有机发光二极管的电流(对应晶体管M2的漏-源极电流)仅会沿着单一电流-电压特性曲线例如图1B中「S」型虚线或「S」型实线所表示的电流-电压特性曲线进行改变，因此可有效抑制晶体管M2的迟滞效应所造成的影响。
此外，本领域技术人员可理解的是，本发明实施例的晶体管M1与M2并不限于分别为N型与P型的组合，其还可为其他各种不同的组合，例如图10至图12所示的组合。
具体地，在图10所示实施例中，晶体管M1为P型晶体管，且晶体管M2为N型晶体管；在此，晶体管M1与M2的导电类型相异。在图11所示实施例中，晶体管M1与M2皆为N型晶体管，亦即晶体管M1与M2的导电类型相同。在图12所示实施例中，晶体管M1与M2皆为P型晶体管，亦即晶体管M1与M2的导电类型相同。
综上所述，本发明实施例通过提供周期性变化的重置信号并在晶体管M1处于截止期间(亦即像素的截止写入数据信号期间)通过电容耦合至驱动电路来做重置动作，以进行插黑和/或插白动作；因此驱动电路中与电流驱动元件(例如，有机发光二极管)电性相接的开关例如晶体管M2在写入各种不同的数据信号时其电流只会顺着单一电流-电压特性曲线(I-V Curve)上升或下降，可避免掉晶体管本身的迟滞效应。再者，当此种驱动电路应用于显示装置的像素中时，可有效抑制先前技术中存在的影像残留问题，提升显示品质。
此外，本领域技术人员还可对本发明上述实施例提出的显示装置以及驱动电路作适当变更例如将各个晶体管的源极与漏极的电连接关系互换、采用其他发光二极管作为电流驱动元件，和/或适当变更重置信号的时序等等。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定范围为准。

Claims (26)

1.一种显示装置，其特征在于，包括多个像素，每一像素包括：
发光二极管，具有第一端与第二端，所述发光二极管的第一端电性耦接至第一预设电位；以及
驱动电路，所述驱动电路包括：
第一开关，所述第一开关的第一通路端接收数据信号，所述第一开关的控制端接收扫描信号以决定是否允许所述数据信号从所述第一开关的第一通路端传递至所述第一开关的第二通路端；
第二开关，所述第二开关的第一通路端电性耦接至所述发光二极管的第二端，所述第二开关的第二通路端电性耦接至第二预设电位，且所述第二开关的控制端电性耦接至所述第一开关的第二通路端以接收所述数据信号；以及
电容，电性耦接于周期性变化的重置信号与所述第二开关的控制端之间；
其中，所述第二开关的控制端的电位在所述第一开关处于截止期间被所述重置信号重置。
2.如权利要求1所述的显示装置，其特征在于，所述多个像素在频率周期内依序被所述扫描信号致能而分别写入所述数据信号，且在每相邻两个像素中，在后被致能的像素的第二开关的控制端的电位在在先被致能的像素写入所述数据信号期间被重置。
3.如权利要求2所述的显示装置，其特征在于，所述频率周期包括数据写入时间段与遮没时间段，每一像素在数据写入时间段内被所述扫描信号致能，且每一像素的第二开关的控制端的电位在所述遮没时间段内被重置。
4.如权利要求3所述的显示装置，其特征在于，每相邻两个像素中在后被致能的像素的第二开关的控制端的电位在在先被致能的像素写入所述数据信号期间被重置至第一电位，每一像素的第二开关的控制端的电位在所述遮没时间段内被重置至第二电位，所述第一电位与所述第二电位相同。
5.如权利要求3所述的显示装置，其特征在于，每相邻两个像素中在后被致能的像素的第二开关的控制端的电位在在先被致能的像素写入所述数据信号期间被重置至第一电位，每一像素的第二开关的控制端的电位在所述遮没时间段内被重置至第二电位，所述第一电位与所述第二电位相异。
6.如权利要求5所述的显示装置，其特征在于，所述第一电位低于所述第二电位。
7.如权利要求5所述的显示装置，其特征在于，所述第一电位高于所述第二电位。
8.如权利要求1所述的显示装置，其特征在于，所述多个像素在频率周期内依序被所述扫描信号致能而分别写入所述数据信号，所述频率周期包括数据写入时间段与遮没时间段，每一像素在所述数据写入时间段内被所述扫描信号致能，且每一像素的第二开关的控制端的电位在所述遮没时间段内被重置。
9.如权利要求8所述的显示装置，其特征在于，每相邻两个频率周期内，每一像素的第二开关的控制端的电位在所述相邻两个频率周期中的第一频率周期的遮没时间段内被重置至第一电位，且每一像素的第二开关的控制端的电位在所述相邻两个频率周期中的第二频率周期的遮没时间段内被重置至第二电位，所述第一电位与所述第二电位相异。
10.如权利要求8所述的显示装置，其特征在于，每一像素的第二开关的控制端的电位在所述遮没时间段内被重置多次。
11.如权利要求1所述的显示装置，其特征在于，所述第一开关与所述第二开关皆为晶体管，且晶体管的导电类型相异。
12.如权利要求1所述的显示装置，其特征在于，所述第一开关与所述二开关皆为晶体管，且晶体管的导电类型相同。
13.一种显示方法，其特征在于，执行于显示装置，所述显示装置包括多个像素，每一像素包括发光二极管、开关模组以及电容，所述发光二极管的第一端电性耦接至第一预设电位，所述开关模组电性耦接于数据信号、所述发光二极管的第二端以及第二预设电位，所述开关模组用以决定是否使电流流过所述发光二极管并根据所述数据信号设定流过所述发光二极管的电流大小，所述电容的一端与所述开关模组电性耦接而形成电连接点；所述显示方法包括步骤：
在所述显示装置的频率周期内依序扫描所述多个像素以致能每一像素的开关模组而写入所述数据信号至所述多个像素；以及
在每一像素的开关模组未被致能期间，将一周期性变化的重置信号通过像素的电容耦合至像素的开关模组内以重置像素的电连接点的电位。
14.如权利要求13所述的显示方法，其特征在于，在每相邻两个像素中，在后被写入所述数据信号的像素的电连接点的电位在在先被写入所述数据信号的像素写入所述数据信号期间被重置。
15.如权利要求14所述的显示方法，其特征在于，所述频率周期包括数据写入时间段与遮没时间段，每一像素的开关模组在所述数据写入时间段内被致能，且每一像素的电连接点的电位在所述遮没时间段内被重置。
16.如权利要求15所述的显示方法，其特征在于，每相邻两个像素中在后被写入所述数据信号的像素的电连接点的电位在在先被写入所述数据信号的像素写入所述数据信号期间被重置至第一电位，每一像素的电连接点的电位在所述遮没时间段内被重置至一第二电位，所述第一电位与所述第二电位相同。
17.如权利要求15所述的显示方法，其特征在于，每相邻两个像素中在后被写入所述数据信号的像素的电连接点的电位在在先被写入所述数据信号的像素写入所述数据信号期间被重置至一第一电位，每一像素的电连接点的电位在所述遮没时间段内被重置至一第二电位，所述第一电位与所述第二电位相异。
18.如权利要求17所述的显示方法，其特征在于，所述第一电位低于所述第二电位。
19.如权利要求17所述的显示方法，其特征在于，所述第一电位高于所述第二电位。
20.如权利要求13所述的显示方法，其特征在于，所述频率周期包括数据写入时间段与遮没时间段，每一像素的开关模组在所述数据写入时间段内被致能，且每一像素的电连接点的电位在所述遮没时间段内被重置。
21.如权利要求20所述的显示方法，其特征在于，每相邻两个频率周期内，每一像素的电连接点的电位在所述相邻两个频率周期中的第一频率周期的遮没时间段内被重置至一第一电位，且每一像素的电连接点的电位在所述相邻两个频率周期中的第二频率周期的遮没时间段内被重置至一第二电位，所述第一电位与所述第二电位相异。
22.如权利要求20所述的显示方法，其特征在于，每一像素的电连接点的电位在所述遮没时间段内被重置多次。
23.一种驱动电路，其特征在于，适于驱动电流驱动元件，所述电流驱动元件具有第一端与第二端，且所述电流驱动元件的第一端电性耦接至第一预设电位，所述驱动电路包括：
开关模组，电性耦接于数据信号、所述电流驱动元件的第二端及第二预设电位，所述开关模组用以决定是否使电流流过所述电流驱动元件并根据所述数据信号设定流过所述电流驱动元件的电流大小；以及
电容，电性耦接于周期性变化的重置信号与所述开关模组之间，以将所述重置信号耦合至所述开关模组内以重置所述电容与所述开关模组的电连接处的电位。
24.如权利要求23所述的驱动电路，其特征在于，所述开关模组具有多个开关，且每一开关具有控制端、第一通路端与第二通路端，所述开关模组包括：
第一开关，所述第一开关的第一通路端电性耦接至所述数据信号，所述第一开关的控制端接收一扫描信号以决定是否允许所述数据信号从所述第一开关的第一通路端传递至所述第一开关的第二通路端；以及
第二开关，所述第二开关的第一通路端电性耦接至所述电流驱动元件的第二端，所述第二开关的第二通路端电性耦接至所述第二预设电位，且所述第二开关的控制端电性耦接至所述第一开关的第二通路端以接收所述数据信号；
其中，所述电容电性耦接于所述重置信号与所述第二开关的控制端。
25.如权利要求24所述的驱动电路，其特征在于，所述第一开关与所述第二开关选自N型晶体管与P型晶体管中之一。
26.如权利要求23所述的驱动电路，其特征在于，所述电流驱动元件是有机发光二极管。
CN2010101888002A 2010-05-25 2010-05-25 显示装置及其显示方法以及电流驱动元件的驱动电路 Active CN101872581B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101888002A CN101872581B (zh) 2010-05-25 2010-05-25 显示装置及其显示方法以及电流驱动元件的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101888002A CN101872581B (zh) 2010-05-25 2010-05-25 显示装置及其显示方法以及电流驱动元件的驱动电路

Publications (2)

Publication Number Publication Date
CN101872581A true CN101872581A (zh) 2010-10-27
CN101872581B CN101872581B (zh) 2011-08-10

Family

ID=42997410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101888002A Active CN101872581B (zh) 2010-05-25 2010-05-25 显示装置及其显示方法以及电流驱动元件的驱动电路

Country Status (1)

Country Link
CN (1) CN101872581B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767154A (zh) * 2019-06-14 2020-02-07 友达光电股份有限公司 像素电路、像素电路驱动方法、以及相关的显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183758A1 (en) * 2003-03-21 2004-09-23 Industrial Technology Research Institute Pixel circuit for active matrix OLED and driving method
JP2006119180A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
CN1864190A (zh) * 2003-10-02 2006-11-15 先锋株式会社 包括有源矩阵显示面板的显示装置及其驱动方法
CN101192373A (zh) * 2006-11-27 2008-06-04 奇美电子股份有限公司 有机发光显示器及其具有电压补偿技术的有机发光像素
CN101295463A (zh) * 2002-05-31 2008-10-29 精工爱普生株式会社 电光装置的驱动方法以及电光装置和电子仪器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295463A (zh) * 2002-05-31 2008-10-29 精工爱普生株式会社 电光装置的驱动方法以及电光装置和电子仪器
US20040183758A1 (en) * 2003-03-21 2004-09-23 Industrial Technology Research Institute Pixel circuit for active matrix OLED and driving method
CN1864190A (zh) * 2003-10-02 2006-11-15 先锋株式会社 包括有源矩阵显示面板的显示装置及其驱动方法
JP2006119180A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
CN101192373A (zh) * 2006-11-27 2008-06-04 奇美电子股份有限公司 有机发光显示器及其具有电压补偿技术的有机发光像素

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767154A (zh) * 2019-06-14 2020-02-07 友达光电股份有限公司 像素电路、像素电路驱动方法、以及相关的显示装置
US10950163B2 (en) 2019-06-14 2021-03-16 Au Optronics Corporation Pixel circuit, pixel circuit driving method, and display device thereof

Also Published As

Publication number Publication date
CN101872581B (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
CN107610651B (zh) 像素电路、像素电路的驱动方法和显示面板
TWI421836B (zh) 顯示裝置及其顯示方法以及電流驅動元件的驅動電路
CN106782310B (zh) 一种像素电路、驱动方法、显示面板以及显示装置
CN107452331A (zh) 一种像素电路及其驱动方法、显示装置
CN104700782B (zh) Oeld像素电路、显示装置及控制方法
US8878755B2 (en) Organic light-emitting diode display and method of driving same
CN101996582B (zh) 有机发光二极管的像素驱动电路
CN101978415A (zh) 具有pwm控制的oled显示面板
CN106887210B (zh) 显示面板、像素驱动电路及其驱动方法
CN105448234B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN104103239A (zh) 有机发光二极管像素电路及其驱动方法
KR20160093556A (ko) Oled 표시 장치
CN103745690B (zh) 像素结构及其驱动方法
CN113421514B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN106531082B (zh) 一种像素驱动电路、显示面板、显示设备和像素驱动方法
CN101989405A (zh) 显示装置及其驱动方法
CN101192373A (zh) 有机发光显示器及其具有电压补偿技术的有机发光像素
CN101697269B (zh) 像素电路以及像素驱动方法
CN103295519B (zh) 显示器与驱动像素方法
CN101859539A (zh) 电流驱动元件的驱动电路以及驱动方法
CN103026400A (zh) 显示装置及显示装置的驱动方法
CN109754754A (zh) 驱动像素驱动电路的驱动控制电路及显示装置
CN114023267A (zh) 显示面板及其驱动方法和显示装置
CN207134126U (zh) 一种像素电路及显示装置
CN104464639A (zh) 一种像素电路及其驱动方法和有机发光显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant