CN101847622B - 具有叠层封装预成型垂直结构的功率芯片及其制造方法 - Google Patents

具有叠层封装预成型垂直结构的功率芯片及其制造方法 Download PDF

Info

Publication number
CN101847622B
CN101847622B CN 200910155097 CN200910155097A CN101847622B CN 101847622 B CN101847622 B CN 101847622B CN 200910155097 CN200910155097 CN 200910155097 CN 200910155097 A CN200910155097 A CN 200910155097A CN 101847622 B CN101847622 B CN 101847622B
Authority
CN
China
Prior art keywords
pin
chip
source electrode
lead frame
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910155097
Other languages
English (en)
Other versions
CN101847622A (zh
Inventor
刘勇
梁利华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University of Technology ZJUT
Original Assignee
Zhejiang University of Technology ZJUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University of Technology ZJUT filed Critical Zhejiang University of Technology ZJUT
Priority to CN 200910155097 priority Critical patent/CN101847622B/zh
Publication of CN101847622A publication Critical patent/CN101847622A/zh
Application granted granted Critical
Publication of CN101847622B publication Critical patent/CN101847622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

具有叠层封装预成型垂直结构的功率芯片，包括第一芯片、第二芯片，漏极金属，第二芯片与引线框架连接，第一芯片焊接第一源极；引线框架的侧边设有向外引出的第二源极管脚，第二源极管脚与一漏极管脚通过环氧模塑料塑封形成一个整体，整体向上弯折、并与引线框架垂直。其制作方法包括：第一、第二芯片分别与漏极金属连接，第一芯片的上端面焊接第一源极；修剪漏极金属的形状；将引线框架冲压成型；去除管脚上的装夹杆；形成漏极管脚；将第二源极管脚和漏极管脚形成的整体向上弯折、与引线框架垂直；将第二芯片通过导电胶与引线框架连接，固化成型。本发明具有源极、漏极和门极在封装结构的同一侧，可以直接应用，成本低廉的优点。

Description

具有叠层封装预成型垂直结构的功率芯片及其制造方法
技术领域
本发明涉及微电子学制造领域，尤其是一种具有叠成封装的预成型垂直连接结构的功率芯片及其制造方法。
技术背景
随着微电子技术的发展，单一芯片的封装逐步向多芯片叠层封装发展。在功率芯片的情形中，通过叠层封装，可以同时实现比单芯片封装工艺获得的功率更高并且改善安装面积的使用效率。
所谓“层叠”在半导体工业中是指垂直地堆放至少两个芯片。对于存储器件，通过叠层芯片或封装，可以同时实现具有比通过半导体集成工艺可获得的更大的存储容量的产品并且改善安装面积的使用效率。
叠层封装的制造方法有两种，一是其中单独的半导体芯片被层叠并且层叠的半导体芯片被封装；二是其中单独封装的半导体芯片相互层叠。在叠层封装中，通过金属布线或贯穿硅通路而形成电连接。
但是，通常的功率芯片叠层封装结构，如金属氧化物半导体场效应晶体管、二极管和三极管，由于封装的制造工艺使得源极与漏极(或门极)往往并不在封装结构的同一侧。为此，为了保证管脚在同一侧，往往需要重新引线连接，这使得该封装结构很难被直接应用，导致了使用不便以及使用成本高等问题。
发明内容
为克服现有技术存在的源极、漏极和门极不在封装结构的同一侧，很难被直接应用，成本高的缺点，本发明提供了一种源极、漏极和门极在封装结构的同一侧，可以直接应用，成本低廉的具有叠层封装预成型垂直结构的功率芯片及其制造方法。
具有叠层封装预成型垂直结构的功率芯片，包括第一芯片、第二芯片，所述的第一芯片位于第二芯片之上，所述的第一芯片和第二芯片之间设有通过导体与两芯片连接的漏极金属，所述的第二芯片通过导电胶与一作为第二源极的、底部规则的引线框架连接，所述的第一芯片的上表面焊接有第一源极；
其特征在于：所述的引线框架的侧边设有向外引出的第二源极管脚，所述的第二源极管脚与一漏极管脚通过环氧模塑料塑封形成一个整体，所述的整体向上弯折、并与所述的引线框架垂直；所述的漏极管脚的中部设有一外露与所述的环氧模塑料的暴露面，所述的暴露面通过导电胶与所述的漏极金属连接。
进一步，所述的引线框架的侧边向外引出两个第二源极管脚，两个第二源极管脚之间设置所述的漏极管脚，三个管脚通过环氧模塑料塑封为所述的整体。
或者，所述的引线框架上设有绝缘线，所述的绝缘线将所述的引线框架分隔为门极和所述的第二源极，所述的门极向外引出门极管脚，所述的第二源极向外引出所述的第二源极管脚，所述的门极管脚和第二源极管脚之间设置漏极管脚，三个管脚通过环氧模塑料塑封为所述的整体。
或者，所述的第一芯片的上表面焊接有第一门极，所述的第一芯片和第二芯片之间设有门极金属，所述的漏极金属与门极金属之间有间隙；所述的第一芯片通过多个导电柱与所述的漏极金属连接、通过一个绝缘立柱与所述的门极金属连接，所述的第二芯片通过多个导电柱与所述的漏极金属连接、通过一个导电柱与所述的门极金属连接；所述的引线框架的四个侧边均向外引出两个第二源极管脚，其中一个侧边引出的两个第二源极管脚之间设置门极管脚，三个管脚通过环氧模塑料塑封为弯折向上的第一整体，所述的门极管脚中部设有外露于环氧模塑料的外露面，所述的外露面通过导电胶与门极管脚连接；其余三个侧面引出的两个第二源极管脚之间放置所述的漏极管脚。
进一步，所述的暴露面的宽度大于所述的漏极管脚的宽度。
进一步，所述的外露面的宽度大于所述的门极管脚的宽度。
制造所述的具有叠层封装预成型垂直结构的功率芯片的方法，包括以下步骤：
1、将第一芯片的下端面与预成型的漏极金属的上端面连接，第一芯片的上端面焊接第一源极，将第二芯片与所述的漏极金属的下端面连接；
2、修剪漏极金属的形状，使其与所述的芯片适配；
3、将底部规则的引线框架预先冲压成型，所述的引线框架上包含向外引出第二源极管脚，所述的第二源极管脚外侧设有装夹用的第一装夹杆；制作独立管脚，所述的独立管脚的一侧设有第二装夹杆；夹持所述的装夹杆用环氧模塑料通过模塑成型将第二源极管脚和独立管脚塑封为一整体，并在独立管脚中部放置一阻止环氧模塑料进入的阻隔块、以使独立管脚上形成一外露于环氧模塑料的暴露面；
4、去除管脚上的装夹杆；
5、将独立管脚上的暴露面通过导电胶与漏极金属连接、形成漏极管脚；
6、将第二源极管脚和漏极管脚形成的整体向上弯折、与引线框架垂直；
7、将第二芯片的下端面通过导电胶与引线框架连接，固化成型。
进一步，步骤3中，引线框架上包含两个向外引出第二源极管脚，将漏极管脚置于两个第二源极管脚之间。
或者，步骤3中，在引线框架上设置绝缘线、将引线框架分隔为第二源极和门极，门极向外引出门极管脚，第二源极向外引出第二源极管脚，将独立管脚置于门极管脚和第二源极管脚之间。
或者，步骤1中，将第一芯片的下端面通过多个导电柱与预成型的漏极金属的上端面连接，第二芯片的上端面通过多个导电柱与所述的漏极金属的下端面连接；第一芯片的下端面还通过一绝缘立柱与一门极金属连接，第二芯片的上端面通过一导电柱与所述的门极金属连接，漏极金属与门极金属之间有间隙；
步骤3中，引线框架的四个侧边均设有两个向外引出的第二源极管脚，每个侧边的两个源极管脚之间均放置一个独立管脚；
步骤5中，将靠近门极金属的独立管脚上的暴露面通过导电胶与门极金属连接以形成门极管脚，将其余三个独立管脚上的暴露面通过导电胶与漏极金属连接以形成漏极管脚。
本发明的技术构思是：将第二源极管脚和漏极管脚或门极管脚通过环氧模塑料塑封为一个整体，将此整体向上弯折直至与引线框架垂直，保证了三个管脚位于同一侧，从而使得经叠层封装的功率芯片可被直接应用，使用成本大大下降。
使暴露面或外露面的宽度大于管脚宽度，使得有足够的空间来调整引线位置。
本发明具有源极、漏极和门极在封装结构的同一侧，可以直接应用，成本低廉的优点。
附图说明
图1为本发明的示意图
图2为图1中的引线框架的展开图
图3为第一芯片的俯视图
图4为第二芯片的俯视图
图5a为第二种制作方法中的步骤1的第一芯片与漏极金属连接的示意图
图5a-1为图5a的俯视图
图5b为第一种制作方法中的步骤1的第二芯片与漏极金属连接的示意图
图5c为第一种制作方法中的步骤2的示意图
图5d为第一种制作方法中的步骤3的示意图
图5e为第一种制作方法中的步骤4的示意图
图5f为第一种制作方法中的步骤5的示意图
图5g为第一种制作方法中的步骤6的示意图
图6为第二种制作方法中的步骤3的示意图
图7a为第三种制作方法中的步骤1的示意图
图7a-1为图7a的A-A向剖视图
图7a-2为图7a的B-B向剖视图
图7b为第三种制作方法中的步骤3的示意图
图7c为使用第三种制作方法制成的功率芯片的示意图
图7c-1为图7c的C-C向示意图
图7c-2为图7c的D-D向示意图
具体实施方式
实施例一
参照图1-5g
具有叠层封装预成型垂直结构的功率芯片，包括第一芯片2、第二芯片4，所述的第一芯片2位于第二芯片4之上，所述的第一芯片2和第二芯片4之间设有通过导体与两芯片2、4连接的漏极金属3，所述的第二芯片4通过导电胶5与一作为第二源极的、底部规则的引线框架6连接，所述的第一芯片2的上表面焊接有第一源极1；
所述的引线框架6的侧边设有向外引出的第二源极管脚61，所述的第二源极管脚61与一漏极管脚31通过环氧模塑料塑封形成一个整体，所述的整体向上弯折、并与所述的引线框架6垂直；所述的漏极管脚31的中部设有一外露与所述的环氧模塑料的暴露面311，所述的暴露面通311过导电胶5与所述的漏极金属3连接。
所述的引线框架6的侧边向外引出两个第二源极管脚61，两个第二源极管脚61之间设置所述的漏极管脚31，三个管脚通过环氧模塑料塑封为所述的整体。
所述的暴露面311的宽度大于所述的漏极管脚31的宽度。
实施例二
参照附图1-4和图6
本实施例与实施例一的区别在于：所述的引线框架6上设有绝缘线10，所述的绝缘线10将所述的引线框架分隔为门极9和所述的第二源极，所述的门极9向外引出门极管脚91，所述的第二源极向外引出所述的第二源极管脚61，所述的门极管脚91和第二源极管脚61之间设置漏极管脚31，三个管脚通过环氧模塑料塑封为所述的整体。
其余相同。
实施例3
参照图7a-7c-2
本实施例与实施例一的区别之处在于：所述的第一芯片2的上表面焊接有第一门极92，所述的第一芯片2和第二芯片4之间设有门极金属93，所述的漏极金属3与门极金属31之间有间隙；所述的第一芯片2通过多个导电柱21与所述的漏极金属连接、通过一个绝缘立柱22与所述的门极金属93连接，所述的第二芯片4通过多个导电柱21与所述的漏极金属3连接、通过一个导电柱21与所述的门极金属93连接；所述的引线框架6的四个侧边均向外引出两个第二源极管脚61，其中一个侧边引出的两个第二源极管脚61之间设置门极管脚921，三个管脚通过环氧模塑料塑封为弯折向上的第一整体，所述的门极管脚921中部设有外露于环氧模塑料的外露面922，所述的外露面922通过导电胶与门极管脚921连接；其余三个侧面引出的两个第二源极管脚61之间放置所述的漏极管脚31。
所述的外露面922的宽度大于所述的门极管脚921的宽度。
其余相同。
实施例四
参照图1-5g
制造所述的具有叠层封装预成型垂直结构的功率芯片的方法，包括以下步骤：
1、将第一芯片的下端面与预成型的漏极金属的上端面连接，第一芯片的上端面焊接第一源极，将第二芯片与所述的漏极金属的下端面连接；
2、修剪漏极金属的形状，使其与所述的芯片适配；
3、将底部规则的引线框架预先冲压成型，所述的引线框架上包含向外引出第二源极管脚，所述的第二源极管脚外侧设有装夹用的第一装夹杆；制作独立管脚，所述的独立管脚的一侧设有第二装夹杆；夹持所述的装夹杆用环氧模塑料通过模塑成型将第二源极管脚和独立管脚塑封为一整体，并在独立管脚中部放置一阻止环氧模塑料进入的阻隔块、以使独立管脚上形成一外露于环氧模塑料的暴露面；
4、去除管脚上的装夹杆；
5、将独立管脚上的暴露面通过导电胶与漏极金属连接、形成漏极管脚；
6、将第二源极管脚和漏极管脚形成的整体向上弯折、与引线框架垂直；
7、将第二芯片的下端面通过导电胶与引线框架连接，固化成型。
实施例五
参照图6
本实施例与实施例三的区别之处在于：步骤3中，在引线框架上设置绝缘线、将引线框架分隔为第二源极和门极，门极向外引出门极管脚，第二源极向外引出第二源极管脚，将独立管脚置于门极管脚和第二源极管脚之间。
其余相同。
实施例六
参照图7a-7c-2
本实施例与实施例三的区别之处在于：步骤1中，将第一芯片的下端面通过多个导电柱与预成型的漏极金属的上端面连接，第二芯片的上端面通过多个导电柱与所述的漏极金属的下端面连接；第一芯片的下端面还通过一绝缘立柱与一门极金属连接，第二芯片的上端面通过一导电柱与所述的门极金属连接，漏极金属与门极金属之间有间隙；
步骤3中，引线框架的四个侧边均设有两个向外引出的第二源极管脚，每个侧边的两个源极管脚之间均放置一个独立管脚；
步骤5中，将靠近门极金属的独立管脚上的暴露面通过导电胶与门极金属连接以形成门极管脚，将其余三个独立管脚上的暴露面通过导电胶与漏极金属连接以形成漏极管脚。
其余相同。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (10)

1.具有叠层封装预成型垂直结构的功率芯片，包括第一芯片、第二芯片，所述的第一芯片位于第二芯片之上，所述的第一芯片和第二芯片之间设有通过导体与两芯片连接的漏极金属，所述的第二芯片通过导电胶与一作为第二源极的、底部规则的引线框架连接，所述的第一芯片的上表面焊接有第一源极；
其特征在于：所述的引线框架的侧边设有向外引出的第二源极管脚，所述的第二源极管脚与一漏极管脚通过环氧模塑料塑封形成一个整体，所述的整体向上弯折、并与所述的引线框架垂直；所述的漏极管脚的中部设有一外露与所述的环氧模塑料的暴露面，所述的暴露面通过导电胶与所述的漏极金属连接。
2.如权利要求1所述的具有叠层封装预成型垂直结构的功率芯片，其特征在于：所述的引线框架的侧边向外引出两个第二源极管脚，两个第二源极管脚之间设置所述的漏极管脚，三个管脚通过环氧模塑料塑封为所述的整体。
3.如权利要求1所述的具有叠层封装预成型垂直结构的功率芯片，其特征在于：所述的引线框架上设有绝缘线，所述的绝缘线将所述的引线框架分隔为栅极和所述的第二源极，所述的栅极向外引出栅极管脚，所述的第二源极向外引出所述的第二源极管脚，所述的栅极管脚和第二源极管脚之间设置漏极管脚，三个管脚通过环氧模塑料塑封为所述的整体。
4.如权利要求1所述的具有叠层封装预成型垂直结构的功率芯片，其特征在于：所述的第一芯片的上表面焊接有第一栅极，所述的第一芯片和第二芯片之间设有栅极金属，所述的漏极金属与栅极金属之间有间隙；所述的第一芯片通过多个导电柱与所述的漏极金属连接、通过一个绝缘立柱与所述的栅极金属连接，所述的第二芯片通过多个导电柱与所述的漏极金属连接、通过一个导电柱与所述的栅极金属连接；所述的引线框架的四个侧边均向外引出两个第二源极管脚，其中一个侧边引出的两个第二源极管脚之间设置栅极管脚，三个管脚通过环氧模塑料塑封为弯折向上的第一整体，所述的栅极管脚中部设有外露于环氧模塑料的外露面，所述的外露面通过导电胶与栅极管脚连接；其余三个侧面引出的两个第二源极管脚之间放置所述的漏极管脚。
5.如权利要求4所述的具有叠层封装预成型垂直结构的功率芯片，其特征在于：所述的外露面的宽度大于所述的栅极管脚的宽度。
6.如权利要求1-5之一所述的具有叠层封装预成型垂直结构的功率芯片，其特征在于：，所述的暴露面的宽度大于所述的漏极管脚的宽度。
7.制造如权利要求1所述的具有叠层封装预成型垂直结构的功率芯片的方法，包括以下步骤：
1)、将第一芯片的下端面与预成型的漏极金属的上端面连接，第一芯片的上端面焊接第一源极，将第二芯片与所述的漏极金属的下端面连接；
2)、修剪漏极金属的形状，使其与所述的芯片适配；
3)、将底部规则的引线框架预先冲压成型，所述的引线框架上包含向外引出第二源极管脚，所述的第二源极管脚外侧设有装夹用的第一装夹杆；制作独立管脚，所述的独立管脚的一侧设有第二装夹杆；夹持所述的装夹杆用环氧模塑料通过模塑成型将第二源极管脚和独立管脚塑封为一整体，并在独立管脚中部放置一阻止环氧模塑料进入的阻隔块、以使独立管脚上形成一外露于环氧模塑料的暴露面；
4)、去除管脚上的装夹杆；
5)、将独立管脚上的暴露面通过导电胶与漏极金属连接、形成漏极管脚；
6)、将第二源极管脚和漏极管脚形成的整体向上弯折、与引线框架垂直；
7)、将第二芯片的下端面通过导电胶与引线框架连接，固化成型。
8.如权利要求7所述的具有叠层封装预成型垂直结构的功率芯片的制作方法，其特征在于：步骤3中，引线框架上包含两个向外引出第二源极管脚，将漏极管脚置于两个第二源极管脚之间。
9.如权利要求7所述的具有叠层封装预成型垂直结构的功率芯片的制作方法，其特征在于：步骤3中，在引线框架上设置绝缘线、将引线框架分隔为第二源极和栅极，栅极向外引出栅极管脚，第二源极向外引出第二源极管脚，将独立管脚置于栅极管脚和第二源极管脚之间。
10.如权利要求7所述的具有叠层封装预成型垂直结构的功率芯片的制作方法，其特征在于：，步骤1中，将第一芯片的下端面通过多个导电柱与预成型的漏极金属的上端面连接，第二芯片的上端面通过多个导电柱与所述的漏极金属的下端面连接；第一芯片的下端面还通过一绝缘立柱与一栅极金属连接，第二芯片的上端面通过一导电柱与所述的栅极金属连接，漏极金属与栅极金属之间有间隙；
步骤3中，引线框架的四个侧边均设有两个向外引出的第二源极管脚，每个侧边的两个源极管脚之间均放置一个独立管脚；
步骤5中，将靠近栅极金属的独立管脚上的暴露面通过导电胶与栅极金属连接以形成栅极管脚，将其余三个独立管脚上的暴露面通过导电胶与漏极金属连接以形成漏极管脚。
CN 200910155097 2009-12-23 2009-12-23 具有叠层封装预成型垂直结构的功率芯片及其制造方法 Active CN101847622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910155097 CN101847622B (zh) 2009-12-23 2009-12-23 具有叠层封装预成型垂直结构的功率芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910155097 CN101847622B (zh) 2009-12-23 2009-12-23 具有叠层封装预成型垂直结构的功率芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN101847622A CN101847622A (zh) 2010-09-29
CN101847622B true CN101847622B (zh) 2012-01-25

Family

ID=42772165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910155097 Active CN101847622B (zh) 2009-12-23 2009-12-23 具有叠层封装预成型垂直结构的功率芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN101847622B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223966B (zh) * 2019-05-16 2021-05-07 宁波港波电子有限公司 一种引线框架及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677666A (zh) * 2004-03-31 2005-10-05 株式会社瑞萨科技 半导体器件
CN101080816A (zh) * 2004-12-31 2007-11-28 万国半导体股份有限公司 覆晶接点的功率组件封装

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677666A (zh) * 2004-03-31 2005-10-05 株式会社瑞萨科技 半导体器件
CN101080816A (zh) * 2004-12-31 2007-11-28 万国半导体股份有限公司 覆晶接点的功率组件封装

Also Published As

Publication number Publication date
CN101847622A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN104137252B (zh) 半导体装置及半导体装置的制造方法
CN102194806B (zh) 堆栈式双晶片封装及其制备方法
US7737565B2 (en) Stackable semiconductor package and method for its fabrication
CN102714201B (zh) 半导体封装和方法
US9041172B1 (en) Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
CN101308830A (zh) 用于半导体封装的引线框
KR20180042102A (ko) 몰딩된 지능형 전력 모듈
US9202777B2 (en) Semiconductor package system with cut multiple lead pads
CN103730444A (zh) 封装组件及其制造方法
CN101847622B (zh) 具有叠层封装预成型垂直结构的功率芯片及其制造方法
CN201584411U (zh) 具有叠层封装预成型垂直结构的功率芯片
CN101894822B (zh) 半导体封装用导线架条构造
US20120273931A1 (en) Integrated circuit chip package and manufacturing method thereof
CN102169873A (zh) 一种应用于功率切换器电路的半导体封装结构
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
CN106057684A (zh) 系统级封装及其制造方法
JP2010087403A (ja) 半導体装置
US8410597B2 (en) Three dimensional semiconductor device
CN202495446U (zh) 一种新型结构晶闸管
JP3144633U (ja) リードフレームおよび半導体装置
CN102891090A (zh) 半导体器件及其封装方法
JP6129671B2 (ja) 半導体装置の製造方法
CN106158778A (zh) 具有侧面接触垫和底部接触垫的集成电路封装
CN216528882U (zh) 一种全桥功率器件
CN103928419A (zh) 引线框

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant