CN101847568B - 半导体制造方法与装置 - Google Patents
半导体制造方法与装置 Download PDFInfo
- Publication number
- CN101847568B CN101847568B CN2009101462736A CN200910146273A CN101847568B CN 101847568 B CN101847568 B CN 101847568B CN 2009101462736 A CN2009101462736 A CN 2009101462736A CN 200910146273 A CN200910146273 A CN 200910146273A CN 101847568 B CN101847568 B CN 101847568B
- Authority
- CN
- China
- Prior art keywords
- wafer
- technology
- clamping power
- data
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 157
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 238000012545 processing Methods 0.000 claims abstract description 54
- 238000005516 engineering process Methods 0.000 claims description 154
- 238000005259 measurement Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000010248 power generation Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 235000012431 wafers Nutrition 0.000 description 164
- 239000000463 material Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开一种半导体制造方法与装置。该方法对一晶片执行一第一工艺，并且在执行完该第一工艺后测量该晶片的晶片数据。将该晶片固定在一工艺腔室中的一静电吸盘上，并且自嵌入在该静电吸盘内的一感应器收集感测数据。根据该晶片数据与该感测数据调整该静电吸盘的夹模力，并且对该工艺腔室中的该静电吸盘上固定的该晶片执行一第二工艺。本发明调整夹模力的操作包括选择性且独立地调整该静电吸盘的每一夹模力，以补偿在执行该第一工艺期间的该晶片的晶片内非均匀性。
Description
技术领域
本发明涉及一种半导体集成电路(Semiconductor Integrated Circuit(IC))，且特别涉及一种半导体制造方法与装置。
背景技术
半导体集成电路技术(包括各种不同工艺，例如，蚀刻(Etching)、沉积(Deposition)、注入(Implantation)以及光刻成形(Lithography Patterning))应用于晶片上以形成已设计好的电路及其间的连接关系。晶片在工艺腔室中施以工艺处理，其时该晶片被固定(Secure)在工艺腔室(Processing Chamber)中的晶片载物台(Wafer Stage)上。在一公知技术中，该晶片载物台利用一静电吸盘(Electrostatic Chuck，E-chuck)夹住该晶片。该静电吸盘的维修后嵌入品质(Post Protective Maintenance(PM)Mounting Quality)为影响晶片内(within-wafer)效能的关键因素。不良的嵌入能力会妨碍晶片的非均匀性，且最终将更导致非均匀性电路的效能(Electrical Circuit Performance)。此外，在一使用300mm或450mm晶片的IC技术中，很难保证静电吸盘的嵌入能力。最严重的情况是工艺腔室需要重新执行工艺维修，且已执行该工艺的晶片可能必须报废。因此，适用于静电吸盘与相关工艺/控制的半导体工艺机台需要持续改善。
发明内容
基于上述目的，本发明实施例公开了一种半导体制造方法。对一晶片执行一第一工艺，并且在执行完该第一工艺后测量该晶片的晶片数据。将该晶片固定在一工艺腔室中的一静电吸盘上，并且自嵌入在该静电吸盘内的一感应器收集感测数据。根据该晶片数据与该感测数据调整该静电吸盘的夹模力，并且对该工艺腔室中的该静电吸盘上固定的该晶片执行一第二工艺。
在一实施例中，调整该夹模力的操作还包括根据自在该工艺腔室的该静电吸盘上且已被该第二工艺完成处理的晶片所取得的二次测量数据来调整该夹模力。该半导体制造方法还包括实作一工艺模型以使该二次测量数据与该夹模力产生相关。调整该夹模力的操作还包括应用一工艺模型于该晶片数据以使该晶片数据与该夹模力产生相关。该第二工艺包括一半导体工艺，其是由蚀刻(Etching)、化学气相沉积(CVD)以及物理气相沉积(PVD)所组成的群组选择的。该第一工艺包括光刻成形(Lithography Patterning)以形成一光致抗蚀剂图案(Photoresist Pattern)。该晶片数据包括该光致抗蚀剂图案的关键尺寸。调整该夹模力的操作包括选择性且独立地调整该静电吸盘的每一夹模力，以补偿在执行该第一工艺期间的该晶片的晶片内非均匀性(within-wafer(WiW)non-uniformity)。
本发明实施例还公开了一种半导体制造方法。将一晶片放置在一工艺腔室的一晶片载物台(Wafer Stage)，并且提前提供预测量数据(Pre-measurement Data)给一工艺控制模块。自整合在该晶片载物台的一晶片载物台感测器收集感测数据，并且根据该预测量数据与该感测数据产生一调校目标(Tuning Target)。根据该调校目标，利用该工艺控制模块调整夹模力，其中利用该夹模力以使该晶片载物台夹住该工艺腔室，以及对放置在该工艺腔室的该晶片载物台上的该晶片执行一工艺。
在一实施例中，该晶片载物台为一静电吸盘。该半导体制造方法还包括实作一第一工艺模型以使该预测量数据与多个第一偏差量两者之间与该夹模力产生相关。产生该调校目标的步骤包括根据所述多个第一偏差量产生该调校目标。该半导体制造方法还包括延后提供预测量数据给该工艺控制模块，以及实作一第二工艺模型以使该预测量数据与多个第二偏差量两者之间与该夹模力产生相关。产生该调校目标的步骤包括根据所述多个第二偏差量产生该调校目标。
本发明实施例还公开了一种半导体制造装置，包括一工艺腔室、一静电吸盘、一调校结构、一感测器以及一工艺控制模块。该工艺腔室用以对一晶片执行一工艺。该静电吸盘配置在该工艺腔室中且用以固定该晶片，其中该静电吸盘包括一电极与形成于该电极上的电介质特性。该调校结构通过该夹模力令该静电吸盘夹住该工艺腔室，其中可通过该调校结构动态调整该夹模力。该感测器整合在该静电吸盘上且用以感测该夹模力。该工艺控制模块用以控制该调校结构以根据该晶片的预测量数据以及该感测器的感测数据调整该夹模力。
在一实施例中，该感测器为一压力感测器与一应变力感测器的其中一种。该工艺控制模块还包括一第一工艺模型，其用以令该预测量数据与该夹模力产生相关。该工艺控制模块还包括一第二工艺模型，其用以令二次测量数据与该夹模力产生相关。该工艺控制模块根据该二次测量数据控制该调校结构。该工艺腔室用以执行蚀刻与沉积的其中一种。
附图说明
图1显示本发明实施例的静电吸盘模块的剖面图。
图2显示本发明实施例的静电吸盘模块的俯视图。
图3显示本发明实施例的半导体制造装置的架构示意图。
图4显示本发明实施例的半导体制造方法的步骤流程图。
并且，上述附图中的附图标记说明如下：
100～晶片载物台
102～基板
104～吸盘
104a～电极
104b～电介质
106～调校结构
108～感测器
120～工艺控制模块
150～半导体制造系统
152～半导体晶片
154～第一工艺机台
156～第一度量机台
158～第二工艺机台
160～第二度量机台
162～工艺机台
164～工艺控制模块
200～半导体制造方法
202..212～流程步骤
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂，下文特举较佳实施例，并配合附图1至4，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中附图标记的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
本发明实施例公开了一种半导体制造方法与装置。
参考图1，其显示本发明实施例的晶片载物台100的剖面图，用以在执行半导体工艺的期间固定一半导体晶片，并且利用一先进工艺控制方法调校晶片载物台100的倾角(Tilting Angle)。晶片载物台100与使用晶片载物台100的方法参考图1、图2而详述于下文。
晶片载物台100为一静电吸盘，其利用静电力(Electrostatic Force)来固定该半导体晶片。静电吸盘100与使用静电吸盘100的方法将详述于下文。静电吸盘100包括整合于一工艺腔室的一基板102，其用于一半导体工艺，例如，蚀刻或沉积工艺。在不同的实施例中，沉积工艺包括物理气相沉积(Physical Vapor Deposition，PVD)以及化学气相沉积(Chemical VaporDeposition，CVD)。静电吸盘100也包括一吸盘104，其配置于基板102上，且用以将晶片夹在吸盘104上。在本发明实施例中，吸盘104具有一圆几何形状，如图2所示，使得该晶片可完全坐落于吸盘104上。在一实施例中，吸盘104包括一电极104a与形成于电极104a的电介质材料(DielectricFeature)104b。电极104a被配置而使得可施加电压以引入静电来夹住该晶片。电介质材料104b直接与晶片接触，使得静电力可被维持。在一实施例中，电极104a包括铝合金(Aluminum Alloy)，而电介质特色104b包括铝氧化物(Aluminum Oxide)。
晶片载物台100也包括一调校结构(或一夹具结构(Holding Structure))106，其以机械方式将吸盘104夹在基板102上。调校结构106包括多个调校子结构。每一子结构可施加一夹模力(Clamping Force)以夹住吸盘104，并且可用以独立调相关的夹模力。在另一实施例中，每一子基板包括一扣件(Fastener)与一马达，其用以调整夹模力。因此，调校结构106可通过选择性且独立地调整每一所述调校子结构来动态调整吸盘104的倾角。在一实施例中，所述多个调校子结构可被适当的配置(如图2所示)，使得吸盘104的倾角可有效调整以改善晶片的工艺。
晶片载物台100也包括一或多个感测器108，其整合于吸盘104上。在一实施例中，感测器108包括一应力感测器(Stress Sensor)、一压力感测器(Pressure Sensor)、一力感测器(Force Sensor)或上述组合。在另一实施例中，感测器108嵌入于基板102中以感测与夹模力关联的相关应力、压力和/或力。在另一实施例中，感测器108可被适当的配置(如图2所示)以有效感测与夹模力关联的相关参数。
晶片载物台100整合至或耦接于一工艺控制模块120，以利用一先进工艺控制(Advanced Process Control，APC)技术来调整夹模力。工艺控制模块120耦接于不同的制造单元以产生数据信息。在一实施例中，在晶片于工艺腔室中进行工艺处理之前，工艺控制模块120连接至度量机台(MetrologyTool)以测量晶片数据。在另一实施例中，工艺控制模块120，当晶片已于工艺腔室中完成工艺处理之后，工艺控制模块120连接至另一度量机台以测量晶片数据。在本实施例中，二次测量(Post Measurement)数据可向后提供给工艺控制模块120。在另一实施例中，工艺控制模块120连接至感测器108以感测数据，同时晶片已存在该工艺腔室中。在本实施例中，夹模力可以线上方式提供给工艺控制模块120。工艺控制模块120也可连接至调校结构106以对其进行控制。工艺控制模块120还包括一控制模型，其用以控制调校结构106。该控制模型包括一回馈机制和/或一前馈机制(Feed ForwardMechanism)，以提供各种不同的制造数据(包括晶片数据、工艺数据、机台数据和/或测量数据)，用以在不同的实施例中控制调校操作。在另一实施例中，工艺控制模块120包括一或多个工艺模型，用以令制造数据与该夹模力产生相关，使得夹模力可被适当调整，以取得预期的吸盘的倾角。在一实施例中，工艺控制模块120包括一第一工艺模型，用以使该预测量数据与夹模力两者之间产生相关。举例来说，该预测量数据为光刻成形。该预测量数据可包括形成于一晶片上的一光致抗蚀剂图案(Photoresist Layer)的关键尺寸(Critical Dimension，CD)。在另一实施例中，工艺控制模块120包括一第二工艺模型，其用以令二次测量数据与该夹模力产生相关。举例来说，该工艺为一蚀刻工艺。该二次测量数据可包括蚀刻放置在该晶片上的一材料层的蚀刻关键尺寸。在另一实施例中，该工艺为溅镀沉积工艺(SputteringDeposition)。该二次测量数据包括沉积薄膜的厚度。
晶片载物台100整合至该工艺腔室，且可包括其它模块以提供适合的功能。举例来说，晶片载物台100包括一结构以提供晶片背面冷却气体(WaferBackside Cooling Gas)。在另一实施例中，晶片载物台100可为另一类型的结构，具有固定晶片的功能。举例来说，晶片载物台100包括一直空吸盘(Vacuum Chuck)，其用以夹住晶片。在另一实施例中，晶片载物台100包括一夹膜结构(Clamp Structure)，其用以夹住晶片。在另一实施例中，工艺控制模块120可分配至相关联的工艺机台内，或分配至半导体制造厂，并且适当的耦接至晶片载物台100以进行调校。在一实施例中，该工艺腔室为工艺机台(例如，蚀刻机台或沉积机台)的一部分。晶片载物台100可根据工艺控制模块120控制的各种不同的制造数据(例如，预测量数据、二次测量数据和/或感测器108的感测数据)，在调校夹模力时进行倾斜操作。通过倾斜晶片载物台100及其上的晶片，晶片可在工艺腔室中以最佳的工艺状况和/或补偿晶片均匀性(Compensated Wafer Uniformity)来进行工艺处理。在晶片载物台100位于溅镀沉积的工艺腔室的实施例中，其中晶片载物台100以适当倾角进行调校，由于沉积率(Deposition Rate)与非均匀性与溅镀目标与晶片间的间隔相关，故晶片载物台100上的晶片可以改良后的非均匀性的薄膜进行沉积。
图3显示本发明实施例的使用图1的晶片载物台100的半导体制造系统150的架构示意图。半导体制造系统150可为半导体制造厂的一部分，且用于对一或多个半导体晶片152执行工艺。半导体晶片(或晶片)152包括硅晶片。另一方面，半导体晶片152可为硅锗晶片或其它适合半导体材料的晶片。半导体晶片152可包括一集成电路与互连结构(Interconnect Structure)的一部分。举例来说，半导体晶片152可包括硅中的各种不同的掺杂材料(Doped Feature)，且还包括其它物件，例如栅电极和/或金属线。半导体制造系统150包括一第一工艺机台154，其用以对晶片执行一第一工艺。在一实施例中，第一工艺机台154为一光刻曝光设备(Lithography ExposureApparatus)，用以曝光晶片上的光致抗蚀剂(或抗阻)层。此外，第一工艺机台154可另外包括一追踪单元，其整合至该光刻曝光设备以执行其它工艺，例如，涂布(Coating)、烘烤(Baking)与显影(Developing)。
半导体制造系统150也包括一第一度量机台156，其用在以在第一工艺机台154完成执行工艺后测量晶片以取得晶片数据。在一实施例中，第一度量机台156可测量光致抗蚀剂层的关键尺寸(CD)。第一度量机台156可整合至第一工艺机台154，以对第一工艺机台154中的晶片进行线上或原位(InSitu)测量。
半导体制造系统150包括一第二工艺机台158，其用以对晶片执行一第二工艺。在一实施例中，第二工艺机台158为一蚀刻机台，用以蚀刻晶片上的金属层。在另一实施例中，第二工艺机台158为一沉积机台(例如，化学气相沉积或物理气相沉积)，用以在晶片上沉积一薄膜。第二工艺机台158包括一工艺腔室(未显示)。第二工艺机台158包括位于该工艺腔室中的一晶片载物台。该晶片载物台本质上类似于图1所示的晶片载物台100。当晶片放置在第二工艺机台158的晶片载物台100上时，可对该晶片进行工艺处理。
半导体制造系统150也包括一第二度量机台160，其用在以在第二工艺机台158完成执行工艺后测量晶片以取得晶片数据。在一实施例中，第二度量机台160可测量一蚀刻材料层的关键尺寸(CD)。举例来说，利用抗阻层将晶片上的材料蚀刻为一蚀刻掩模。该蚀刻材料层可利用第二度量机台160测量其关键尺寸，例如蚀刻线的宽度。第二度量机台160可整合至第二工艺机台158，以对第二工艺机台158中的晶片进行线上或原位(In Situ)测量。半导体制造系统150还包括另一工艺机台162，其用以在第二工艺机台158完成执行工艺后对晶片执行一后续工艺。
半导体制造系统150还包括一工艺控制模块164，其利用先进工艺控制方法并通过调校夹模力来控制晶片载物台100。工艺控制模块164本质上类似于图1的工艺控制模块120且被配置在半导体制造系统150中。在一实施例中，工艺控制模块164整合至第二工艺机台158中。工艺控制模块164耦接于调校结构106以控制夹模力的调校。在一实施例中，工艺控制模块164耦接至第一度量机台156以取得预测量数据。在另一实施例中，工艺控制模块164耦接于第二度量机台160以取得二次测量数据。工艺控制模块164还耦接至晶片载物台感测器108。工艺控制模块164还包括一控制模型，其用以利用一先进工艺控制方法控制夹模力。在一实施例中，工艺控制模块164包括一第一工艺模型，以与第一度量机台156的该预测量数据产生相关。在另一实施例中，工艺控制模块164包括一第二工艺模型，以与第二度量机台160的该二次测量数据产生相关。
半导体制造系统150整合至晶片载物台100，其用以对晶片载物台100执行一工艺。晶片载物台100可根据各种不同的制造数据(例如，第一度量机台156的预测量数据、第二度量机台160的二次测量数据和/或感测器108的感测数据)以通过调整调校结构106来倾斜晶片，其由工艺控制模块120来控制。通过控制晶片载物台与其上的晶片，晶片可以较佳的工艺条件和/或晶片非均匀度而在第二工艺机台158中进行工艺处理。
图4显示本发明实施例的实施于图1的晶片载物台100与图3的半导体制造系统150的半导体制造方法200的步骤流程图。参考图1～图4，半导体制造方法将详述于下文。首先，在步骤202中，在第一工艺机台154对一晶片进行工艺处理后，自第一度量机台156收集预测量数据。举例来说，第一工艺机台154为一光刻曝光设备，而第一度量机台156为一关键尺寸度量机台。该晶片包括欲进行蚀刻的一材料层，例如，多晶硅层或电介质层。该晶片还包括形成于材料层上的光致抗蚀剂层，并且可做为一蚀刻掩模。该预测量数据包括该光致抗蚀剂层的关键尺寸。
在步骤204中，自第二度量机台160收集在第二工艺机台158中进行工艺处理的多个晶片二次测量数据。所述多个晶片已经经由第一工艺机台154与第二工艺机台158且以类似的处理流程进行工艺处理。在一实施例中，第二工艺机台154为一蚀刻机台。在第二工艺机台154执行的第二工艺为一蚀刻工艺，用以利用该光致抗蚀剂层将晶片上的金属层蚀刻为一蚀刻掩模。第二度量机台160为一关键尺寸度量机台，用以测量蚀刻后的材料层的关键尺寸。该二次测量数据包括蚀刻后的材料层的关键尺寸。
在步骤206中，自晶片载物台100的感测器108收集感测数据。该感测数据在晶片放置在晶片载物台100上之后以及在执行该第二工艺(例如，蚀刻或沉积)实施于第二工艺机台158中的晶片之前进行收集。
在步骤208中，根据收集到的数据(包括预测量数据、二次测量数据和/或感测数据)计算调校目标。该晶片通过一组初始夹模力而固定在晶片载物台上。该调校目标可为调校结构106的夹模力或相对于初始夹模力的夹模力的偏差量(Offset)。该计算操作的该调校目标包括该工艺控制模块的该控制模型、该第一工艺模型和/或该第二工艺模型。在一实施例中，该第一工艺模型应用于该预测量数据，以计算夹模力。在一实施例中，自该预测量数据提取关键尺寸偏差量(CD Bias)，然后该第一工艺模型可与该关键尺寸偏差量与该夹模力产生相关。该第一工艺模型可包括与该第二工艺关联的各种不同的制造数据/参数。举例来说，该第一工艺模型可根据该制造数据/参数模拟该第二工艺，使得该夹模力相关于该晶片倾斜。该蚀刻工艺相关于该晶片倾斜。接着，该蚀刻操作的该关键尺寸偏差量相关于该蚀刻工艺。因此，通过调校该夹模力，该第一工艺的该关键尺寸偏差量可根据改良的关键尺寸非均匀性与减少的关键尺寸偏差而被适当补偿。此外，下文公开一矩阵格式的公式：
在该公式中，ΔCDsite-i表示该晶片的第i个位置(Site)的关键尺寸偏差量(例如，第i个位置的光致抗蚀剂层的关键尺寸偏差量)，Forcesite-j表示根据第j个调校子结构所产生的第j个位置的夹模力，而ωij表示将第j个位置的夹模力相关于第i个位置的夹模力的系数。该工艺控制模块可使用该公式提供的模型来决定该调校目标，例如，在不同位置的夹模力。在另一实施例中，该调校目标可根据该预测量数据与该二次测量数据来决定。在另一实施例中，该感测数据提供给该工艺控制模块，以取得目前夹模力与该调校目标之间的差异。
在步骤210中，根据该调校目标(例如，Forcesite-j)，通过该工艺控制模块且经由调校结构106在原位置调校夹模力。根据该调校目标，经由调校结构106调校该调校目标在每一位置的夹模力。该调校操作由该工艺控制模块以及该感测器与该调校结构一同完成。
在步骤212中，将该第二工艺(例如，蚀刻)应用至固定在第二工艺机台158的晶片载物台100上的晶片。由于晶片载物台100通过调校夹模力而适当地倾斜，最佳化应用于该晶片的该第二工艺以减少偏差以及改善晶片非均匀性。
本发明公开提供了半导体处理系统、晶片载物台的各种不同的实施例以及使用该处理系统的半导体制造方法。其它变化也可包含在本发明的实施范围内。在一实施例中，半导体制造方法200的不同步骤可以不同的顺序来实施。举例来说，步骤202、204与206可以不同的顺序来实施。在其它实施例中，只有步骤202、204与206的子集合可实作于一特定案例中。
因此，本发明公开提供了一种半导体制造方法。该半导体制造方法包括对一晶片执行一第一工艺，在执行完该第一工艺后测量该晶片的晶片数据，将该晶片固定在一工艺腔室中的一静电吸盘上，自嵌入在该静电吸盘内的一感应器收集感测数据，根据该晶片数据与该感测数据调整该静电吸盘的夹模力，以及对该工艺腔室中的该静电吸盘上固定的该晶片执行一第二工艺。
在一实施例中，调整该夹模力的操作还包括根据自在该工艺腔室的该静电吸盘上且已被该第二工艺完成处理的晶片所取得的二次测量数据来调整该夹模力。该半导体制造方法还包括实作一工艺模型以使该二次测量数据与该夹模力产生相关。调整该夹模力的操作还包括应用一工艺模型于该晶片数据以使该晶片数据与该夹模力产生相关。该第二工艺包括一半导体工艺，其由蚀刻(Etching)、化学气相沉积(CVD)以及物理气相沉积(PVD)所组成的群组选择。该第一工艺包括光刻成形(Lithography Patterning)以形成一光致抗蚀剂图案(Photoresist Pattern)。该晶片数据包括该光致抗蚀剂图案的关键尺寸。调整该夹模力的操作包括选择性且独立地调整该静电吸盘的每一夹模力，以补偿在执行该第一工艺期间的该晶片的晶片内非均匀性(within-wafer(WiW)non-uniformity)。
本发明公开提供了另一种半导体制造方法。该半导体制造方法包括将一晶片放置在一工艺腔室的一晶片载物台，提前提供预测量数据给一工艺控制模块，自整合在该晶片载物台的一晶片载物台感测器收集感测数据，根据该预测量数据与该感测数据产生一调校目标，根据该调校目标，利用该工艺控制模块调整夹模力，其中利用该夹模力以使该晶片载物台夹住该工艺腔室，以及对放置在该工艺腔室的该晶片载物台上的该晶片执行一工艺。
在一实施例中，该晶片载物台为一静电吸盘。该半导体制造方法还包括实作一第一工艺模型以使该预测量数据与多个第一偏差量(First Offset)两者之间与该夹模力产生相关。产生该调校目标的步骤包括根据所述多个第一偏差量产生该调校目标。该半导体制造方法还包括延后提供预测量数据给该工艺控制模块，以及实作一第二工艺模型以使该预测量数据与多个第二偏差量(Second Offset)两者之间与该夹模力产生相关。产生该调校目标的步骤包括根据所述多个第二偏差量产生该调校目标。
本发明公开提供了另一种半导体制造装置。该半导体制造装置包括一工艺腔室、一静电吸盘、一调校结构、一感测器以及一工艺控制模块。该工艺腔室用以对一晶片执行一工艺。该静电吸盘配置在该工艺腔室中且用以固定该晶片，其中该静电吸盘包括一电极与形成于该电极上的电介质特性。该调校结构通过该夹模力令该静电吸盘夹住该工艺腔室，其中可通过该调校结构动态调整该夹模力。该感测器整合在该静电吸盘上且用以感测该夹模力。该工艺控制模块用以控制该调校结构以根据该晶片的预测量数据以及该感测器的感测数据调整该夹模力。
在一实施例中，该感测器为一压力感测器与一应变力感测器的其中一种。该工艺控制模块还包括一第一工艺模型，其用以令该预测量数据与该夹模力产生相关。该工艺控制模块还包括一第二工艺模型，其用以令二次测量数据与该夹模力产生相关。该工艺控制模块根据该二次测量数据控制该调校结构。该工艺腔室用以执行蚀刻与沉积的其中一种。
本发明的方法，或特定型态或其部分，可以以程序码的型态存在。程序码可以包含于实体媒体，如软盘、光盘片、硬盘、或是任何其他机器可读取(如计算机可读取)储存媒体，其中，当程序码被机器，如计算机载入且执行时，此机器变成用以参与本发明的装置。程序码也可以通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如计算机接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视随附的权利要求书所界定的范围为准。
Claims (18)
1.一种半导体制造方法，包括下列步骤：
对一晶片执行一第一工艺；
在执行完该第一工艺后测量该晶片的晶片数据；
将该晶片固定在一工艺腔室中的一静电吸盘上；
自嵌入在该静电吸盘内的一感测器收集感测数据，其中，感测器用于感测与夹模力关联的力；
根据该晶片数据与该感测数据调整该静电吸盘的夹模力；以及
对该工艺腔室中的该静电吸盘上固定的该晶片执行一第二工艺；
其中，调整该夹模力的操作包括选择性且独立地调整该静电吸盘的每一夹模力，以补偿在执行该第一工艺期间的该晶片的晶片内非均匀性。
2.如权利要求1所述的半导体制造方法，其中，调整该夹模力的操作还包括根据自在该工艺腔室的该静电吸盘上且已被该第二工艺完成处理的晶片所取得的二次测量数据来调整该夹模力。
3.如权利要求2所述的半导体制造方法，其还包括实作一工艺模型以使该二次测量数据与该夹模力产生相关。
4.如权利要求1所述的半导体制造方法，其中，调整该夹模力的操作还包括应用一工艺模型于该晶片数据以使该晶片数据与该夹模力产生相关。
5.如权利要求1所述的半导体制造方法，其中，该第二工艺包括一半导体工艺，其由蚀刻、化学气相沉积以及物理气相沉积所组成的群组选择。
6.如权利要求1所述的半导体制造方法，其中，该第一工艺包括光刻成形以形成一光致抗蚀剂图案。
7.如权利要求6所述的半导体制造方法，其中，该晶片数据包括该光致抗蚀剂图案的关键尺寸。
8.一种半导体制造方法，包括下列步骤：
将一晶片放置在一工艺腔室的一晶片载物台；
提前提供预测量数据给一工艺控制模块；
自整合在该晶片载物台的一晶片载物台感测器收集感测数据，其中，晶片载物台感测器用于感测与夹模力关联的力；
根据该预测量数据与该感测数据产生一调校目标；
根据该调校目标，利用该工艺控制模块调整夹模力，其中利用该夹模力以使该晶片载物台夹住该工艺腔室，其中，该晶片载物台为一静电吸盘，并且，调整该夹模力的操作包括选择性且独立地调整该静电吸盘的每一夹模力，以补偿在执行该第一工艺期间的该晶片的晶片内非均匀性；以及
对放置在该工艺腔室的该晶片载物台上的该晶片执行一工艺。
9.如权利要求8所述的半导体制造方法，其还包括实作一第一工艺模型以使该预测量数据与多个第一偏差量两者之间与该夹模力产生相关。
10.如权利要求8所述的半导体制造方法，其中，产生该调校目标的步骤包括根据所述多个第一偏差量产生该调校目标。
11.如权利要求8所述的半导体制造方法，其还包括下列步骤：
延后提供预测量数据给该工艺控制模块；以及
实作一第二工艺模型以使该预测量数据与多个第二偏差量两者之间与该夹模力产生相关。
12.如权利要求11所述的半导体制造方法，其中，产生该调校目标的步骤包括根据所述多个第二偏差量产生该调校目标。
13.一种半导体制造装置，包括：
一工艺腔室，其用以对一晶片执行一工艺；
一静电吸盘，其配置在该工艺腔室中且用以固定该晶片，其中该静电吸盘包括一电极与形成于该电极上的电介质特性；
一调校结构，其通过该夹模力令该静电吸盘夹住该工艺腔室，其中可通过该调校结构动态调整该夹模力；
一感测器，其整合在该静电吸盘上且用以感测该夹模力，其中，感测器用于感测与夹模力关联的力；以及
一工艺控制模块，其用以控制该调校结构以根据该晶片的预测量数据以及该感测器的感测数据调整该夹模力，其中，调整该夹模力的操作包括选择性且独立地调整该静电吸盘的每一夹模力，以补偿在执行该第一工艺期间的该晶片的晶片内非均匀性。
14.如权利要求13所述的半导体制造装置，其中，该感测器为一压力感测器与一应变力感测器的其中一种。
15.如权利要求13所述的半导体制造装置，其中，该工艺控制模块还包括一第一工艺模型，其用以令该预测量数据与该夹模力产生相关。
16.如权利要求13所述的半导体制造装置，其中，该工艺控制模块还包括一第二工艺模型，其用以令二次测量数据与该夹模力产生相关。
17.如权利要求16所述的半导体制造装置，其中，该工艺控制模块根据该二次测量数据控制该调校结构。
18.如权利要求13所述的半导体制造装置，其中，该工艺腔室用以执行蚀刻与沉积的其中一种。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/412,138 | 2009-03-26 | ||
| US12/412,138 US7851233B2 (en) | 2009-03-26 | 2009-03-26 | E-chuck for automated clamped force adjustment and calibration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101847568A CN101847568A (zh) | 2010-09-29 |
| CN101847568B true CN101847568B (zh) | 2011-12-28 |
Family
ID=42772129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101462736A Expired - Fee Related CN101847568B (zh) | 2009-03-26 | 2009-06-26 | 半导体制造方法与装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7851233B2 (zh) |
| CN (1) | CN101847568B (zh) |
| TW (1) | TWI409910B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8709528B2 (en) * | 2011-12-28 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer processing method and system using multi-zone chuck |
| JP5739841B2 (ja) | 2012-06-13 | 2015-06-24 | 株式会社東芝 | 電子デバイスの生産管理装置、生産管理システム及び生産管理プログラム |
| JP5800289B2 (ja) * | 2013-02-26 | 2015-10-28 | 村田機械株式会社 | 型締装置の管理システム |
| US10576603B2 (en) * | 2014-04-22 | 2020-03-03 | Kla-Tencor Corporation | Patterned wafer geometry measurements for semiconductor process controls |
| CN104908281A (zh) * | 2015-04-27 | 2015-09-16 | 佛山市顺德区凯迪威机械有限公司 | 用于两板式夹模装置的调模方法 |
| US10438860B2 (en) | 2016-04-22 | 2019-10-08 | Applied Materials, Inc. | Dynamic wafer leveling/tilting/swiveling steps for use during a chemical vapor deposition process |
| US10984524B2 (en) * | 2017-12-21 | 2021-04-20 | Advanced Ion Beam Technology, Inc. | Calibration system with at least one camera and method thereof |
| US11054317B2 (en) * | 2018-09-28 | 2021-07-06 | Applied Materials, Inc. | Method and apparatus for direct measurement of chucking force on an electrostatic chuck |
| CN113496912B (zh) * | 2020-04-02 | 2023-10-17 | 长鑫存储技术有限公司 | 监测晶圆及监测系统 |
| US20230182248A1 (en) * | 2021-12-10 | 2023-06-15 | Kla Corporation | Four-point tilt alignment wafer chuck |
| CN117080148B (zh) * | 2023-08-21 | 2024-02-06 | 衡阳凯新特种材料科技有限公司 | 一种用于半导体装配的自动化静电吸盘控制系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177464A (ja) * | 2007-01-22 | 2008-07-31 | Ulvac Japan Ltd | デチャックモニター方法及び装置 |
| JP2008187106A (ja) * | 2007-01-31 | 2008-08-14 | Nissin Ion Equipment Co Ltd | 基板保持装置および基板押し上げ状態判定方法 |
| JP4368116B2 (ja) * | 2002-02-08 | 2009-11-18 | 三星電子株式会社 | 回転型デカップルドｍｅｍｓジャイロスコープ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5350479A (en) * | 1992-12-02 | 1994-09-27 | Applied Materials, Inc. | Electrostatic chuck for high power plasma processing |
| US5812361A (en) * | 1996-03-29 | 1998-09-22 | Lam Research Corporation | Dynamic feedback electrostatic wafer chuck |
| US6075375A (en) * | 1997-06-11 | 2000-06-13 | Applied Materials, Inc. | Apparatus for wafer detection |
| US20040177813A1 (en) * | 2003-03-12 | 2004-09-16 | Applied Materials, Inc. | Substrate support lift mechanism |
| US6955074B2 (en) * | 2003-12-29 | 2005-10-18 | Asml Netherlands, B.V. | Lithographic apparatus, method of calibration, calibration plate, device manufacturing method, and device manufactured thereby |
| US20060238954A1 (en) * | 2005-04-21 | 2006-10-26 | Applied Materials, Inc., A Delaware Corporation | Electrostatic chuck for track thermal plates |
| US7869184B2 (en) * | 2005-11-30 | 2011-01-11 | Lam Research Corporation | Method of determining a target mesa configuration of an electrostatic chuck |
| US20080108154A1 (en) * | 2006-11-03 | 2008-05-08 | Hyoung Kyu Son | Apparatus and method for measuring chuck attachment force |
| US7558045B1 (en) * | 2008-03-20 | 2009-07-07 | Novellus Systems, Inc. | Electrostatic chuck assembly with capacitive sense feature, and related operating method |
-
2009
- 2009-03-26 US US12/412,138 patent/US7851233B2/en not_active Expired - Fee Related
- 2009-06-26 CN CN2009101462736A patent/CN101847568B/zh not_active Expired - Fee Related
- 2009-12-17 TW TW098143289A patent/TWI409910B/zh not_active IP Right Cessation
-
2010
- 2010-11-03 US US12/938,610 patent/US8685759B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4368116B2 (ja) * | 2002-02-08 | 2009-11-18 | 三星電子株式会社 | 回転型デカップルドｍｅｍｓジャイロスコープ |
| JP2008177464A (ja) * | 2007-01-22 | 2008-07-31 | Ulvac Japan Ltd | デチャックモニター方法及び装置 |
| JP2008187106A (ja) * | 2007-01-31 | 2008-08-14 | Nissin Ion Equipment Co Ltd | 基板保持装置および基板押し上げ状態判定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201036100A (en) | 2010-10-01 |
| US7851233B2 (en) | 2010-12-14 |
| CN101847568A (zh) | 2010-09-29 |
| US8685759B2 (en) | 2014-04-01 |
| TWI409910B (zh) | 2013-09-21 |
| US20100248398A1 (en) | 2010-09-30 |
| US20110042006A1 (en) | 2011-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101847568B (zh) | 半导体制造方法与装置 | |
| US8404572B2 (en) | Multi-zone temperature control for semiconductor wafer | |
| US10113233B2 (en) | Multi-zone temperature control for semiconductor wafer | |
| JP5805808B2 (ja) | プロセス条件測定デバイス | |
| US7184853B2 (en) | Lithography method and system with correction of overlay offset errors caused by wafer processing | |
| EP0693774A2 (en) | Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity | |
| TWI670175B (zh) | 用於疊對與邊緣放置誤差的局部應力調控 | |
| TW200428505A (en) | Critical dimension variation compensation across a wafer by means of local wafer temperature control | |
| US8216945B2 (en) | Wafer planarity control between pattern levels | |
| TW200403709A (en) | Method and system for realtime CD microloading control | |
| US10788759B2 (en) | Prediction based chucking and lithography control optimization | |
| TW200305250A (en) | Methodology for repeatable post etch cd in a production tool | |
| CN101329986A (zh) | 刻蚀方法 | |
| CN102063063B (zh) | 半导体制造方法及系统 | |
| WO2021236213A1 (en) | Backside depositon tuning of stress to control wafer bow in semiconductor processing | |
| JP3352354B2 (ja) | 露光装置およびデバイス製造方法 | |
| JP5160920B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム | |
| US9508557B2 (en) | Method of improving line roughness in substrate processing | |
| US20100112468A1 (en) | Self-correcting substrate support system for focus control in exposure systems | |
| US20050197721A1 (en) | Control of exposure energy on a substrate | |
| WO2023000377A1 (zh) | 晶圆形变的调整方法及半导体结构 | |
| Zhang et al. | Across wafer critical dimension uniformity enhancement through lithography and etch process sequence: Concept, approach, modeling, and experiment | |
| US20070054423A1 (en) | Method for controlling thickness distribution of a film | |
| US8135487B2 (en) | Temperature setting method and apparatus for a thermal processing plate | |
| JP2016001645A (ja) | 基板処理方法、プログラム、コンピュータ記憶媒体、塗布処理装置及び基板処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |