CN101840894A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101840894A
CN101840894A CN 200910129661 CN200910129661A CN101840894A CN 101840894 A CN101840894 A CN 101840894A CN 200910129661 CN200910129661 CN 200910129661 CN 200910129661 A CN200910129661 A CN 200910129661A CN 101840894 A CN101840894 A CN 101840894A
Authority
CN
China
Prior art keywords
semiconductor chip
circuit substrate
semiconductor
zone
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910129661
Other languages
English (en)
Other versions
CN101840894B (zh
Inventor
岩濑铁平
登一博
户村善广
中村浩二郎
熊泽谦太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to CN 200910129661 priority Critical patent/CN101840894B/zh
Publication of CN101840894A publication Critical patent/CN101840894A/zh
Application granted granted Critical
Publication of CN101840894B publication Critical patent/CN101840894B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于在将多块半导体芯片配置于电路基板的两个表面并使其接合的两面安装结构的半导体器件中，实现一种能降低作用于芯片和密封树脂间的负荷、使它们不会剥离的所希望的结构。在安装于电路基板上表面的半导体芯片(31)和安装于下表面的半导体芯片(32)重合的区域中，在电路基板的表面形成凹部(21)(或凸部22)。

Description

半导体器件
技术领域
本发明涉及将多块半导体芯片配置于电路基板的两面并使其接合的半导体芯片的两面安装结构。
背景技术
IC芯片通常的安装方法为封装于塑料等外壳内，再将其安装在电路基板上。最近，人们正在利用一种裸芯片安装的方法，与上述半导体封装的安装方法相比，能大大减小安装面积。
保持IC芯片状态不变地安装在电路基板上的裸芯片安装有以下三种方法。
(1)将芯片上的电极和电路基板的电极作引线接合。
(2)用具有引线的薄膜将芯片上的电极和电路基板的电极连接。
(3)将IC芯片倒装(facedown)，直接与电路基板连接。
第三种倒装法使半导体芯片的电路形成面与电路基板的电路形成面相对，通过借助于用金等金属形成的凸点重合在一起，从而导通，与第一种引线接合的情形那样使电路基板的电路形成面与半导体芯片的电路形成面的相反一侧的面相对、利用引线接合引出金属细丝的正装(faceup)法相比，能实现小型化，故得到广泛的应用。
近几年，为了提高半导体器件的性能，即便在采用将半导体芯片安装于电路基板两面的两面安装结构时，为了实现小型化也可以采用通过倒装将裸芯片和电路基板连接的方法。
专利文献1：日本专利特开2004-23045号公报
发明内容
在半导体的两面安装结构中，为了使其具有多种功能，安装于电路基板两面的半导体芯片未必为同一种芯片，往往芯片的厚度、大小各异。另外，在和无源零部件安装在一起做成一个模块时，与无源零部件间的配置关系有时如图10所示，各半导体芯片31、32相对于电路基板2不是对称的，而是错开配置的。51、52为凸点，41为密封粘接树脂。
通常，半导体芯片31、32的热膨胀系数与和电路基板2接合用的密封粘接树脂41或电路基板2自身的热膨胀系数相比极其小，在不同大小的半导体芯片错开配置的情况下，因为在电路基板2的上下存在不同的翘曲倾向，由于安装时的加热、冷却处理产生的各构件的热胀冷缩的差异致使整个电路基板2如图11所示那样明显地翘曲。由于这一错开使得整个电路基板2变成弯曲的形状。此时，由于一面的半导体芯片32的翘曲，尤其是与半导体芯片的外周边部分相对的另一面的半导体芯片31的密封粘接树脂41被拉伸，在半导体芯片的电路形成面之间发生剥离，可以认为这将会对电气性能带来不良的影响。
本发明是为解决上述现有技术的问题而完成的，其目的在于在将多块半导体芯片配置于电路基板的两个表面并使其接合的半导体芯片的两面安装结构中，实现一种能降低作用于芯片和密封树脂的负荷、半导体芯片的配置无制约的所希望的结构。
本发明第一方面的半导体器件为一种在电路基板的上下表面安装着半导体芯片的两面安装结构的半导体器件，其特点为，在安装于上表面的半导体芯片和安装于下表面的半导体芯片重合的区域中，在上述电路基板的至少一侧表面上形成凹部。
本发明第二方面的半导体器件的特点为，在第一方面中形成于上述电路基板表面的凹部沿与安装于相反一侧的半导体芯片的外周边对应的位置形成键形的形状。
本发明第三方面的半导体器件为一种在电路基板的上下表面安装着半导体芯片的两面安装结构的半导体器件，其特点为，在安装于上表面的半导体芯片和安装于下表面的半导体芯片重合的区域中，在上述电路基板的至少一侧表面上形成凸部。
本发明第四方面的半导体器件的特点为，在第三方面中形成于上述电路基板表面的凸部沿与安装于相反一侧的半导体芯片的外周边对应的位置形成键形的形状。
本发明第五方面的半导体器件为一种在电路基板的上下表面安装着半导体芯片的两面安装结构的半导体器件，其特点为，在安装于上表面的半导体芯片和安装于下表面的半导体芯片未重合的区域中，在上述电路基板的表面上形成弹性体。
根据上述构成，能减少因不同大小的半导体芯片错开所产生的局部弯曲、以及由此引起的密封粘接树脂的张力，能避免在半导体芯片和密封粘接树脂间产生剥离现象。
附图说明
图1为本发明实施方式1的半导体器件的剖视图和俯视图。
图2为本发明实施方式2的半导体器件的俯视图。
图3为本发明实施方式2的半导体器件的另一俯视图。
图4为本发明实施方式3的半导体器件的剖视图和俯视图。
图5为本发明实施方式4的半导体器件的俯视图。
图6为本发明实施方式4的半导体器件的另一俯视图。
图7为本发明实施方式5的半导体器件的剖视图和俯视图。
图8为本发明实施方式5的背面视图。
图9为表示本发明实施方式5的应用效果的概要示意图。
图10为说明半导体芯片一般的两面安装结构用的概要示意图。
图11为说明半导体芯片的两面安装结构中的问题的概要示意图。
标号说明
2电路基板
21、21a、21b、21c凹部
22、22a、22b、22c凸部
23弹性体
31、32半导体芯片
41、42密封粘接树脂
51、52凸点
具体实施方式
以下，参照图1～图9对本发明的各种实施方式进行说明。
还对起相同作用的构成要素标注同一标号进行说明。
实施方式1
图1(a)、(b)表示本发明的实施方式1。
在电路基板2的上表面用倒装法将半导体芯片31作触发器(flipflop)安装，在电路基板2的下表面用倒装法将半导体芯片32作触发器安装。
具体为，在电路基板2的上表面形成密封粘接树脂41，在其之上安装半导体芯片31。半导体芯片31的外形为为系统LSI尺寸的一个例子，这里是长3mm×宽3mm、厚200μm，。
电路基板2的外形为长6mm×宽6mm、厚300μm，是六层结构的双面电路基板。虽然图中未具体示出，但电路基板2表面的电极和半导体芯片31表面的焊盘通过凸点51电接合。凸点51的高度约20μm，其直径约50μm。由于电路基板2表面的电极高度约20μm，所以介于电路基板2和半导体芯片31之间的密封粘接树脂41的总高度约为40μm。
密封粘接树脂41采用混入金属填充物的导电的粘接树脂或绝缘的粘接树脂，在半导体芯片31的周边部分形成圆角。
凸点51用焊锡及金等金属或导电性的树脂球及它们的组合等形成。凸点51的中心形成于比半导体芯片31的边缘靠近内侧约150μm左右。
形成这些结构有以下几种情况：先将薄片状的密封粘接树脂41粘贴在电路基板2上，再安装半导体芯片31，通过从半导体芯片31的上表面进行加热和加压而形成，或者先只用凸点51将半导体芯片31接合，此后注入糊状的密封粘接树脂41粘接而形成等。
再在电路基板2的下表面同样地形成密封粘接树脂42，在其之上安装半导体芯片32，通过凸点52进行电接合。半导体芯片32的外形尺寸和上述半导体芯片31相同，其接合方法、凸点形状等也均与上述半导体芯片31一侧相同。
如图1(b)所示，半导体芯片31和半导体芯片32在从上面俯视的情况下，并不是对称地配置，而是配置成相对于半导体芯片31的重心G1，半导体芯片32的重心G2纵向错开1mm，而且横向错开1mm。
在电路基板2的安装半导体芯片31的上表面，如图1(a)、(b)所示，在半导体芯片32和半导体芯片31重合的区域形成凹部21。该凹部21的深度约30μm，密封粘接树脂41也充填入凹部21中，密封粘接树脂41的高度即从半导体芯片31至电路基板2的距离在凹部21中最高可形成为70μm。该设置于电路基板2的凹部21在制造电路基板2时，可通过对表面实施刻蚀等加工处理而形成。
以下示出形成凹部21的区域的详细尺寸的例子。
虽然为半导体芯片32和半导体芯片31重合的整个区域，但是由于形成于半导体芯片31的凸点51的配置制约，该区域受到限制。
凹部21的平面位置如图1(b)所示，位于比形成于半导体芯片31的凸点51靠近内侧至少D1＝100μm以上，作为其周围充填密封粘接树脂所需的区域。
另外，由于半导体芯片32一侧的翘曲导致半导体芯片31一侧密封粘接树脂41受到的张力有可能在比半导体芯片32边缘还要外侧处最大，所以较合适的是将凹部21拓宽至比半导体芯片32的边缘还要外侧的区域而形成。这里，突出地形成D2＝100μm以上。
这样，通过在凹部21和半导体芯片31之间较高地形成密封粘接树脂41，具有一定高度的凹部21的密封粘接树脂41能够缓和由于安装于电路基板2另一面的半导体芯片32一侧翘曲所导致的特别是与半导体芯片32的外周边部分相当的电路基板2弯曲的影响，减小该部分的半导体芯片31和密封粘接树脂41的界面上产生的张力。
实施方式2
图2、图3表示本发明的实施方式2。
在实施方式1中，将形成于电路基板2上表面的整个凹部21形成于半导体芯片31和半导体芯片32重合的区域，但是，在由于电路基板2的电气布线的制约而难以做到的情况下，如图2所示，即使沿张力变得最大的区域即与半导体芯片32的外周边相当的位置限定为键形区域而形成，也能取得同样的效果。此时，键形凹部21的宽度形成为在半导体芯片32外侧为100μm以上、在其内侧为100μm以上，合计为200μm以上的宽度。
另外，配置于图1所示的方形凹部21或配置于图2所示的键形区域的凹部21在半导体芯片31内连续地形成，但是实际上，在半导体芯片31内除凸点51以外，往往在电路基板2的表面上形成电极以外的铜的布线图案，所以未必能连续地形成。在由于这种布线图案的影响难以形成凹部21时，例如如图3中示出的其一个例子那样，根据形成于半导体芯片31上的凸点51的布置或其它限制，也可以用断续地形成的凹部21a、21b、21c构成。
另外，在实施方式1、实施方式2中，上述凹部21、21a、21b、21c为了便于说明只形成于与电路基板2的半导体芯片31相对的表面，但因为各半导体芯片赋予另一面的弯曲影响是同样的，所以可以认为只在与电路基板2的半导体芯片32相对的表面上形成，或在与电路基板2的半导体芯片31相对的表面以及与电路基板2的半导体芯片32相对的表面上同样地形成凹部21、21a、21b、21c。
实施方式3
图4(a)、(b)表示本发明的实施方式3。
在本实施方式3中，如图4(a)、(b)所示，在电路基板2的安装半导体芯片31的表面上形成凸部22。该凸部22的高度约30μm。构成凸部22的材料为掺入玻璃丝网的环氧树脂等任何弹性模量高于密封粘接树脂的材料。具体而言，相对于密封粘接树脂的弹性模量约为5GPa，掺入玻璃丝网的环氧树脂其弹性模量约为10GPa以上。
通过将这种较硬的材料形成于电路基板2上，可将包括其在内的该区域的电路基板的厚度局部加厚，能使半导体芯片31一侧不受到安装于电路基板2另一面的半导体芯片32一侧翘曲造成的影响，能减小半导体芯片31和密封粘接树脂51的界面上产生的张力。
以下示出形成凸部22的区域的详细尺寸的例子。
虽然为半导体芯片32和半导体芯片31重合的整个区域，但是由于形成于半导体芯片31的凸点51的配置制约，该区域受到限制。例如在图4(b)的情况下，凸部22平面区域的外形为位于比形成于半导体芯片31上的凸点51靠近内侧至少100μm以上，如图4(b)中记号D3所示，作为其周围充填密封粘接树脂所需的区域。另外，由于半导体芯片32一侧的翘曲导致半导体芯片31一侧密封粘接树脂41受到的张力有可能在比半导体芯片32边缘还要外侧处最大，所以较合适的是将凸部22如图4(b)中的记号D4所示那样拓宽至比半导体芯片32边缘还要外侧的区域而形成。这里，形成D4，使其比半导体芯片32突出100μm以上。
实施方式4
图5、图6表示本发明的实施方式4。
在实施方式3中，将形成于电路基板2上表面的整个凹部22形成于半导体芯片31和半导体芯片32重合的区域，但是，在该实施方式4中，如图5所示，即使沿张力最大的区域即与半导体芯片32的外周边相当的位置限定为键形区域而形成，也能取得同样的效果。此时，键形凸部22的宽度具体是在半导体芯片32外侧为100μm以上、在内侧为100μm以上，合计具有200μm以上的宽度。
另外，配置于前面示出的方形或键形区域的凸部22在半导体芯片31内连续地形成，但是实际上，在半导体芯片31内除凸点51以外，往往在电路基板2的表面上形成电极以外的铜的布线图案，所以未必能连续地形成。在由于这种布线图案的影响而难以形成凸部22时，例如如图6中示出的其一个例子那样，根据形成于半导体芯片31上的凸点51的布置或其它限制，也可以断续地形成凸部22a、22b、22c。
另外，实施方式3和本实施方式4中的凸部22、22a、22b、22c用铜等金属材料形成，从而也能得到有别于上述的效果。具体而言，通常环氧系的树脂与金属材料的粘附性差，所以密封粘接树脂41和凸部22容易因外加负荷而分离。通过使密封粘接树脂41和凸部22先行分离，从而能期待密封粘接树脂41和半导体芯片31间的界面上不会因安装半导体芯片32一侧的翘曲而产生张力。在这种情况下，通过在凸部22的最表面上涂布氟系、硅系等分离剂，或实施有机薄膜等的分离处理等来提高和密封粘接树脂41间的分离性能是有效的。
另外，在实施方式3、实施方式4中，上述凸部22、22a、22b、22c为了便于说明只形成于与电路基板2的半导体芯片31相对的表面，但因为各半导体芯片赋予另一面的弯曲影响是同样的，所以可以认为只在与电路基板2的半导体芯片32相对的表面上形成，或在与电路基板2的半导体芯片31相对的表面以及与电路基板2的半导体芯片32相对的表面上同样地形成凸部22、22a、22b、22c。
实施方式5
图7～图9表示本发明的实施方式5。
在该实施方式5中，如图7(a)、(b)所示，在电路基板2上安装半导体芯片31的区域内未与其背面一侧的半导体芯片32重合的区域中，在该电路基板2的安装半导体芯片32一侧的表面形成弹性体23。图8示出图7(b)的背面视图，可知弹性体23沿半导体芯片32的外周边形成键形。
如此形成的呈键形地覆盖半导体芯片32侧面的弹性体23能用比电路基板32的基材线膨胀系数小或弹性模量高的材料做成。具体而言，作为弹性体23可以使用线膨胀系数为20ppm/℃、而且弹性模量为8GPa的材料。作为这种材料的典型例子，通常可举出填充物浓度大的环氧树脂等。通过在该区域形成这种弹性体，弹性体23能抑制如图8中示出的电路基板2的整体弯曲，能避免由于该弯曲而拉伸半导体芯片的密封粘接树脂。
以下表示配置弹性体23的区域的详细尺寸。
关于弹性体23的配置，为了使其效果最大化，为半导体芯片31和半导体芯片32未重合的整个区域。半导体芯片31和半导体芯片32间的错开如以上所述，为纵向1mm且横向1mm，所以形成于半导体芯片32侧面的弹性体23如图7(b)中记号D5所示，距离半导体芯片32的边缘有1mm左右的宽度。弹性体23的高度为240μm，即密封粘接树脂42的高度40μm与半导体芯片32的厚度200μm两者之和。
上述中，由于半导体芯片周边存在的其它无源零部件的配置制约，可以断续地配置。另外，其高度也可以直至半导体芯片32的上表面，但也可以根据所要的量相应地降低其高度。
弹性体23为了便于说明只形成于电路基板2的安装半导体芯片32的表面，但是，因为各半导体芯片对另一面赋予的弯曲影响是相同的，所以也可以认为在安装半导体芯片31的面上也能同样地形成。
工业上的实用性
本发明的半导体芯片的两面安装结构能减小因不同尺寸的半导体芯片错开配置造成的局部弯曲、以及由此引起的密封粘接树脂的张力，能避免半导体芯片和密封粘接树脂间产生剥离现象。另外，通过这样，能进一步减薄电路基板或半导体芯片，实现半导体安装结构的小型和薄型。

Claims (5)

1.一种半导体器件，是在电路基板的上下表面安装着半导体芯片的两面安装结构的半导体器件，其特征在于，
在安装于上表面的半导体芯片和安装于下表面的半导体芯片重合的区域中，在所述电路基板的至少一侧表面上形成凹部。
2.如权利要求1所述的半导体器件，其特征在于，
形成于所述电路基板表面的凹部沿与安装于相反一侧的半导体芯片的外周边对应的位置形成键形形状。
3.一种半导体器件，是在电路基板的上下表面安装着半导体芯片的两面安装结构的半导体器件，其特征在于，
在安装于上表面的半导体芯片和安装于下表面的半导体芯片重合的区域中，在所述电路基板的至少一侧表面上形成凸部。
4.如权利要求3所述的半导体器件，其特征在于，
形成于所述电路基板表面的凸部沿与安装于相反一侧的半导体芯片的外周边对应的位置形成键形形状。
5.一种半导体器件，是在电路基板的上下表面安装着半导体芯片的两面安装结构的半导体器件，其特征在于，
在安装于上表面的半导体芯片和安装于下表面的半导体芯片未重合的区域中，在所述电路基板的表面上形成弹性体。
CN 200910129661 2009-03-19 2009-03-19 半导体器件 Expired - Fee Related CN101840894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910129661 CN101840894B (zh) 2009-03-19 2009-03-19 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910129661 CN101840894B (zh) 2009-03-19 2009-03-19 半导体器件

Publications (2)

Publication Number Publication Date
CN101840894A true CN101840894A (zh) 2010-09-22
CN101840894B CN101840894B (zh) 2012-04-04

Family

ID=42744179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910129661 Expired - Fee Related CN101840894B (zh) 2009-03-19 2009-03-19 半导体器件

Country Status (1)

Country Link
CN (1) CN101840894B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130780A (en) * 1989-02-07 1992-07-14 Fujitsu Limited Dual in-line packaging with improved moisture resistance
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN101840894B (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
KR101004842B1 (ko) 전자 칩 모듈
TWI278976B (en) Integrated circuit package device and method for manufacturing the same
US9806051B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9648732B2 (en) Semiconductor device
TWI313917B (en) Novel chip packaging structure for improving reliability
US6830960B2 (en) Stress-relieving heatsink structure and method of attachment to an electronic package
US6501171B2 (en) Flip chip package with improved cap design and process for making thereof
JP2011176112A (ja) 半導体集積回路及びその製造方法
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
CN103426839A (zh) 半导体封装
US20100308457A1 (en) Semiconductor apparatus and manufacturing method of the same
CN105931996B (zh) 具有多层基底的半导体封装
KR20150125814A (ko) 반도체 패키지 장치
TW200423326A (en) Multi-chips package
US20100044880A1 (en) Semiconductor device and semiconductor module
JP2012015225A (ja) 半導体装置
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP6834815B2 (ja) 半導体モジュール
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
US7692290B2 (en) Heat slug and semiconductor package
CN101840894B (zh) 半导体器件
US8050049B2 (en) Semiconductor device
US10211118B2 (en) Semiconductor module
JP2005123464A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
KR20170095681A (ko) 파워 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120404

Termination date: 20190319

CF01 Termination of patent right due to non-payment of annual fee