CN101834604A

CN101834604A - Uhf频段的高分辨率、低杂散频率合成器

Info

Publication number: CN101834604A
Application number: CN 200910079925
Authority: CN
Inventors: 梁富林; 龙平
Original assignee: Beijing Bbef Science and Technology Co Ltd
Current assignee: Beijing Bbef Science and Technology Co Ltd
Priority date: 2009-03-13
Filing date: 2009-03-13
Publication date: 2010-09-15

Abstract

本发明涉及一种频率合成器，特别是一种UHF频段的高分辨率、低杂散频率合成器，包括由鉴相器、低通滤波器和压控振荡器所构成的锁相环、DDS频率合成器，设有一正交混频器，所述DDS频率合成器是双频率输出DDS频率合成器；鉴相器接收参考信号及信号分割，低通滤波器接鉴相器提供压控信号，压控振荡器接低通滤波器提供输出信号，混频器耦接于压控振荡器和DDS频率合成器和鉴相器之间，DDS频率合成器接于参考信号和混频器之间。本发明的频率合成器大大提高的频率分辨率(0.0024赫兹)，抑制了杂散，并减少了稳定时间，尤其是能在任意频段获得同样高分辨率的频率信号。

Description

UHF频段的高分辨率、低杂散频率合成器

技术领域

本发明涉及一种频率合成器，特别是一种用于地面电视广播UHF频段的高分辨率、低杂散频率合成器。

背景技术

电子系统中的频率合成器用于从单一固定时间基准或振荡器中产生任一范围的频率。很多现有的无线电装置，移动电话，移动接收机，高能加速器，广播电视发射系统等等，都设有频率合成器。UHF频段的国家标准对地面电视广播频率合成器的要求比普通通信系统的频率合成器要求高：根据国标要求UHF频段(470MHz-860MHz)内频率分辨率为1Hz以下；其特点是高带宽、高分辨率、低相噪。因此高带宽、低相噪、高分辨率的频率合成器是地面电视广播和高性能通信系统的关键技术之一。

基于鉴相器、低通滤波器、压控振荡器所构成的锁相环是最常用的一种频率合成器。鉴相器比较输入参考频率信号f_ref和取自输出频率信号f_out的反馈频率信号f_back的频率差，产生电压信号。电压信号与输入二频率差成比例。电压信号作用于压控振荡器产生输出频率信号f_out。锁相环频率锁定的条件是输入到鉴相器的二输入信号之比等于1，即f_ref＝f_out，若所需锁定的输出频率信号f_out是参考频率信号的f_refN倍，可将输出频率信号f_out进行分频，使输入到鉴相器的反馈频率信号f_back＝f_out/N。众所周知，采用单环来实现低相噪、高分辨率的频率合成器，是非常困难的。因为在单环下实现高分辨率会对相噪产生极大的负面影响。如果倍频数为N时，则环路带宽内相噪下降-20logN。然而，分频比的增加，相噪并不会按要求的比例相应地改善，这是由于器件的热噪声而降低系统的相噪性能。因此多数低相噪、高分辨率的频率合成器多采用多环的结构来实现。但是多环路锁相环的频率合成器对合成的锁定时间会变慢，也增加了系统的复杂度和成本，不利于系统的维护。锁相环的特点是：输出频率高，频率覆盖范围宽，杂散抑制好，但频率步进大，频率切换时间长。

近年来，高级频率合成DDS器件的发展，对于频率合成器的发展，有很好的促进作用，其优点是：极低的相位噪声、高分辨率、易于控制、稳定性高等，使频率合成器的研究更上一个台阶。由于工艺的限制，最新的DDS器件，最高工作时钟达到2GHz。其输出频率范围比较窄、杂散相对较差。因此在400MHz以上较高频率范围中，DDS仍有其局限。另一个方面是，在频率控制字位数一定的情况下，DDS频率合成器的工作时钟与频率分辨率成反比。也就是如果要获得高频率的频率输出则需要提高DDS频率合成器的工作时钟，降低了频率分频率。

正交混频器在通信领域被广泛用于频率合成，其作用相当于一个移相器、两个乘法器及一个加法器功能，其功能是将模拟的基带信号I、Q信号调制到某一载波上。模拟正交混频器的缺点是：需要进行边带和载漏的抑制，且对于不同的载波频率边带和载漏均不一样，均需要调整。但通过调整其边带和载漏抑制能达到60dB以上。因此正交混频器也被人们用于频率合成器的生成，但由于其边带、载漏调整不方便，针对不同载波也需要重调，故影响了它的使用。

由于前述的频率合成器技术各有优点，采用几种技术的混合应用是目前高分辨率、低杂散频率合成器的较佳设计方案。如[半导体技术]2008年08期所发表的DDS+PLL宽带频率合成器的设计与实现中所公开的DDS+PLL宽带频率合成器，其结构如图1所示，其主要是由鉴相器、滤波器和压控振荡器VCO所构成的锁相环PLL和直接数字频率合成器两部分构成，将VCO的N次分频信号和DDS输出信号进行混频得到中频信号，该信号和参考信号CRO在鉴相器中进行鉴相，产生误差电压来控制VCO的频率和相位，实现锁定，改变DDS的频率控制字来实现1kHz跳频问隔。该方案中如果采用普通单混频器，其作用是将两个输入频率f₁、f₂进行乘法运算，产生的频率有f₁、f₂、f₁-f₂、f₁+f₂等；如果混频信号f₁＜＜f₂，此时产生的频率信号f₂-f₁和f₁+f₂非常接近，由于模拟带通滤波器的工艺、带宽等因素限制，使得很难获得期望的输出频率范围、或者输出频率无法覆盖期望的频段。另一方面，由于DDS工作时钟与其频率分辨率成反比，如果增加DDS的工作时钟，则其频率分辨率又会下降。此时需要引入更多的电路环节，使得系统噪声变得难以控制。

有鉴于上述现有的频率合成器存在的缺陷，本设计人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的适用于UHF频段的高分辨率、低杂散频率合成器，经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有频率合成器存在的不足，而提供一种一种结构简单、调试方便、适用于UHF频段的高分辨率、低杂散频率合成器。

本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种UHF频段的高分辨率、低杂散频率合成器，包括由鉴相器、低通滤波器和压控振荡器所构成的锁相环、DDS频率合成器，其特征在于设有一正交混频器，所述正交混频器包括一个90°移相器、两个混频器和一个加法器；所述DDS频率合成器是双频率输出DDS频率合成器；输入参考信号f_ref分成两路，其中一路接锁相环的鉴相器，另一路经双频率输出DDS频率合成器产生二路90度相移的输出频率信号f_i、f_q，取样于锁相环输出频率信号f_ou的反馈信号分成两路，其中一路与所述频率信号f_q混频，另一路经90°移相器与所述f_i混频，两路混频信号送所述加法器，并由所述加法器输出反馈频率信号f_back送锁相环的鉴相器。

本发明的目的以及解决其技术问题还可以采用以下的技术措施来进一步实现。

前述的UHF频段的高分辨率、低杂散频率合成器，其中所述鉴相器的二输入端分别设有分频计数器N和分频计数器R，所述连接锁相环的鉴相器的输入参考信号f_ref通过所述分频计数器R接所述鉴相器；由所述加法器输出反馈频率信号f_back通过所述分频计数器N接所述鉴相器。

前述的UHF频段的高分辨率、低杂散频率合成器，其中所述双频率输出DDS频率合成器是由二DDS频率合成器DDSI和DDSQ所构成，所述接入双频率输出DDS频率合成器输入参考信号f_ref分成两路分别接入所述DDSI和DDSQ，通过对DDSI和DDSQ内部的相位/延时调整器的调整获得二路90度相差的输出频率信号f_i、f_q。

前述的UHF频段的高分辨率、低杂散频率合成器，其中所述二DDS频率合成器DDSI和DDSQ分别连接低通滤波器，滤除所述输出频率信号f_i、f_q中的高频噪声。

前述的UHF频段的高分辨率、低杂散频率合成器，其中所述DDS频率合成器是型号为AD9958的直接数字频率合成器、或现场可编程逻辑器件FPGA。

借由上述技术方案，本发明的UHF频段的高分辨率、低杂散频率合成器可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：

1、本发明提供了DDS频率合成器的相移90度的双频率输出和正交混频器，从而解决了低频率信号与高频信号进行混频时，难以通过模拟滤波器滤取所需要频率的技术难点。

2、DDS频率合成器双路90度相移输出解决了模拟移相器移相精度不够，且难以准确调整的问题。

3、由于上述两种关键技术的应用，本发明提供的频率合成器大大提高的频率分辨率(达到0.0024赫兹)，抑制了杂散，并减少了稳定时间，尤其是理论上能在任意频段获得同样高分辨率的频率信号。

4、依据本设计方法，可以大大减少频率合成器的设计难度，也大大简化了频率合成器电路结构，降低了电路的调试复杂度。

综上所述，本发明具有上述诸多优点及实用价值，其不论在产品的结构或功能上皆有较大改进，在技术上有显著的进步，且较现有的频率合成器具有增进的突出多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为本发明的高分辨率、低相噪的频率合成器的方框图。

图2为鉴相器的结构图。

图3为混频器的结构图。

图4为DDS频率合成器的结构图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的(名称)其具体实施方式、结构、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

如图1所示，本发明所提供的一种高分辨率、低相噪的频率合成器包括由鉴相器1、低通滤波器2和压控振荡器3所构成的锁相环10、DDS频率合成器20，于所述锁相环10的反馈回路上设有一正交混频器30，所述正交混频器30(图3所示)包括一个90°移相器31、两个混频器32、33和一个加法器34；所述DDS频率合成器20是双频率输出DDS频率合成器；输入参考信号f_ref分成两路，其中一路接锁相环10的鉴相器1，另一路经双频率输出DDS频率合成器20产生二路90度相移的输出频率信号f_i、f_q；取样于锁相环输出频率信号f_ou的反馈信号分成两路其中一路接混频器32与所述频率信号f_q混频，另一路经90°移相器31移相后接混频器32与所述f_i混频，两路混频信号送所述加法器34进行求和运算产生f_back＝f_out-f_DDS信号，完成了频率合成器信号的正交上混频。所述加法器34输出反馈频率信号f_back送锁相环的鉴相器1。

本发明频率合成器中的鉴相器结构如图2所示，所述鉴相器1的二输入端分别设有R分频计数器11和N分频计数器12。所述接入锁相环的鉴相器1的输入参考信号f_ref通过所述R分频计数器11接入所述鉴相器1；由所述加法器34输出的反馈频率信号f_back通过所述N分频计数器12接入所述鉴相器1。鉴相器1产生基于两信号的相频差成比例的误差信号，该误差信号经过滤波后去控制压控振荡器(VCO)。

图4所示是本发明频率合成器中的双频率输出DDS频率合成器的结构图，所述双频率输出DDS频率合成器20是由二DDS频率合成器DDSI21和DDSQ22所构成，所述接入双频率输出DDS频率合成器输入参考信号f_ref分成两路分别接入所述DDSI21和DDSQ22，通过控制二DDS的频率控制字和相位控制字，并对DDSI和DDSQ内部的相位/延时调整器23、24的调整，获得二路90度相差的输出频率信号f_i、f_q。所述二DDS频率合成器DDSI和DDSQ分别连接低通滤波器25、26或带通滤波器，滤除所述输出频率信号f_i、f_q中的高频噪声后产生出高分辨率的频率信号。

本发明的频率合成器的具体工作过程如下：参考信号f_ref分成两路，其中一路直接送锁相环10中的鉴相器1与鉴相器另一输入端的反馈频率信号进行比较，产生与输入二频率差成比例的电压信号。该电压信号经低通滤波器滤除直流成分送压控振荡器产生输出频率输出频率信号f_out。

在本发明中，反馈信号是由两路频率信号经混频器混频得到。其中一路取样于输出频率信号f_out；另一路由DDS频率合成器产生，即所述的分成两路参考信号f_ref中的另一路通过DDS频率合成器产生的频率信号f_dds。

为了获得UHF频段(470MHz-860MHz)内频率分辨率1Hz以下，因此频率信号f_dds的频率值不能很大，一般只能选取几兆。几兆相对于500MHz几乎可以忽略不计，如前所述，此时产生的频率信号f₂-f₁和f₁+f₂非常接近，普通的混频器很难获得期望的输出频率范围。因此本发明采用正交混频器，将来自输出频率信号的反馈信号经90°移相，同时采用双频率输出DDS频率合成器产生二路90度相差的输出频率信号f_i、f_q，分别与来自锁相环的输出频率信号的二路90度相差的信号进行混频，然后再将其相加获得f_out-f_DDS的反馈频率信号f_back由分频计数器N送鉴相器1。直接送锁相环10的参考信号f_ref通过分频计数器R接入鉴相器1。锁相环频率锁定的条件是，输送给鉴相器的参考频率信号f_ref与反馈频率信号f_back之比等于1。即(f_out-f_DDS)/Nc＝f_ref/Rc，得到输出频率信号

其中N_c为N分频计数器计数，R_c为R分频计数器计数，其中，f_ref×Nc/Rc构成的锁相环产生输出频率信号f_out中的大步进频率信号，根据参考信号f_ref的频率通过调节鉴相器中两路输入分频计数器的数值，即分频比可得到所需的大步进信号的频率。

由计算公式可以看出：DDS频率合成器的频率分辨率即为对本发明所提供的频率合成器的频率分辨率。该分辨率取决于DDS频率合成器频率控制字的位数和参考信号的频率。

频率信号小步进通过设定DDS频率合成器的控制字来完成。

以下以一个实例来说明频率合成器的控制和应用，这里DDS频率合成器为AD9958，也可以用现场可编程逻辑器件FPGA来实现，锁相环芯片为ADF4113HV。以输入参考频率信号为10MHz为例，频率输出范围470,000,000赫兹至860,000,000赫兹。

将R分频计数器设定为5，N分频计数器设定为264；这里AD9958频率控制字为32位，将32位频率控制字设定为：333334E0；此时，DDS频率合成器的输出频率为：2,000,000.9984赫兹。根据本发明提供的频率合成器的计算公式，最终输出频率为：530,000,000.9984赫兹。若要将频率合成器小步进增加，则只需要DDS频率控制字增加1，即为333334E1；此时，DDS频率合成器的输出频率为：2,000,001.0007赫兹。根据控制字，本发明提供的频率合成器最终输出频率为：530,000,001.0007赫兹。此时可以看出，本发明提供频率合成器的频率分辨率为0.0024赫兹。

如果采用同样的参考信号，通过更换压控振荡器，即可得到其他频段的同样高分辨率的频率合成器。

本发明，由于采用了DDS频率合成器，可以明显缩短变频的时间。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1.一种UHF频段的高分辨率、低杂散频率合成器，包括由鉴相器、低通滤波器和压控振荡器所构成的锁相环、DDS频率合成器，其特征在于设有一正交混频器，所述正交混频器包括一个90°移相器、两个混频器和一个加法器；所述DDS频率合成器是双频率输出DDS频率合成器；输入参考信号f_ref分成两路，其中一路接锁相环的鉴相器，另一路经双频率输出DDS频率合成器产生二路90度相移的输出频率信号f_i、f_q，取样于锁相环输出频率信号f_ou的反馈信号分成两路，其中一路与所述频率信号f_q混频，另一路经90°移相器与所述f_i混频，两路混频信号送所述加法器，并由所述加法器输出反馈频率信号f_back送锁相环的鉴相器。

2.根据有权利要求1所述的UHF频段的高分辨率、低杂散频率合成器，其特征在于所述鉴相器的二输入端分别设有分频计数器N和分频计数器R，所述连接锁相环的鉴相器的输入参考信号f_ref通过所述分频计数器R接所述鉴相器；由所述加法器输出反馈频率信号f_back通过所述分频计数器N接所述鉴相器。

3.根据有权利要求1所述的UHF频段的高分辨率、低杂散频率合成器，其特征在于所述双频率输出DDS频率合成器是由二DDS频率合成器DDSI和DDSQ所构成。所述接入双频率输出DDS频率合成器输入参考信号f_ref分成两路分别接入所述DDSI和DDSQ，通过对DDSI和DDSQ内部的相位/延时调整器的调整获得二路90度相差的输出频率信号f_i、f_q。

4.根据有权利要求1所述的UHF频段的高分辨率、低杂散频率合成器，其特征在于所述二DDS频率合成器DDSI和DDSQ分别连接低通滤波器，滤除所述输出频率信号f_i、f_q中的高频噪声。

5.根据有权利要求1所述的UHF频段的高分辨率、低杂散频率合成器，其特征在于所述DDS频率合成器是型号为AD9958的直接数字频率合成器、或现场可编程逻辑器件FPGA。