CN101815057B - 多数据率兼容型超高速自适应全光数据包速率倍增方法 - Google Patents

Abstract

本发明涉及一种多数据速率和/或多通信协议兼容型自适应全光数据包的速率倍增方法，其通过对来自终端用户或网络接口设备的原始电子或光学数据包进行实时脉冲宽度压缩，产生出与原始数据包速率一致、但各脉冲信号持续时间被大大缩短了的光数据包，再消除因脉宽压缩而导致的多余的空闲时间段，以减小数据周期，从而实现数据包信号的速率倍增。本发明解决了背景技术中电光/光电转换过程中数据包速率受限的技术问题，从根本上解决了具有不同通信速率和/或协议的网络与系统之间的互联互通问题。本发明具有快速实时的信息处理能力，可满足超高速工作的要求。采用本发明可以设计出速率透明、协议透明的超高速全光通信系统与网络。

Description

多数据率兼容型超高速自适应全光数据包速率倍增方法

技术领域

本发明涉及一种多数据速率和/或多通信协议兼容型自适应全光数据包的速率倍增方法。它具有快速实时的信息处理能力，可满足超高速工作的要求。具体涉及一种多数据率兼容型超高速自适应全光数据包速率倍增方法。

背景技术

随着互联网的普及应用和对多媒体通信及宽带业务需求的不断增加，各种通信协议和标准被不断地制定出来或者得到了改进，例如，ATM、SDH、各种以太网(Ethernet)协议、光纤通道(Fibre Channel)等等。这就对通信网络及系统的设计提出了挑战，即如何确保所设计出的通信网/系统能自适应地兼容各种已有的通信协议和标准，而且还能灵和地支持未来新通信协议/标准的应用以及系统的升级换代。但是，目前的互联网络和长途通信系统在针对不同速率、不同协议的用户时，其传输和交换用的数据包都是采用电子信号处理、光信号传输的方式进行。步骤如下：

1)根据IP协议、ATM协议、各种以太网协议、光纤通道协议等不同通信协议的要求，将原始的用户数据或者通信网络接口单元的数据通过电信号处理，按照相关通信协议的数据包帧结构的规定，封装成为具有指定速率的电数据包信号。

2)将封装好的电数据包通过电缆直接传输；或者通过电光转换后仍然保持原来电数据包的帧结构和速率，但变成光数据包信号进行传输。

3)在光网络的某些节点上，如果遇到需要把不同的数据通信速率进行转换时，必须首先将光数据包经过光电转换变成电数据包后，在电域中进行相应的数据信号速率转换，再经过等速率的电光转换变成光数据包后进行下一步的通信。

这种方式存在的主要缺陷是：电数据包的封装处理、电光转换及光电转换过程都需要在电域中实现。但是，电子器件与电路的处理速度和带宽都明显地低于光学器件，从而使得采用电子信号处理方式的通信网络存在着传输速率受限的问题。这就造成了该类光通信网络的传输速率的瓶颈限制。例如，目前商用化的SDH光纤系统最高做到了40Gb/s，针对单波长来讲，商用化的光Ethernet网络的最高通信速率仅仅只达到10Gb/s。虽然这种等速率的电光/光电转换方式被当前SDH系统、Ethernet网、密集波分复用系统/网络等商用化光纤传输系统与通信网络所采用，但是，由于受电子瓶颈效应的限制，采用电信号处理技术的光纤通信网将无法满足快速增长的IP数据业务的需求因此，无法支持网络上不断提高的通信速率。另外，这种等速率电光/光电转换方式的应用也限制了网络的可扩展性和对未来超高速通信协议的兼容能力。

随着40Gb/s光传输系统的商用化以及对160Gb/s光通信系统的研发，超高速、超大容量、全光透明传输和交换的通信网络，即狭义上的全光互联网，成为未来互联网的发展目标。而不同终端用户或网络接口设备的带宽速率的需求也可能是不同的，因此实现全光的多速率接口、自适应的兼容各种不同速率的用户数据，将成为设计超高速全光互联网的一个核心技术，它将直接影响到网络的可扩展性和工作灵活性。目前，实现超高速全光互联网存在着下列技术难题：

1)需要将现有的低速光数据包信号变成超高速光数据包，然后进行传输与交换。这就要求对光数据包的信号速率实现几倍、几十倍甚至上万倍的提升。

2)当不同终端用户或网络的接口设备具有不同的通信协议时，在实现超高速的光数据包速率倍增过程中必须能兼容这些协议；而且在实现数据包的速率倍增后，还必须保持原有通信协议的帧结构不变。

3)当不同终端用户或网络的接口设备具有不同速率的光数据包时，在实现超高速的数据包速率倍增过程中必须能兼容，将各种较低速率的光数据包信号倍增成通信网络需要的超高速光数据包信号。

4)上述过程必须是自适应的。

发明内容

本发明的目的在于提供一种多数据率兼容型超高速自适应全光数据包速率倍增方法，其解决了背景技术中电光/光电转换过程中数据包速率受限的技术问题，同时还从根本上解决了具有不同通信速率和/或协议的网络与系统之间的互联互通问题。

本发明的技术解决方案是：

一种多数据率兼容型超高速自适应全光数据包速率倍增方法，其实现步骤包括：

(1)低速数据包信号的脉冲宽度压缩：

(1.1)产生超短光脉冲采样序列：采用能与外部数据时钟信号同步的超短脉冲激光源，产生重复频率等于B_i(i∈{1，2，...，n})的周期性超短光脉冲采样序列；

(1.2)将原始低速电数据包信号和步骤(1.1)得到的重复频率等于B_i的周期性超短光脉冲采样序列经超快电光采样后生成速率为B_i、基于超短脉冲的原始低速光数据包信号；或将原始的光数据包信号和重复频率等于B_i的周期性超短光脉冲采样序列经全光采样后生成速率为B_i、基于超短脉冲的原始低速光数据包信号；

(2)自适应速率倍增因子的选择：

(2.1)根据步骤(1.2)得到的原始低速光数据包信号的速率B_i和倍增后所需要达到的数据率f_op＝1/τ，计算出数据包的速率倍增因子RM_i，速率倍增因子RM_i为大于1的任意数值：

${\mathrm{RM}}_i=\frac{f_{\mathrm{op}}}{B_i},$ ①

其中，i∈{1，2，...，n}，τ为倍增后光数据信号的周期，设定的光通信网传输速率f_op＝1/τ；

(2.2)确定出原始低速光数据包信号周期需要缩短的时间量ΔT_i：

$\mathrm{\Δ}{T}_i=\frac{1}{B_i}-\frac{1}{f_{\mathrm{op}}}=({\mathrm{RM}}_i-1)\mathrm{\τ},$ ②

(3)低速光数据包的信号周期时间压缩：

按照公式②所确定的周期时间缩短量，实现超快时间压缩过程，通过光学数据包速率倍增单元对光学数据周期的时间压缩，将所述原始低速光数据包信号转换成超高速光数据包信号，再将具有统一速率f_op的超高速光数据包信号送至网络进行传输交换；使基于超短光脉冲的数据序列具有一个新周期T_op＝τ，其数据率被提升至所需的f_op值；

(4)超高速光数据包信号的获取：

在光学数据包速率倍增单元的输出端筛选出所需要的超高速光数据包信号或超高速光数据序列。

上述的光学数据包速率倍增单元可采用全并联结构，该光学数据包速率倍增单元具体执行以下步骤：

(1)将输入的速率为B_i、脉冲宽度为ΔP、包长度为K比特位的原始低速光数据包信号分成K路；

(2)分别注入K条并行的光学路径，进行延时处理，第j条光学路径的时间延迟量为：

$\mathrm{\Δ}{t}_j^{\left(i\right)}=(j-1)\mathrm{\Δ}{T}_i,$ ③

其中，j＝1，2，3，...，K；

(3)全并联型光学数据包速率倍增单元的第j条光学路径比参考光路多出的光程

为：

$\mathrm{\Δ}{L}_j^{\left(i\right)}=\frac{c}{n}\mathrm{\Δ}{t}_j^{\left(i\right)}=\frac{\mathrm{c\τ}}{n}(j-1)({\mathrm{RM}}_i-1),$ ④

其中，c为真空中的光速，n为光波导材料的折射率，j＝1，2，3，...，K，i∈{1，2，...，n}；

(4)第j条光学路径和第j+1条光学路径之间的相对延时光程

为：

$\mathrm{\Δ}{L}_{\mathrm{basic}}^{\left(i\right)}=\mathrm{\Δ}{T}_i\×\frac{c}{n}$ ⑤

其中，j∈{1，2，3，...，K-1}；

(5)将K条并行的光学路径进行合路输出。

上述的光学数据包速率倍增单元可采用全并联结构，该光学数据包速率倍增单元具体执行以下步骤：

(1)速率为B_i、脉冲宽度为ΔP、包长度为K比特位的原始低速光数据包信号输入光学数据包速率倍增单元；

(2)通过无源光分路器分成K路信号，送入K条并行的光学路径；

(3)按照公式③确定的时间延迟量

对各条光学路径上的光数据包信号进行延时处理；

(4)将经过延时定位处理后的K路光数据包信号输入无源光合路器，在时间上交错叠加之后，在该光学数据包速率倍增单元的输出端产生了一个超高速的光脉冲序列。

上述的光学数据包速率倍增单元可采用全并联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)通过有源光器件对每一个低速光数据包进行速率倍增，任何一条并行光学路径的输入或输出信号只包含一个超短光脉冲；

(2)在光学数据包速率倍增单元的输入端通过1×K电光开关将输入的K比特位串行数据分离成K路并行的单比特数据信号；或在全并联结构的光学数据包速率倍增单元的输入和输出级分别使用无源的光分路器和合路器，而在连接输入和输出级之间的K条并行的光学路径上分别使用K只电光强度调制器或者K只简单的电光开关来选择出K路并行的单比特数据信号；

(3)光学数据包速率倍增单元直接输出所需要的速率为f_op＝1/τ、长度为K比特位的超高速光数据包信号。

上述的光学数据包速率倍增单元可采用全串联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)由M级光学分/合基本单元串联构成的，每个分/合基本单元采用一对光学分路器和合路器以及一对光学延迟线，其中的一条用作参考光路；

(2)按照公式②所确定的周期时间缩短量ΔT_i对速率为B_i、脉冲宽度为ΔP的输入原始低速光数据包信号的全部K比特位数据在时域上做相应的重新定位处理，形成一个长度为K比特位的超高速输出光数据包，其周期为τ＝1/f_op，得到了由公式①确定出的所需速率倍增因子；K为原始光数据包信号的长度：

K＝2^M                      ⑥

其中，M≥1为整数；

(3)通过每级分/合基本单元对相关数据比特进行成对、成组的相对延时处理。

上述的光学数据包速率倍增单元可采用全串联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)第j级分/合基本单元的延迟光路比参考光路多出的时间延迟量为：

$\mathrm{\Δ}{s}_j^{\left(i\right)}=2^{j-1}\mathrm{\Δ}{T}_i,$ ⑦

其中，ΔT_i是公式②所定义的、速率为B_i的原始低速光数据包信号所需要的周期时间缩短量，j＝1，2，3，...，M；

(2)第j级分/合基本单元的延迟光路应该比参考光路多出的光程量为：

$\mathrm{\Δ}{l}_j^{\left(i\right)}=\frac{c}{n}\mathrm{\Δ}{s}_j^{\left(i\right)}=\frac{2^{j-1}\mathrm{c\τ}}{n}({\mathrm{RM}}_i-1),$ ⑧

其中，i∈{1，2，...，n}；j＝1，2，...，M。

上述的光学数据包速率倍增单元可采用全串联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)输入端是速率为B_i、脉冲宽度为ΔP、包长度为K＝2^M比特位的原始低速光数据包信号，各级分/合基本单元的时间延迟量

为：

$\mathrm{\Δ}{s}_j^{\left(i\right)}=2^{j-1}\mathrm{\Δ}{T}_i,$ ⑦

其中，ΔT_i是公式②所定义的、速率为B_i的数据包所需要的周期时间缩短量，j＝1，2，3，...，M；

(2)用确定的时间延迟量

分别对原始低速光数据包信号进行倍增处理。

上述的光学数据包速率倍增单元可采用全串联结构，该光学数据包速率倍增单元是：在每级分/合基本单元的输出端级联一个电光或全光时间门部件，或在选定的分/合基本单元的输出端级联电光或全光时间门部件，在选通门控制信号的作用下，所述的电光或全光时间门部件对由“分路-延时-合路”光学处理过程造成的无用光脉冲或无效的“相邻比特对”/“相邻比特组”在有关的中间级上进行及时摒除，选出需要的“相邻比特组”或“相邻比特对”输入到下一级的分/合基本单元。

上述的光学数据包速率倍增单元可采用串-并混合型结构，该光学数据包速率倍增单元是：以并联结构为骨干，在其中的并行光路上分别插入全串联型的光学数据包速率倍增单元；或以串联结构为骨干，在第一级分/合基本单元的输出端并联一支全串联型的光学数据包速率倍增单元和一条并行的光学支路。

本发明具有以下优点：

本发明通过对来自终端用户或网络接口设备的原始电子或光学数据包进行实时的脉冲宽度压缩，产生出与原始数据包速率一致、但各脉冲信号持续时间被大大缩短了的光数据包。然后再通过消除这些因脉宽压缩而导致的多余的空闲时间段，达到减小数据周期的目的，从而实现数据包信号的速率倍增作用。采用本发明提出的方法能设计出速率透明、协议透明的超高速全光通信系统与网络。具体优点如下：

1.全光透明。对于超高速全光数据包的形成，本发明无需进行电光转换，也无需数据存储重组，即可将较低速光数据包信号倍增至需要的超高速光数据包信号。

2.多协议兼容。可直接采用全光方式透明兼容不同协议的用户数据，例如，产生出超高速全光IP数据包、超高速全光ATM数据包、超高速全光Ethernet数据包、超高速全光Fibre Channel数据包等。

3.多速率兼容。可直接采用全光方式透明兼容Kb/s、Mb/s、Gb/s等各种速率的以超短光脉冲信号为基础的数据包。

本发明可以直接采用全光信号处理方式透明兼容Kb/s至Gb/s各种接口速率的数据包，将这些被超短光脉冲周期信号采样后形成的低速光数据包信号通过自适应的全光速率倍增技术转换成为所需要的超高速光数据包信号。经过这种速率提升作用后，全光网络中所有接口处的待传光数据包信号都具有了全光通信网所指定的光信号传输速率。各个光接口单元再将超高速的光数据包信号送入全光网络进行实时传输和交换。在工程应用方面，这将有助于设计出通用化的光通信网络与系统，降低它们的生产和运行成本，促进光网络与系统的普及应用。

4.可保持原有协议的数据帧结构。速率倍增后，超高速光数据包可保持原始低速光数据包的帧结构不变。

本发明可以直接兼容具有不同帧结构的终端用户数据或不同协议的网络接口设备的数据，例如：IP数据包、ATM数据包、10Mb/s的Ethernet数据包、快速Ethernet/千兆Ethernet/万兆Ethernet数据包、光纤通道数据包等，通过速率倍增生成全光通信网所需的超高速光数据包信号，但是仍然保持了原始低速数据包的帧结构不变。

5.可高倍率速率倍增。假设原始数据包的数据率为B_L，经过速率倍增后的全光数据包的数据率为B_H，则该数据包的速率倍增因子RM为

$\mathrm{RM}=\frac{B_H}{B_L}$

根据网络的需要，数据包信号的速率经过倍增后可提高10¹～10⁸倍。

6.倍增率可选。可以根据网络需求自动选取数据包速率倍增因子RM的大小。

本发明可以直接在光域中将经过超短光脉冲周期信号采样后所形成的低速光数据包信号进行速率透明的超快数据率倍增。通过该处理后，Kb/s至Gb/s量级的低速短脉冲光数据包信号可以根据网络传输容量的需要倍增到速率为100Gb/s、160Gb/s、320Gb/s、500Gb/s、640Gb/s、甚至更高速率的全光数据包后，再送入光纤网络进行超高速的传输与交换。

7.可实现灵活的自适应操作。

本发明在实现超高速的光数据包速率倍增的过程中无需手动调整，通过灵活的、自动的电控编程即可实现自适应操作，尤其适合全光网络的灵活、快速组网。

8.应用范围宽广。

本发明不仅能用于地面上的民用与军用超高速全光通信网络与系统，而且可用于支持未来的超高速光卫星通信组网、航空光纤网络及舰载光纤网络的超高速光互联等。

附图说明

图1-15分别是本发明的相应示意图。

具体实施方式

本发明提出的“多数据速率和/或多通信协议”兼容型自适应全光数据包速率倍增方法主要包括四个功能块，如图1所示：(1)基于超短光脉冲的低速光数据包信号的产生，(2)自适应速率倍增因子的选择，(3)低速光数据包的信号周期时间压缩，(4)超高速光数据包信号的生成。为便于叙述，假设所有需要进行速率提升的低速数据包信号总共有n种不同的数据率B_i(i＝1，2，...，n)，而经过速率倍增后生成的超高速光数据包信号具有一个统一的数据率f_op，并且超高速光数据脉冲的宽度为ΔP。此时光信号的数据周期为T_op＝1/f_op，它也常被称为超高速光脉冲信号的“时隙(time slot)”宽度τ。为了减小码间干扰(intersymbol interference)，ΔP应该小于τ。

本发明的原理如下：

1.首先需要对常规的低速数据包信号的脉冲宽度进行压缩。经过这一处理后，速率为B_i的原始电数据包信号或光数据包信号就被转换成速率为B_i但数据脉冲宽度极窄的低速光数据包信号。也就是说经脉冲宽度压缩后，光数据包的每一位比特信息现在只占用了数据周期的一小部分，而该周期所剩余的大部分时间段(1/B_i-τ)则处于空闲状态。

2.根据原始数据包信号的速率B_i和倍增后所需要达到的数据率f_op＝1/τ，自适应地计算出数据包的速率倍增因子RM_i，速率倍增因子RM_i可为大于1的任意数值；

${\mathrm{RM}}_i=\frac{f_{\mathrm{op}}}{B_i},$ i∈{1，2，...，n}①

确定出原数据周期需要缩短的时间量ΔT_i

$\mathrm{\Δ}{T}_i=\frac{1}{B_i}-\frac{1}{f_{\mathrm{op}}}=({\mathrm{RM}}_i-1)\mathrm{\τ},$ i∈{1，2，...，n}②

3.按照公式②所确定的周期时间缩短量，采用光学技术实现超快时间压缩过程。其结果就能删除每个数据周期中的空闲时间段，从而使得基于超短光脉冲的数据序列具有了一个新的周期T_op＝τ，因此其数据率就被提升到了所需要的f_op值。

4.根据全光数据包速率倍增单元或子系统所使用的光学器件的类型和系统结构，如果该速率倍增单元输入端的信号是基于超短光脉冲的一个低速光数据包，则它输出的光信号可能只包含有一个与原始数据包信号一一对应的超高速光数据包信号，即直接输出所需要的信号。全光数据包速率倍增单元输出的可能不仅含有一个与原数据包完全对应的超高速光数据包信号，而且还包含有其它的超短光脉冲序列模式，即不需要的信号。在这种情况下，该速率倍增单元还需要级联一个具有门控选通功能的光学器件或子系统，以便在数据包选通门控制信号的作用下，仅让与原始数据包信号一一对应的超高速光数据包信号出现在全光数据包速率倍增器的输出端，而摒弃掉不需要的其它超短光脉冲序列。

本发明的实现步骤如下：

1.低速数据包信号的脉冲宽度压缩。

相对于倍增后的光学数据包信号的数据率f_op，原始数据包信号的数据率B_i(i＝1，2，...，n)一般是较低、且脉冲宽度较大。根据全光数据包速率倍增器在网络中使用时所处的位置，其输入端的原始数据包可以是电子信号，也可以是光学信号，如图2所示。为了将宽脉冲的电子或光学信号转换成很窄的光脉冲信号，需要使用电光或全光器件，目前常用的一种实现方案就是使用超快电光或全光采样技术。其工作原理如下：

1.1.产生超短光脉冲采样序列：采用能与外部数据时钟信号同步的超短脉冲激光源，产生重复频率等于B_i(i∈{1，2，..，n})的周期性超短光脉冲采样序列。

超短脉冲激光源可以是主动锁模激光器、增益开关激光器、连续波(CW)激光器级联电吸收调制器或其它类型的电光强度调制器。超短光脉冲信号的脉宽应小于10ps为宜，以便用于超高速的全光数据包速率倍增。

1.2.电光采样：将原始低速电数据包信号和重复频率等于B_i的周期性超短光脉冲采样序列输入至电光强度调制器，经光电采样后生成速率为B_i、基于超短脉冲的原始低速光数据包信号，参见图3(a)。

常用的电光强度调制器可以是LiNbO₃强度调制器或者电吸收调制器等。低速电数据包信号可以是Kb/s、Mb/s或Gb/s量级的、任意速率的低速电数据包信号，并且低速电数据包信号的帧结构可以是IP协议或ATM协议或Ethernet协议等任意的帧结构。

如果需要进行速率倍增的原始光数据包信号具有一个低的数据率B_i，那么可以首先经过光电转换后形成低速的原始电数据包信号，然后再使用电光采样方式生成速率为B_i、基于超短脉冲的低速光数据包信号，参见图3(b)。该方案的特点是结构较简单、使用的光子器件较成熟、易于现阶段的技术实现。但它的主要缺点是存在着光电转换的瓶颈效应，从而限制了其数据处理速度。随着全光通信网的推广应用和光网络接口速率的不断增加，这就要求使用全光采样技术来有效克服光电转换的瓶颈问题。

1.3全光采样：将原始的光数据包信号和重复频率等于B_i的周期性超短光脉冲采样序列输入至全光采样部件，经超快光采样后生成速率为B_i、基于超短脉冲的原始光数据包信号，参见图3(c)。

全光采样部件的实现形式可以是多种多样的。例如，它可以是一个超快光学逻辑“与”(AND)门，或者是一个超快、超窄的光学时间门。可以通过利用各种光纤或半导体光器件中的非线性光学效应来实现超快光学采样。一般来讲，采用光纤的全光采样部件易于实现，其工作速度很快，但缺点是该类全光采样部件的尺寸较大，不利于小型化和集成化实现。基于半导体光器件的全光采样部件具有体积小和易于集成的优点，但当前它的实现成本比采用光纤的方案要高。使用单只半导体光器件的全光采样器具有结构简单、实现容易的特点，但其工作速度却受到半导体光器件的载流子恢复时间的限制。为了解决这个问题，全光采样器可以使用多只半导体光器件，通过适当的构型来实现超高速的光学采样，例如，可以将半导体光放大器用在干涉仪类型的结构中以提高工作速度。

2.自适应速率倍增因子的选择。

由于在同一个网络中需要进行速率倍增的原始数据包信号总共有n种不同的数据率B_i(i＝1，2，...，n)，这就要求全光数据包速率倍增器能根据其当前输入端的数据包信号速率自适应地确定出原数据周期需要缩短的时间量，然后再将相应的控制信息送到全光数据包速率倍增单元中，自动地选择出正确的光程，以便产生所需要的速率倍增因子。

2.1利用公式①，自适应地计算出当前的速率倍增因子RM_i，i∈{1，2，...，n}。从公式①和②可知，对于设定的光通信网传输速率f_op＝1/τ，速率倍增因子RM_i与原数据周期需要缩短的时间量ΔT_i是一一对应的。也就是说，一旦计算出了RM_i值，与之相对应的ΔT_i值也就确定下来了。

2.2根据计算出的RM_i数值，i∈{1，2，...，n}，生成相应的时间延迟量控制信号，然后将该控制信号送入到全光数据包速率倍增单元中，自适应地建立起正确的光程。

3.低速光数据包的信号周期时间压缩

经过脉冲宽度压缩后产生的光数据包信号具有相对较低的数据率B_i，而全光通信网络的数据传输速率f_op极高。这就要求在每个终端用户与光纤网络的接口处或者在光网络的某些个节点处使用一个全光速率倍增器将低速的光数据包信号转换成超高速的光数据包信号，见图2所示，然后再将具有统一速率f_op的光数据包送到网络上进行传输和交换。因此，全光数据包速率倍增技术是实现多速率通信、多帧结构兼容的超高速全光交换网的一种核心技术。

若要完成对光学数据周期的时间压缩，就需要使用超快光数据包速率倍增单元。一般来讲，它主要是通过采用以下三种结构来加以实现的。为了便于解释其工作原理，我们假设一个原始的数据包共含有K比特位。

3.1全并联结构：

采用全并联结构的光学数据包速率倍增单元的一个显著特征是具有K条并行的光学路径。根据所使用的光学器件的种类和功能，该光学数据包速率倍增单元又可以分为基本型和改良型两大类。针对数据率为B_i、脉冲宽度被缩短为ΔP的光数据包输入信号，一个全并联型的光数据包速率倍增单元首先需要将输入的光数据包信号分成K路，然后分别注入K条并行的光学路径进行相应的延时处理。为便于说明其工作原理，假设第一条光学路径被用作为“参考光路”，其作用就是将低速光数据包的最后一位比特信号固定到将要生成的超高速光数据包的第K个时隙上，如图4所示。以此为基础，第二条和第三条光学路径应该分别比第一条路径多出ΔT_i和2ΔT_i的时间延迟量，以便将低速光数据包的倒数第二、第三位比特信号分别定位到将要生成的超高速光数据包的第K-1个和第K-2个时隙上面。经此时延处理后，这些比特信号现在都按相同的时间间隔τ排列。以此类推，第j条光学路径应该比第一条路径多出的时间延迟量

为

$\mathrm{\Δ}{t}_j^{\left(i\right)}=(j-1)\mathrm{\Δ}{T}_i,$ j＝1，2，3，...，K    ③

其中ΔT_i是速率为B_i的数据所需要的周期时间缩短量，由公式②确定。其结果将导致经重新定位后得到的K比特光数据信号具有一个新的周期τ，并且与输入的光数据包信号是一一对应的。因此，只需要对该光学数据包速率倍增单元进行适当的控制，就能选择出所要的速率为f_op＝1/τ、长度为K比特位的光数据包信号。也就是说该光学数据包速率倍增单元将只输出一个与其输入的光数据包信号完全对应的超高速光数据包信号，从而完成了所需要的速率倍增功能。为了实现光数据包信号的自适应速率倍增，除“参考光路”外，光学数据包速率倍增单元的其余K-1条并行光学路径的长度称为光程都必须能跟随输入光数据包信号的速率(B_i)变化作相应的调整。这就要求自适应速率倍增因子选择电路根据其计算出的RM_i数值首先产生出一个对应的光程选择控制信号，然后将它分别送去控制K-1个可变光延迟线模块(VODLM)以便自动选择出所需要的时间延迟量，因此产生出了K-1个所要的光程量。如果所有需要进行速率提升的低速光数据包信号总共有n种不同的数据率B_i，那么第j路可变光延迟线模块应能根据所施加的控制信号的状态，自适应地产生出n种所需要的光程中的任意一种，如图5所示。

根据公式②和③，我们可以计算出全并联型光学数据包速率倍增单元的第j条光学路径应该比第一条路径即“参考光路”多出的光程

j＝1，2，...，K

$\mathrm{\Δ}{L}_j^{\left(i\right)}=\frac{c}{n}\mathrm{\Δ}{t}_j^{\left(i\right)}=\frac{\mathrm{c\τ}}{n}(j-1)({\mathrm{RM}}_i-1),$ i∈{1，2，...，n}④

其中c为真空中的光速，n为光波导材料的折射率。例如对于普通单模光纤，n＝1.5。一般来讲，在设计光通信网时，f_op值都需要预先设定，例如100Gb/s或160Gb/s或者320Gb/s等。因此由公式④可知，对于指定的第j条光学路径，其

只是速率倍增因子RM_i的函数。而且第j条光学路径和第j+1条光学路径之间的相对延时光程

j∈{1，2，...，K-1}，仅由原数据周期需要缩短的时间量ΔT_i确定

$\mathrm{\Δ}{L}_{\mathrm{basic}}^{\left(i\right)}=\mathrm{\Δ}{T}_i\×\frac{c}{n}$ ⑤

3.1.1全并联结构的基本型光学数据包速率倍增单元。

全并联结构的基本型光学数据包速率倍增单元，除了可变光延迟线模块之外，是由无源光器件组成，如图6所示。当速率为B_i、脉冲宽度为ΔP、包长度为K比特位的光数据包信号输入到该基本型光学数据包速率倍增单元时，首先被一个无源光分路器分成K路信号，然后送入K条并行的光学路径，按照公式③所确定的时间延迟量

对各条光学路径上的光数据包信号作相应的处理，见图7所示。再将这些经过时延定位处理后的K路光数据包信号输入一个无源光合路器，通过在时间上的交错叠加之后，就在该光学数据包速率倍增单元的输出端产生了一个超高速的光脉冲序列，如图7(j)所示。它不仅包含了所需要的K比特位超高速光数据包信号，而且还包含了不需要的额外光脉冲信号模式。由于“参考光路”的作用是将低速光数据包的最后一位比特信号固定到将要生成的超高速光数据包的第K个时隙上，以此时隙的结束时刻作为所需超高速光数据包信号的结束时间，在这个时间点之前的K个连续时隙段上将出现所需超高速光数据包信号的全部K比特位数据，因此只需要在该基本型光学数据包速率倍增单元的输出端后面级联一个电光或全光时间门部件，在选通门控制信号的作用下就能正确地选择出经过速率提升后持续时间被缩短为Kτ的超高速光数据包信号。一旦长度为K比特位的超高速光数据包信号全部通过了时间门之后，选通门控制信号应立即将此时间门设置到断路(“Off”)状态。视具体的应用情况，此时间门部件即可以由商用化的电光强度调制器或电光开关构成，也可以是由一个超快的光学逻辑“与”(AND)门所组成的全光时间门。

虽然基本型的光学数据包速率倍增单元实现较容易、成本较低，但它存在着一个问题，是与使用无源光器件有关的。经过速率倍增后，如果超高速光数据包信号的持续时间Kτ超过了速率倍增之前的原数据包信号的周期1/B_i，那么受选通门控制信号驱动的时间门部件不仅能让所需要的超高速光数据包信号通过它，而且还有可能让该超高速光数据包之前和/或之后的光脉冲序列模式应摒弃掉的部分比特位也跟随有用信号一道出现在该时间门的输出端。为了解决这个问题，我们可以使用如下的改良型光学数据包速率倍增单元。

3.1.2全并联结构的改良型光学数据包速率倍增单元。

全并联结构的改良型光学数据包速率倍增单元通过使用有源光器件来确保在对每一个低速光数据包进行速率倍增的期间，其任何一条并行光学路径的输入或输出信号只能包含有一个超短光脉冲，如图8(a)和8(b)所示。当这些经过了延时处理的光脉冲信号再通过一个无源光合路器进行叠加之后，输出的信号就正好是一个长度为K比特位的超高速光数据包信号，如图9(j)所示。为了将输入的低速光数据包的K比特位串行数据转换为K比特位并行数据，我们可以在改良型光学数据包速率倍增单元的输入端使用一个1×K电光开关将输入的K比特位串行数据分离成K路并行的单比特数据信号，见图8(a)所示。此电光开关的工作速率与输入的低速光数据包的数据率B_i相当。为便于说明其工作原理，假设这个1×K电光开关的第一个输出端口是与“参考光路”即第一条光学路径相连接的，并且第j个输出端口将连接到第j条光学路径。在此情况下，来自电光开关的第j个输出端口的光信号仅为低速光数据包的第(K-j+1)位数据比特信号，j＝1，2，...，K。然后再将K路并行的单比特数据信号送入按照公式④设计出的K条并行的光学路径，除“参考光路”外，其余的每条光学路径都包含有一个可变光延迟线模块，以便产生出由公式③所确定的时间延迟量这就导致第j条光学路径的输出信号正好定位到将要生成的超高速光数据包的第(K-j+1)位时隙上面。当K条并行光学路径的输出信号通过一个无源光合路器进行叠加之后，就能保证经过全光速率倍增后所产生的超高速数据信号正好是所需要的周期为τ＝1/f_op、长度为K比特位的光数据包信号，见图9(j)所示。

另一种实现方案是在全并联结构的光学数据包速率倍增单元的输入和输出级分别使用无源的光分路器和合路器，而在连接输入和输出级之间的K条并行的光学路径上分别使用K只电光强度调制器或者K只简单的电光开关来选择出K路并行的单比特数据信号，如图8(b)所示。这样也能确保经过速率倍增后所产生的超高速数据信号正好是所需要的周期为τ＝1/f_op、长度为K比特位的光数据包信号。此处，电光强度调制器或者简单的电光开关的工作速率相当于输入的低速光数据包的数据率B_i。

与上述的基本型光学数据包速率倍增单元相比，全并联结构的改良型光学数据包速率倍增单元由于更多地使用了有源光器件，使得其成本更高，需要更多的控制信号，且体积较大。但是，这种改良型光学数据包速率倍增单元能够直接输出所需要的速率为f_op＝1/τ、长度为K比特位的光数据包信号，并且该数据包信号的持续时间Kτ既可以大于或等于速率倍增之前的原数据包信号的周期1/B_i，但也可以小于1/B_i。

3.2全串联结构。

虽然使用全并联型的光数据包速率倍增单元可以实现对具有任意K值的低速光数据包速率的倍增，但是当K值变大的时候，该类光学数据包速率倍增单元的结构会复杂，体积增大，且成本增加。如果原始光数据包信号的长度为K比特位，且满足下列条件：

K＝2^M    ⑥

其中M≥1为整数，则我们可以采用一种全串联的结构来有效实现光学数据包速率倍增单元，如图10所示。它的一个显著特征就是由M级光学“分/合”基本单元串联构成的，而每个“分/合”基本单元可采用一对光学分路器和合路器以及一对光学延迟线，其中的一条只是用作“参考光路”来实现，见图10。再根据各个“分/合”基本单元之间是采用直接级联，还是全部或部分通过有源光器件级联起来的情况，我们可以将全串联结构的光数据包速率倍增单元分为基本型和改良型两类。当K值很大时，使用这种全串联型光学数据包速率倍增单元可以显著降低其结构的复杂性和实现的难度。

全串联型光学数据包速率倍增单元与全并联型光数据包速率倍增单元一样都具有相同的基本工作原理，即按照公式②所确定的周期时间缩短量ΔT_i对速率为B_i、脉冲宽度为ΔP的输入光包信号的全部K比特位数据在时域上做相应的重新定位处理，从而形成了一个长度为K比特位的超高速输出光数据包，其周期为τ＝1/f_op。经此处理后，就得到了由公式①确定出的所需速率倍增因子。但是，全串联型光学数据包速率倍增单元在处理输入的光数据包信号时，不是分别对K比特位数据作独立的延时处理，而是通过每级“分/合”基本单元对有关的数据比特进行成对、成组的相对延时处理。

为了便于解释全串联型光学数据包速率倍增单元的工作原理，我们假设第一级“分/合”基本单元是用于将输入光数据包信号的第1与第2比特位、第3与第4比特位、第5与第6比特位、...、第2^M-1与第2^M比特位分别组成各自的“相邻比特对”。然后第二级“分/合”基本单元是在第一级基本单元的输出光信号基础上将第1至第4比特位组成一个“相邻比特组”；将第5至第8比特位组成另一个“相邻比特组”；...；将第2^M-3位至第2^M位数据比特组成最后一个“相邻比特组”。以此类推，第三级“分/合”基本单元是用于将输入光数据包信号的第1至第8比特位组成第一个“相邻比特组”，将第9至第16比特位组成第二个“相邻比特组”，...，将第2^M-7至第2^M比特位组成最后一个“相邻比特组”。因此，第j级“分/合”基本单元是用于将输入光数据包信号的第1至第2^j位数据比特组成第一个“相邻比特组”，将第2^j+1至第2^j+1比特位组成第二个“相邻比特组”，...，将第2^M-2^j+1位至第2^M位数据比特组成最后一个“相邻比特组”j＝1，2，...，M。如果按照公式②所确定的ΔT_i数值作相应的时间间隔压缩，那么这些“相邻比特组”内部的任意两个相邻数据比特位都具有一个相同的时间间隔τ。因此，在第M级“分/合”基本单元的输出端，就能得到速率被提升为f_op＝1/τ的所需光数据包信号。这就要求第一级“分/合”基本单元的延迟光路比它的“参考光路”多出的时间延迟量为

而第j级“分/合”基本单元的延迟光路应比其“参考光路”多出的一个时间延迟量为

$\mathrm{\Δ}{s}_j^{\left(i\right)}=2^{j-1}\mathrm{\Δ}{T}_i,$ j＝1，2，3，...，M    ⑦

其中ΔT_i是速率为B_i的数据所需要的周期时间缩短量，由公式②确定。为了实现光数据包信号的自适应速率倍增，除“参考光路”外，每级“分/合”基本单元的延迟光路的长度都必须随输入光数据包信号速率的变化作相应的调整。与全并联结构的光学数据包速率倍增单元的情况类似，自适应速率倍增因子选择电路应根据计算出的RM_i数值首先产生出一个对应的光程选择控制信号，然后将它分别送去控制M个可变光延迟线模块(VODLM)以便产生出所要的M个光程量。因此，用于第j级“分/合”基本单元的延迟光路应该比它的“参考光路”多出的光程量为

$\mathrm{\Δ}{l}_j^{\left(i\right)}=\frac{c}{n}\mathrm{\Δ}{s}_j^{\left(i\right)}=\frac{2^{j-1}\mathrm{c\τ}}{n}({\mathrm{RM}}_i-1),$ i∈{1，2，...，n}；j＝1，2，...，M    ⑧

根据公式⑦，并参见图5所示的结构，我们就可以设计出相应的可变光延迟线模块。

类似于全并联结构的光学数据包速率倍增单元的情况，采用全串联结构的光学数据包速率倍增单元也可以分为基本型和改良型两种。

3.2.1全串联结构的基本型光学数据包速率倍增单元

全串联结构的基本型光学数据包速率倍增单元，除了可变光延迟线模块之外，是由无源光器件组成的。由于一对串联的无源光2×1合路器和1×2分路器可以用一支无源光2×2方向耦合器代替，因此该基本型光学数据包速率倍增单元的结构如图11所示。当它输入端的信号是一个速率为B_i、脉冲宽度为ΔP、包长度为K＝2^M比特位的光数据包信号时，各级“分/合”基本单元按照公式⑦所确定的时间延迟量

分别对光数据信号进行相应的处理。图12显示了当M＝3时，第一级至第三级“分/合”基本单元对长度为8比特位的输入光数据包信号进行处理的一个例子。由于使用了无源光2×2方向耦合器的原故，这种通过在时间上交错叠加后形成的超高速光脉冲序列不仅包含了所需要的2^M比特位超高速光数据包信号，而且还包含了不需要的一些其它光脉冲信号模式，如图12(h)所示。因此，在该基本型光学数据包速率倍增单元的输出端后面还需要级联一个电光或全光时间门部件，在选通门控制信号的作用下就能正确地选择出经过速率提升后的超高速光数据包信号。一旦长度为2^M比特位的超高速光数据包信号全部通过了时间门之后，选通门控制信号应立即将此时间门设置到断路(“Off”)状态。

作为基本型光学数据包速率倍增单元存在的一个共同问题，如果超高速光数据包信号的持续时间2^Mτ超过了速率倍增之前的原数据包信号的周期/B_i，那么受选通门控制信号驱动的时间门部件不仅能让所需要的超高速光数据包信号通过它，而且还有可能让该超高速光数据包之前和/或之后的光脉冲序列模式应摒弃掉的部分比特位也跟随有用信号一道出现在该时间门的输出端。为了解决这个问题，我们可以使用改良型的光学数据包速率倍增单元。

3.2.2全串联结构的改良型光学数据包速率倍增单元

全串联结构的改良型光学数据包速率倍增单元可以在每级“分/合”基本单元的输出端级联一个电光或全光时间门部件或在选定的“分/合”基本单元的输出端级联电光或全光时间门部件，见图10所示。在选通门控制信号的作用下，该时间门部件就能对由“分路-延时-合路”光学处理过程造成的无用光脉冲或无效的“相邻比特对”/“相邻比特组”在有关的中间级上进行及时的摒除，其结果只选出需要的“相邻比特组”/“相邻比特对”输入到下一级的“分/合”基本单元。通过该处理后，所需要的“相邻比特组”/“相邻比特对”之间总是具有足够的时间间隔，因此就能确保在最后一级“分/合”基本单元的输出端超高速光数据包信号的持续时间2^Mτ既可以超过速率倍增之前的原数据包信号的周期1/B_i，也可以小于原数据包信号的W周期1/B_i，从而有效解决了因使用基本型光学数据包速率倍增单元所带来的光数据包信号长度受限问题。当然这一解决方案是以增加光学数据包速率倍增单元的成本为代价由于使用了时间门部件和相应的控制电路。

图13给出了一个M＝3的例子。与上节讨论的全串联结构基本型光学数据包速率倍增单元的各级输出光信号相比，如果我们在改良型光学数据包速率倍增单元的第一级“分/合”基本单元的输出端级联一个时间门部件，那么就能选择出由所要的第1与第2比特位、第3与第4比特位、第5与第6比特位、第7与第8比特位分别组成的四个“相邻比特对”，它们之间具有较大的时间间隔，见图13(d)所示。若再在第二级“分/合”基本单元的输出端级联一个时间门部件，那么经过选通门控制信号筛选后输入到最后一级“分/合”基本单元的光脉冲序列信号就只包含了由第1至第4比特位组成的一个“相邻比特组”和由第5至第8比特位组成的另一个“相邻比特组”，并且它们之间具有更大的时间间隔，如图13(f)所示。这样就能确保在最后一级“分/合 ”基本单元输出端所产生的超高速光数据包信号可以具有一个大于1/B_i的持续时间。经过最后一级选通门控制信号的作用后，该改良型光学数据包速率倍增单元就只输出与速率为B_i的输入光数据包信号一一对应的、长度为2^M比特位的超高速光数据包信号，见图13(j)。在工程应用中，为了节省成本和便于实现，我们可以根据实际的要求只在某些指定的“分/合”基本单元的输出端级联时间门部件。例如，如果我们在第二级“分/合”基本单元的输出端级联第一个时间门部件，则输入到第三级“分/合”基本单元的光脉冲序列信号就只包含了两个相距较远的“相邻比特组”，分别是由第1至第4比特位和第5至第8比特位所组成的，如图13(f)所示。然后在该改良型光学数据包速率倍增单元的输出端，我们同样可以得到正确的超高速光数据包信号，见图13(j)。

3.3串-并混合型结构

从3.1节的讨论中，我们知道使用全并联型的光数据包速率倍增单元可以实现对具有任意K值的低速光数据包速率的倍增，但是当K值变大的时候，该类光学数据包速率倍增单元的结构将会变得复杂，体积增大，成本增加，见图4。虽然使用全串联型的光学数据包速率倍增单元可以克服这些缺点，但是它所能处理的输入光数据包信号的长度K必须等于2^M，其中M≥1为整数。在实际系统与网络中，原始光数据包信号的长度为K比特位，可能无法满足K＝2^M的要求，例如ATM网络等。这就使得成本有效的全串联型光学数据包速率倍增单元不能应用到K＝2^M的情况。为了有效地解决这个问题并促进全光数据包速率倍增技术的推广应用，我们结合上述的全串联型和全并联型光数据包速率倍增单元的优点，提出串-并混合型结构，实现结构较简单、体积较小、成本较低的全光数据包速率倍增单元。它具有处理K≠2^M的光数据包信号之能力。其基本的工作原理可以结合上述3.1节和3.2节有关全并联型和全串联型的光数据包速率倍增单元的工作原理进行解释。

采用串-并混合型结构的光数据包速率倍增单元主要通过两种形式来实现。第一种形式是以并联结构为骨干，然后根据具体的需要可在其中的某些并行光路上或者它的全部并行光路上分别插入全串联型的光学数据包速率倍增单元，如图14所示。在此处，最简单的全串联型光学数据包速率倍增单元只是一个单级的“分/合”基本单元；而最简单的全并联型光学数据包速率倍增单元则被认为是仅仅包含有一条光学延迟线的情形，即只有单条延时光学路径。第二种形式是以串联结构为骨干，然后视实际需要可在第一级“分/合”基本单元的输出端并联一支全串联型的光学数据包速率倍增单元和一条并行的光学支路。图15给出了一个M＝10的例子。当长度为10比特位的低速光数据包信号输入到该串-并混合型的光学数据包速率倍增单元之后，第一级“分/合”基本单元输出端所级联的时间门部件就能选择出由第1与第2比特位、第3与第4比特位、第5与第6比特位、第7与第8比特位、第9与第10比特位分别组成的五个“相邻比特对”，且它们之间具有较大的时间间隔。然后在控制信号的作用下，电光开关将前四个“相邻比特对”送入到位于第一条并行光学支路上的第二级“分/合”基本单元，而将最后一个“相邻比特对”送入第二条并行光学支路。经此处理后，在第三级“分/合”基本单元的时间门输出端就产生了由第1至第8比特位所组成的超高速光数据信号序列，如图13(j)和图15所示。当它通过一个可变光延迟线模块作适当的延时处理后，再与来自第二条并行光学支路的另一个光数据信号序列(由第9与第10比特位组成的“相邻比特对”)在无源光合路器中进行叠加，就形成了长度为10比特位、新周期为τ＝1/f_op的超高速光数据包信号，见图15。该种串-并混合型结构也可以根据需要灵活地在第r级“分/合”单元的输出端并联一支全串联型的光学数据包速率倍增单元和一条并行的光学支路，其中r＜M。

当K＝18时，它可以被表达为K＝2⁴+2，其对应的p值为2。因此，我们也可以采用图14所示的结构，通过使用两支全串联型的光学数据包速率倍增单元就能实现对速率为B_i、包长度为18比特位的输入光数据包信号的速率倍增。首先在控制信号的作用下，输入端的电光开关将低速光数据包信号的第一位至第十六位数据比特送入到第一条并行光路上，它包含有一个由四级“分/合”基本单元构成的全串联型光学数据包速率倍增单元和一个可变光延迟线模块VODLM#1，以实现对该输入光数据包信号的前十六位数据的速率倍增。然后电光开关再将输入光数据包信号的最后两位数据比特送入到第二条并行光路上，仅含有一个单级“分/合”基本单元，实现对输入光数据包信号的最后两位数据的速率倍增。最后通过对第一条并行光路上的可变光延迟线模块进行正确的延时控制，就能使得来自于第一条并行光路的数据序列与来自于第二条并行光路的数据序列经过一个无源光合路器进行叠加之后，正好形成长度为18比特位、新周期为τ＝1/f_op的超高速光数据包信号。

4.超高速光数据包信号的获取

为了实现对低速输入光数据包信号的速率倍增，无论是全并联型光学数据包速率倍增单元，见图4、6、8，还是全串联型光学数据包速率倍增单元，见图10、11，或者是串-并混合型光数据包速率倍增单元，见图14、15，都需要使用选通门控制信号对其内部的相应电光开关器件、电光或全光时间门部件进行正确的开通时间控制，以确保光学数据包速率倍增单元的输出信号与其输入端的低速光数据包信号总是一一对应的，且输出光数据包信号的速率正好是输入光数据包信号速率的RM_i倍。这就要求使用时间门控制信号发生器给相应的电光开关器件、电光或全光时间门部件提供所需的电子或光学控制信号，并且该时间门控制信号发生器应能够与输入到光学数据包速率倍增单元的低速光数据包信号同步。在此情况下，经过适当的延时处理后，所提供的选通门控制信号就能确保需要的输入光数据比特信号被送入正确的光学路径，或者在光学数据包速率倍增单元的输出端或中间级的时间门部件处筛选出所需要的超高速光数据包信号或超高速光数据序列。

Claims (9)

1.一种多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：该方法的实现步骤包括：

(1)低速数据包信号的脉冲宽度压缩：

(1.1)产生超短光脉冲采样序列：采用能与外部数据时钟信号同步的超短脉冲激光源，产生重复频率等于B_i(i∈{1，2，...，N})的周期性超短光脉冲采样序列；

(1.2)将原始低速电数据包信号和步骤(1.1)得到的重复频率等于B_i的周期性超短光脉冲采样序列经超快电光采样后生成速率为B_i、基于超短脉冲的原始低速光数据包信号；或将原始的光数据包信号和重复频率等于B_i的周期性超短光脉冲采样序列经全光采样后生成速率为B_i、基于超短脉冲的原始低速光数据包信号；

(2)自适应速率倍增因子的选择：

(2.1)根据步骤(1.2)得到的原始低速光数据包信号的速率B_i和倍增后所需要达到的数据率f_op＝1/τ，计算出数据包的速率倍增因子RM_i，速率倍增因子RM_i为大于1的任意数值：

${\mathrm{RM}}_i=\frac{f_{\mathrm{op}}}{B_i},$ ①

其中，i∈{1，2，...，N}，τ为倍增后光数据信号的周期，设定的光通信网传输速率f_op＝1/τ；

(2.2)确定出原始低速光数据包信号周期需要缩短的时间量ΔT_i：

$\mathrm{\Δ}{T}_i=\frac{1}{B_i}-\frac{1}{f_{\mathrm{op}}}=({\mathrm{RM}}_i-1)\mathrm{\τ},$ ②

(3)原始低速光数据包信号的信号周期时间压缩：

按照公式②所确定的周期时间缩短量，实现超快时间压缩过程，通过光学数据包速率倍增单元对光学数据周期的时间压缩，将所述原始低速光数据包信号转换成超高速光数据包信号，再将具有统一速率f_op的超高速光数据包信号送至网络进行传输交换；使基于超短光脉冲的数据序列具有一个新周期T_op＝τ，其数据率被提升至所需的f_op值；

(4)超高速光数据包信号的获取：

在光学数据包速率倍增单元的输出端筛选出所需要的超高速光数据包信号或超高速光数据序列。

2.根据权利要求1所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全并联结构，该光学数据包速率倍增单元具体执行以下步骤：

(1)将输入的速率为B_i、脉冲宽度为ΔP、包长度为K比特位的原始低速光数据包信号分成K路；

(2)分别注入K条并行的光学路径，进行延时处理，第j条光学路径的时间延迟量

为：

$\mathrm{\Δ}{t}_j^{\left(i\right)}=(j-1)\mathrm{\Δ}{T}_i,$ ③

其中，j＝1，2，3，...，K；

(3)全并联型光学数据包速率倍增单元的第j条光学路径比参考光路多出的光程

为：

$\mathrm{\Δ}{L}_j^{\left(i\right)}=\frac{c}{n}\mathrm{\Δ}{t}_j^{\left(i\right)}=\frac{\mathrm{c\τ}}{n}(j-1)({\mathrm{RM}}_i-1),$ ④

其中，c为真空中的光速，n为光波导材料的折射率，j＝1，2，3，...，K，i∈{1，2，...，N}；

(4)第j条光学路径和第j+1条光学路径之间的相对延时光程

为：

$\mathrm{\Δ}{L}_{\mathrm{basic}}^{\left(i\right)}=\mathrm{\Δ}{T}_i\×\frac{c}{n}$ ⑤

其中，j∈{1，2，3，...，K-1}；

(5)将K条并行的光学路径进行合路输出。

3.根据权利要求2所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全并联结构，该光学数据包速率倍增单元具体执行以下步骤：

(1)速率为B_i、脉冲宽度为ΔP、包长度为K比特位的原始低速光数据包信号输入光学数据包速率倍增单元；

(2)通过无源光分路器分成K路信号，送入K条并行的光学路径；

(3)按照公式③确定的时间延迟量

对各条光学路径上的光数据包信号进行延时处理；

(4)将经过延时定位处理后的K路光数据包信号输入无源光合路器，在时间上交错叠加之后，在该光学数据包速率倍增单元的输出端产生了一个超高速光数据序列。

4.根据权利要求2所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全并联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)通过有源光器件对每一个原始低速光数据包信号进行速率倍增，任何一条并行光学路径的输入或输出信号只包含一个超短光脉冲；

(2)在光学数据包速率倍增单元的输入端通过1×K电光开关将输入的K比特位串行数据分离成K路并行的单比特数据信号；或在全并联结构的光学数据包速率倍增单元的输入和输出级分别使用无源的光分路器和合路器，而在连接输入和输出级之间的K条并行的光学路径上分别使用K只电光强度调制器或者K只简单的电光开关来选择出K路并行的单比特数据信号；

(3)光学数据包速率倍增单元直接输出所需要的速率为f_op＝1/τ、长度为K比特位的超高速光数据包信号。

5.根据权利要求1所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全串联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)由M级光学分/合基本单元串联构成的，每个分/合基本单元采用一对光学分路器和合路器以及一对光学延迟线，其中的一条用作参考光路；

(2)按照公式②所确定的周期时间缩短量ΔT_i对速率为B_i、脉冲宽度为ΔP的输入原始低速光数据包信号的全部K比特位数据在时域上做相应的重新定位处理，形成一个长度为K比特位的超高速光数据包信号，其周期为τ＝1/f_op，得到了由公式①确定出的所需速率倍增因子；K为原始低速光数据包信号的长度：

K＝2^M    ⑥

其中，M≥1为整数；

(3)通过每级分/合基本单元对相关数据比特进行成对、成组的相对延时处理。

6.根据权利要求5所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全串联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)第j级分/合基本单元的延迟光路比参考光路多出的时间延迟量

为：

$\mathrm{\Δ}{s}_j^{\left(i\right)}=2^{j-1}\mathrm{\Δ}{T}_i,$ ⑦

其中，ΔT_i是公式②所定义的、速率为B_i的原始低速光数据包信号所需要的周期时间缩短量，j＝1，2，3， ...，M；

(2)第j级分/合基本单元的延迟光路应该比参考光路多出的光程量

为：

$\mathrm{\Δ}{l}_j^{\left(i\right)}=\frac{c}{n}\mathrm{\Δ}{s}_j^{\left(i\right)}=\frac{2^{j-1}\mathrm{c\τ}}{n}({\mathrm{RM}}_i-1),$ ⑧

其中，c为真空中的光速，n为光波导材料的折射率，i∈{1，2，...，N}；j＝1，2，...，M。

7.根据权利要求6所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全串联结构，该光学数据包速率倍增单元的执行具有以下特点：

(1)输入端是速率为B_i、脉冲宽度为ΔP、包长度为K＝2^M比特位的原始低速光数据包信号，各级分/合基本单元的时间延迟量

为：

$\mathrm{\Δ}{s}_j^{\left(i\right)}=2^{j-1}\mathrm{\Δ}{T}_i,$ ⑦

其中，ΔT_i是公式②所定义的、速率为B_i的数据包所需要的周期时间缩短量，j＝1，2，3，...，M；

(2)用确定的时间延迟量

分别对原始低速光数据包信号进行倍增处理。

8.根据权利要求6所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为全串联结构，该光学数据包速率倍增单元是：在每级分/合基本单元的输出端级联一个电光或全光时间门部件，或在选定的分/合基本单元的输出端级联电光或全光时间门部件，在选通门控制信号的作用下，所述的电光或全光时间门部件对由“分路-延时-合路”光学处理过程造成的无用光脉冲或无效的“相邻比特对”/“相邻比特组”在有关的中间级上进行及时摒除，选出需要的“相邻比特组”或“相邻比特对”输入到下一级的分/合基本单元。

9.根据权利要求1所述的多数据率兼容型超高速自适应全光数据包速率倍增方法，其特征在于：所述的光学数据包速率倍增单元为串-并混合型结构，该光学数据包速率倍增单元是：以并联结构为骨干，在其中的并行光路上分别插入全串联型的光学数据包速率倍增单元；或以串联结构为骨干，在第一级分/合基本单元的输出端并联一支全串联型的光学数据包速率倍增单元和一条并行的光学支路。

Images