CN101814499A - 一种n-p互补肖特基二极管结构 - Google Patents
一种n-p互补肖特基二极管结构 Download PDFInfo
- Publication number
- CN101814499A CN101814499A CN 201010121451 CN201010121451A CN101814499A CN 101814499 A CN101814499 A CN 101814499A CN 201010121451 CN201010121451 CN 201010121451 CN 201010121451 A CN201010121451 A CN 201010121451A CN 101814499 A CN101814499 A CN 101814499A
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- type
- layer
- complementary
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种N-P互补肖特基二极管结构，包括位于同一半导体衬底上的N型肖特基二极管和P型肖特基二极管，其中，N型肖特基二极管结构中包括与轻掺杂阱区直接接触的金属硅化物，而P型肖特基二极管不包括金属硅化物层。本发明提供的N-P互补肖特基二极管结构与传统的N、P肖特基二极管均包括金属硅化物层或均不包括金属硅化物层的N-P互补肖特基二极管相比，克服了金属材料氧化对N型肖特基结特性的影响，同时克服了金属硅化物对P型肖特基结特性的影响，实现了低功耗的技术指标，使得N、P肖特基二极管均具有优良的正向和反向特性，提高了N-P互补肖特基二极管的性能。
Description
技术领域
本发明涉及一种半导体二极管器件，具体涉及一种N-P互补肖特基二极管结构，属于半导体技术领域。
背景技术
肖特基二极管是基于半导体物理金属-半导体接触理论发展出来的一种双端半导体器件。肖特基二极管正向压降低、反向恢复时间短、开关速度快、噪声系数小、串联电阻小，有良好的高频特性和开关特性，利用肖特基二极管的非线性电阻，还可以作为微波混频器用；作为变容二极管可以应用于参量放大器；在超高速逻辑电路中可以用其作为快速钳位二极管；肖特基二极管广泛应用于各种高频、微波及高速电路中，肖特基二极管还特别适用于开关电源。由于开关电源体积小、重量轻、效率高，所以是取代传统电源的理想选择，开关电源广泛应用于计算机、雷达、电视机、通讯发射与接收机、航天器、仪器仪表等方面。
图1为现有肖特基二极管结构，在半导体衬底101上，轻掺杂的阱区102与金属电极103直接接触形成金属-半导体接触的肖特基结，其肖特基势垒通常是通过铝等金属材料与半导体接触形成的，通过这种方式形成的肖特基结处于半导体的表面，所以半导体表面存在的大量的表面态使得肖特基结的特性不稳定，另外，多数导电良好的金属材料容易发生氧化反应，这也严重影响了肖特基结的特性，具有较高的输出功耗。
作为改进技术，中国专利200910195418.1提供了一肖特基二极管结构，采用金属硅化物与硅半导体轻掺杂阱区直接接触形成肖特基结，并通过扩散阻挡层和金属电极引出层与外界电极连接，克服了金属材料氧化物对肖特基结特性的影响，从而提高肖特基二极管性能。然而，该技术方案仅对N型肖特基二极管的性能改善有效，对于P型肖特基二极管而言，金属硅化物的引入，反而会影响其正向和反向特性，造成高功耗，影响肖特基二极管的性能。
在现有半导体技术中，由于受到加工工艺的限制，位于同一半导体衬底上的N型肖特基二极管和P型肖特基二极管通常均包含金属硅化物层，或均不包含金属硅化物层，对于N-P互补肖特基二极管而言，这严重影响了其整体性能。
发明内容
本发明要解决的技术问题是，克服现有技术的缺点，提供一种低功耗、超高频、降低肖特基势垒的正向压降和反向漏电流、具有较低输出功耗的N-P互补肖特基二极管结构，使其输出性能得到最大优化。。
为解决上述技术问题，本发明提供的N-P肖特基二极管结构包括至少一N型肖特基二极管和至少一P型肖特基二极管，其中：N型肖特基二极管和P型肖特基二极管位于同一半导体衬底上；N型肖特基二极管包括N型轻掺杂阱区、金属硅化物、扩散阻挡层和金属电极引出层，其中，N型轻掺杂阱区位于半导体衬底中，金属硅化物与N型轻掺杂阱区直接接触形成肖特基结，扩散阻挡层和金属电极引出层依次覆盖在金属硅化物表面；而P型肖特基二极管则包括P型轻掺杂阱区和金属电极引出层，其中，P型轻掺杂阱区位于半导体衬底中，金属电极引出层与P型轻掺杂阱区接触形成肖特基结。
本发明提供的N-P互补肖特基二极管结构中，N型肖特基二极管的金属硅化物层位于半导体衬底表面，并覆盖至少一部分N型轻掺杂阱区，与N型轻掺杂阱区直接接触形成肖特基结，该金属硅化物为TiSi2或CoSi2或WSi或MoSi2或Pd2Si或PtSi，其厚度为
相对于普通金属材料而言，金属硅化物具有更好的化学稳定性和温度稳定性，电阻率较低，选择不同的金属硅化物可以获得不同的肖特基势垒高度，最重要的是金属硅化物的形成工艺与半导体器件制备工艺完全兼容。
进一步的，本发明提供的N-P互补肖特基二极管结构中的N型肖特基二极管结构中，扩散阻挡层覆盖至少一部分金属硅化物表面，而金属电极引出层覆盖至少一部分扩散阻挡层。
进一步的，本发明提供的N-P互补肖特基二极管结构中，所涉及扩散阻挡层材料为Ta或Ni或W或Ti或Mo或Cr或V或Nb-Ni或Mo-Ni或Si-Ni或Si-W或Mo-Si或Ir-Ta或Ni-W或TiN，其厚度为
所涉及金属电极的引出材料为Al或W，其厚度为0.3μm～1.5μm。
扩散阻挡层的引入，是由于当金属电极引出材料与金属硅化物接触后，在一定得温度下会与其发生化学反应，生成多元金属复合硅化物，多元金属硅化物的存在会产生器件性能不稳定的情形，表现为肖特基势垒高度和理想因子的改变，从而导致器件电学参数的退化。为了克服这一问题，必须在金属硅化物与电极材料之间加入一层导电金属扩散阻挡层。选择扩散阻挡层材料的主要参数是再结晶温度、材料的电阻率和硅化物及电极材料原子在其材料内的扩散系数。
进一步的，本发明提供的N-P互补肖特基二极管结构中，N型轻掺杂阱区以及P型轻掺杂阱区的掺杂浓度均为1E15cm-3～1E17cm-3。
更进一步的，本发明提供的N-P互补肖特基二极管结构中，P型肖特基二极管还包括一扩散阻挡层，其位于P型轻掺杂阱区与金属电极引出层之间，且该扩散阻挡层覆盖至少一部分P型轻掺杂阱区，而金属电极引出层覆盖至少一部分该扩散阻挡层。
本发明的技术效果是，位于同一半导体衬底上的N-P互补肖特基二极管结构中，N型肖特基二极管采用金属硅化物与硅半导体N型轻掺杂阱区直接接触形成肖特基结，并通过扩散阻挡层和金属电极引出层与外界电极连接，克服了金属材料氧化对肖特基结特性的影响；而P型肖特基二极管则采用金属电极引出层与硅半导体P型轻掺杂阱区直接接触形成肖特基结，其间不包含金属硅化物，克服了金属硅化物与P型轻掺杂阱区直接接触所带来的高功耗的问题，使得N型肖特基二极管和P型肖特基二极管同时具有优良的正向和反向特性，提高了N-P互补肖特基二极管的整体性能。
附图说明
图1为金属材料与半导体直接接触的普通肖特基二极管结构示意图；
图2a为本发明提供的N-P互补肖特基二极管结构第一具体实施方式示意图；
图2b为本发明提供的N-P互补肖特基二极管结构第二具体实施方式示意图；
图2c为本发明提供的N-P互补肖特基二极管结构第三具体实施方式示意图；
图3a为金属材料与半导体直接接触的普通N型肖特基二极管结构输出特性曲线图；
图3b为本发明提供的N-P互补肖特基二极管结构中N型肖特基二极管结构输出特性曲线图；
图4a为金属硅化物与半导体直接接触的P型肖特基二极管结构输出特性曲线图；
图4b为本发明提供的N-P互补肖特基二极管结构中P型肖特基二极管结构输出特性曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
首先，结合附图给出本发明所述的N-P互补肖特基二极管结构的第一具体实施方式。
图2a为本具体实施方式所述N-P互补肖特基二极管结构示意图。
如图2a所示，本发明提供的N-P互补肖特基二极管结构200a包括一N型肖特基二极管210a和一P型肖特基二极管220a，其中：N型肖特基二极管210a和P型肖特基二极管220a位于同一半导体衬底201上；N型肖特基二极管210a包括N型轻掺杂阱区202、金属硅化物203、扩散阻挡层204a和金属电极引出层205a，其中，N型轻掺杂阱区202位于半导体衬底201中，金属硅化物203与N型轻掺杂阱区202直接接触形成肖特基结，扩散阻挡层204a和金属电极引出层205a依次覆盖在金属硅化物203表面；而P型肖特基二极管220a则包括P型轻掺杂阱区206和金属电极引出层205b，其中，P型轻掺杂阱区206位于半导体衬底201中，金属电极引出层205b与P型轻掺杂阱区206直接接触形成肖特基结。本具体实施方式提供的N-P互补肖特基二极管结构200a中，N型轻掺杂阱区202和P型轻掺杂阱区206的掺杂浓度均为1E15cm-3～1E17cm-3。
如图2a所示，在N型肖特基二极管210a中，金属硅化物层203的厚度为位于半导体衬底201表面，并覆盖至少一部分N型轻掺杂阱区202，金属硅化物203与轻掺杂的N型阱区202直接接触，形成金属-半导体接触的肖特基结，扩散阻挡层204a和金属电极引出层205a依次覆盖在金属硅化物203表面。本具体实施方式提供的N-P互补肖特基二极管结构中，金属材料的选择是影响肖特基二极管特性的关键。金属材料的选择应符合下述几个条件：具有良好的导电性能(即低的电阻率)，且微区径向分布均匀，具有良好的化学稳定性和温度稳定性，与半导体接触后具有较低的势垒高度，因为势垒高度在很大程度上决定了肖特基二极管的正向压降。对于N型肖特基二极管210a而言，相对于普通金属材料而言，金属硅化物具有更好的化学稳定性和温度稳定性，电阻率较低，选择不同的金属硅化物可以获得不同的肖特基势垒高度，最重要的是金属硅化物的形成工艺与半导体器件制备工艺完全兼容。
在本具体实施方式提供的N-P互补肖特基二极管结构200a中，根据N型肖特基二极管210a所涉及器件的技术指标要求和各种金属硅化物的肖特基势垒高度，金属硅化物层203材料可选择TiSi2或CoSi2或WSi或MoSi2或Pd2Si或PtSi，其金属层可以采用真空蒸发、磁控溅射或电子束蒸发等工艺方法来制备。作为最佳设计方案，本实施例选用的金属硅化物203材料为CoSi2，其厚度为
使用金属硅化物虽然可以制备具有良好肖特基特性的二极管，但是一般金属硅化物的可焊性较差，不能直接作为电极材料使用，因此，必须采用可焊性能良好的其他导电金属材料来制备引出电极，本具体实施方式所涉及的金属电极引出层205a材料为Al或W，金属电极引出层厚度为0.3μm～1.5μm。作为最佳设计方案，本实施例选用的金属电极引出层205a材料为Al，金属电极引出层205a厚度为0.5μm。
然而，当金属电极引出层205a材料与金属硅化物203接触后，在一定的温度下会与其发生化学反应，生成多元金属复合硅化物，多元金属硅化物的存在会产生器件性能不稳定的情形，表现为肖特基势垒高度和理想因子的改变，从而导致器件电学参数的退化。为了克服这一问题，必须在金属硅化物203与金属电极引出层205a材料之间加入一层导电金属扩散阻挡层204a。选择扩散阻挡层204a材料的主要参数是再结晶温度、材料的电阻率和硅化物及电极材料原子在其材料内的扩散系数。常用的材料有Ta、Ni、W、Ti、Mo、Cr、V等难熔金属。此外，也可以采用金属合金作为扩散阻挡层204a材料，如：Nb-Ni、Mo-Ni、Si-Ni、Si-W、Mo-Si、Ir-Ta、Ni-W、TiN等。在本发明所涉及的肖特基二极管结构200a中，扩散阻挡层204a材料可为上述难熔金属或金属合金中的任一种，作为最佳设计方案，本实施例选用的扩散阻挡层204a材料为TiN，扩散阻挡层204a的厚度为
扩散阻挡层204a及金属电极引出层205a均采用化学气相淀积(CVD)工艺进行制备。这种带有扩散阻挡层204a的多层金属化设计很好的实现了N型肖特基二极管210a的各项电学和可靠性指标。
如图2a所示，本具体实施方式提供的N-P互补肖特基二极管结构200a中，P型肖特基二极管220a不包含金属硅化物层203及扩散阻挡层204a，在金属硅化物层203沉积前，在P型肖特基二极管220a的P型轻掺杂阱区206区域首先沉积一硅化物阻挡层，以防止在该位置沉积金属硅化物203。在P型肖特基二极管220a中，金属电极引出层205b直接与P型轻掺杂阱区206接触形成肖特基结，并用于连接外部电极。本具体实施方式所涉及的金属电极引出层205b与N型肖特基二极管210a的金属电极引出层205a参数一致，其材料也为Al或W，厚度为0.3μm～1.5μm。作为最佳设计方案，本实施例选用的金属电极引出层205b材料也为Al，金属电极引出层205b厚度为0.5μm，与N型肖特基二极管210a的金属电极引出层205a同步制备。
接下来，结合附图给出本发明所述的N-P互补肖特基二极管结构的第二具体实施方式。
图2b为本具体实施方式所述N-P互补肖特基二极管结构示意图。
如图2b所示，本发明提供的N-P互补肖特基二极管结构200b包括一N型肖特基二极管210b和一P型肖特基二极管220b，其中：N型肖特基二极管210b和P型肖特基二极管220b位于同一半导体衬底201上；N型肖特基二极管210b包括N型轻掺杂阱区202、金属硅化物203、扩散阻挡层204a和金属电极引出层205a，其中，N型轻掺杂阱区202位于半导体衬底201中，金属硅化物203与N型轻掺杂阱区202直接接触形成肖特基结，扩散阻挡层204a和金属电极引出层205b依次覆盖在金属硅化物203表面；而P型肖特基二极管220b则包括P型轻掺杂阱区206、扩散阻挡层204b和金属电极引出层205b，其中，P型轻掺杂阱区206位于半导体衬底201中，金属电极引出层205b通过扩散阻挡层204b与P型轻掺杂阱区206接触形成肖特基结，扩散阻挡层204b和金属电极引出层205b依次覆盖在P型轻掺杂阱区206表面。本具体实施方式提供的N-P互补肖特基二极管结构200b中，N型轻掺杂阱区202和P型轻掺杂阱区206的掺杂浓度均为1E15cm-3～1E17cm-3。
如图2b所示，在N型肖特基二极管210b中，金属硅化物层203的厚度为
位于半导体衬底201表面，并覆盖至少一部分N型轻掺杂阱区202，金属硅化物203与轻掺杂的N型阱区202直接接触，形成金属-半导体接触的肖特基结，扩散阻挡层204a和金属电极引出层205a依次覆盖在金属硅化物203表面。本具体实施方式提供的N-P互补肖特基二极管结构200b中，金属材料的选择是影响肖特基二极管特性的关键。金属材料的选择应符合下述几个条件：具有良好的导电性能(即低的电阻率)，且微区径向分布均匀，具有良好的化学稳定性和温度稳定性，与半导体接触后具有较低的势垒高度，因为势垒高度在很大程度上决定了肖特基二极管的正向压降。对于N型肖特基二极管210b而言，相对于普通金属材料而言，金属硅化物具有更好的化学稳定性和温度稳定性，电阻率较低，选择不同的金属硅化物可以获得不同的肖特基势垒高度，最重要的是金属硅化物的形成工艺与半导体器件制备工艺完全兼容。
在本具体实施方式提供的N-P互补肖特基二极管结构200b中，根据N型肖特基二极管210b所涉及器件的技术指标要求和各种金属硅化物的肖特基势垒高度，金属硅化物层203材料可选择TiSi2或CoSi2或WSi或MoSi2或Pd2Si或PtSi，其金属层可以采用真空蒸发、磁控溅射或电子束蒸发等工艺方法来制备。作为最佳设计方案，本实施例选用的金属硅化物203材料为TiSi2，其厚度为
使用金属硅化物虽然可以制备具有良好肖特基特性的二极管，但是一般金属硅化物的可焊性较差，不能直接作为电极材料使用，因此，必须采用可焊性能良好的其他导电金属材料来制备引出电极，本具体实施方式所涉及的金属电极引出层205a材料为Al或W，金属电极引出层厚度为0.3μm～1.5μm。作为最佳设计方案，本实施例选用的金属电极引出层205a材料为W，金属电极引出层205a厚度为0.3μm～1.5μm。
然而，当金属电极引出层205a材料与金属硅化物203接触后，在一定的温度下会与其发生化学反应，生成多元金属复合硅化物，多元金属硅化物的存在会产生器件性能不稳定的情形，表现为肖特基势垒高度和理想因子的改变，从而导致器件电学参数的退化。为了克服这一问题，必须在金属硅化物203与金属电极引出层205a材料之间加入一层导电金属扩散阻挡层204a。选择扩散阻挡层204a材料的主要参数是再结晶温度、材料的电阻率和硅化物及电极材料原子在其材料内的扩散系数。常用的材料有Ta、Ni、W、Ti、Mo、Cr、V等难熔金属。此外，也可以采用金属合金作为扩散阻挡层204a材料，如：Nb-Ni、Mo-Ni、Si-Ni、Si-W、Mo-Si、Ir-Ta、Ni-W、TiN等。在本发明所涉及的肖特基二极管结构中，扩散阻挡层204a材料可为上述难熔金属或金属合金中的任一种，作为最佳设计方案，本实施例选用的扩散阻挡层204a材料为Ni，扩散阻挡层204a覆盖部分金属硅化物203，扩散阻挡层204a的厚度为
扩散阻挡层204a及金属电极引出层205a均采用化学气相淀积(CVD)工艺进行制备。这种带有扩散阻挡层204a的多层金属化设计很好的实现了N型肖特基二极管210b的各项电学和可靠性指标。
如图2b所示，本具体实施方式提供的N-P互补肖特基二极管结构200b中，P型肖特基二极管220b不包含金属硅化物层203，在金属硅化物层203沉积前，在P型肖特基二极管220b的P型轻掺杂阱区206区域首先沉积一硅化物阻挡层，以防止在该位置沉积金属硅化物203。在P型肖特基二极管220b中，金属电极引出层205b通过扩散阻挡层204b与P型轻掺杂阱区206接触形成肖特基结，并用于连接外部电极。本具体实施方式所涉及的P型肖特基二极管220b的扩散阻挡层204b及金属电极引出层205b与N型肖特基二极管210b的扩散阻挡层204a及金属电极引出层205a参数一致。作为最佳设计方案，本实施例P型肖特基二极管220b中，选用的扩散阻挡层204b材料为Ni，覆盖部分P型轻掺杂阱区206的表面，其厚度为所选用的金属电极引出层205b材料也为W，金属电极引出层205b厚度为0.3μm～1.5μm，本实施例P型肖特基二极管220b的扩散阻挡层204b及金属电极引出层205b的制备与N型肖特基二极管210b的扩散阻挡层204a及金属电极引出层205a的制备分别同步进行。
接下来，结合附图给出本发明所述的N-P互补肖特基二极管结构的第三具体实施方式。
图2c为本具体实施方式所述N-P互补肖特基二极管结构200c示意图。
如图2c所示，本发明提供的N-P互补肖特基二极管结构200c包括一N型肖特基二极管210c和一P型肖特基二极管220c，其中：N型肖特基二极管210c和P型肖特基二极管220c位于同一半导体衬底201上；N型肖特基二极管210c包括N型轻掺杂阱区202、金属硅化物203、扩散阻挡层204a和金属电极引出层205a，其中，N型轻掺杂阱区202位于半导体衬底201中，金属硅化物203与N型轻掺杂阱区202直接接触形成肖特基结，扩散阻挡层204a和金属电极引出层205b依次覆盖在金属硅化物203表面；而P型肖特基二极管220c则包括P型轻掺杂阱区206、扩散阻挡层204b和金属电极引出层205b，其中，P型轻掺杂阱区206位于半导体衬底201中，金属电极引出层205b通过扩散阻挡层204b与P型轻掺杂阱区206接触形成肖特基结，扩散阻挡层204b和金属电极引出层205b依次覆盖在P型轻掺杂阱区206表面。本具体实施方式提供的N-P互补肖特基二极管结构200c中，N型轻掺杂阱区202和P型轻掺杂阱区206的掺杂浓度均为1E15cm-3～1E17cm-3。
如图2c所示，在N型肖特基二极管210c中，金属硅化物层203的厚度为
位于半导体衬底201表面，并覆盖至少一部分N型轻掺杂阱区202，金属硅化物203与轻掺杂的N型阱区202直接接触，形成金属-半导体接触的肖特基结，扩散阻挡层204a和金属电极引出层205a依次覆盖在金属硅化物203表面。本具体实施方式提供的N-P互补肖特基二极管结构200b中，金属材料的选择是影响肖特基二极管特性的关键。金属材料的选择应符合下述几个条件：具有良好的导电性能(即低的电阻率)，且微区径向分布均匀，具有良好的化学稳定性和温度稳定性，与半导体接触后具有较低的势垒高度，因为势垒高度在很大程度上决定了肖特基二极管的正向压降。对于N型肖特基二极管210c而言，相对于普通金属材料而言，金属硅化物具有更好的化学稳定性和温度稳定性，电阻率较低，选择不同的金属硅化物可以获得不同的肖特基势垒高度，最重要的是金属硅化物的形成工艺与半导体器件制备工艺完全兼容。
在本具体实施方式提供的N-P互补肖特基二极管结构200c中，根据N型肖特基二极管210c所涉及器件的技术指标要求和各种金属硅化物的肖特基势垒高度，金属硅化物层203材料可选择TiSi2或CoSi2或WSi或MoSi2或Pd2Si或PtSi，其金属层可以采用真空蒸发、磁控溅射或电子束蒸发等工艺方法来制备。作为最佳设计方案，本实施例选用的金属硅化物203材料为CoSi2，其厚度为
使用金属硅化物虽然可以制备具有良好肖特基特性的二极管，但是一般金属硅化物的可焊性较差，不能直接作为电极材料使用，因此，必须采用可焊性能良好的其他导电金属材料来制备引出电极，本具体实施方式所涉及的金属电极引出层205a材料为Al或W，金属电极引出层厚度为0.3μm～1.5μm。作为最佳设计方案，本实施例选用的金属电极引出层205a材料为Al，金属电极引出层205a厚度为1μm。
然而，当金属电极引出层205a材料与金属硅化物203接触后，在一定的温度下会与其发生化学反应，生成多元金属复合硅化物，多元金属硅化物的存在会产生器件性能不稳定的情形，表现为肖特基势垒高度和理想因子的改变，从而导致器件电学参数的退化。为了克服这一问题，必须在金属硅化物203与金属电极引出层205a材料之间加入一层导电金属扩散阻挡层204a。选择扩散阻挡层204a材料的主要参数是再结晶温度、材料的电阻率和硅化物及电极材料原子在其材料内的扩散系数。常用的材料有Ta、Ni、W、Ti、Mo、Cr、V等难熔金属。此外，也可以采用金属合金作为扩散阻挡层204a材料，如：Nb-Ni、Mo-Ni、Si-Ni、Si-W、Mo-Si、Ir-Ta、Ni-W、TiN等。在本发明所涉及的肖特基二极管结构中，扩散阻挡层204a材料可为上述难熔金属或金属合金中的任一种，作为最佳设计方案，本实施例选用的扩散阻挡层204a材料为TiN，扩散阻挡层204a覆盖部分金属硅化物203，扩散阻挡层204a的厚度为
扩散阻挡层204a及金属电极引出层205a均采用化学气相淀积(CVD)工艺进行制备。这种带有扩散阻挡层204a的多层金属化设计很好的实现了N型肖特基二极管210c的各项电学和可靠性指标。
如图2c所示，本具体实施方式提供的N-P互补肖特基二极管结构200b中，P型肖特基二极管220c不包含金属硅化物层203，在金属硅化物层203沉积前，在P型肖特基二极管220c的P型轻掺杂阱区206区域首先沉积一硅化物阻挡层，以防止在该位置沉积金属硅化物203。在P型肖特基二极管220b中，金属电极引出层205c通过扩散阻挡层204b与P型轻掺杂阱区206接触形成肖特基结，并用于连接外部电极。本具体实施方式所涉及的P型肖特基二极管220c的扩散阻挡层204b及金属电极引出层205b与N型肖特基二极管210c的扩散阻挡层204a及金属电极引出层205a参数一致。作为最佳设计方案，本实施例P型肖特基二极管220c中，选用的扩散阻挡层204b材料为TiN，覆盖部分P型轻掺杂阱区206的表面，其厚度为
所选用的金属电极引出层205b材料也为Al，金属电极引出层205b厚度为1μm，本实施例P型肖特基二极管220c的扩散阻挡层204b及金属电极引出层205b的制备与N型肖特基二极管210c的扩散阻挡层204a及金属电极引出层205a的制备分别同步进行。
本具体实施方式提供的N-P互补肖特基二极管结构200a/200b/200c，在N型肖特基二极管结构210a/210b/210c中，通过金属硅化物203与硅半导体N型轻掺杂阱区202直接接触形成肖特基结，并通过扩散阻挡层204和金属电极引出层205a与外界电极连接，克服了金属材料氧化对N型肖特基结特性的影响，实现了低功耗的技术指标，具有优良的正向和反向特性，提高了N型肖特基二极管210a/210b/210c的性能。图3a所示为金属材料与半导体直接接触的普通N型肖特基二极管结构输出特性曲线，图3b所示为本发明所提供的N-P互补肖特基二极管结构200a/200b/200c中N型肖特基二极管210a/210b/210c的输出特性曲线，由图3a、图3b对比可知，与金属材料与半导体直接接触形成的普通N型肖特基二极管相比，本发明提供的N-P互补肖特基二极管结构200a/200b/200c中N型肖特基二极管210a/210b/210c的输出功率可提高近两个量级。而在P型肖特基二极管结构220a/220b/220c中，不包含金属硅化物203，金属电极引出层205b直接或通过扩散阻挡层204b与硅半导体P型轻掺杂阱区206接触形成肖特基结，并与外界电极连接，克服了金属硅化物对P型肖特基结性能的影响，同样实现了低功耗的技术指标，具有优良的正向和反向特性，提高了P型肖特基二极管220a/220b/220c的性能。图4a所示为金属硅化物与半导体接触的P型肖特基二极管结构输出特性曲线，图4b为本发明所提供的N-P互补肖特基二极管结构200a/200b/200c中P型肖特基二极管220a/220b/220c的输出特性曲线，由图4a、图4b对比可知，与金属硅化物与半导体接触形成的P型肖特基二极管相比，本发明提供的N-P互补肖特基二极管结构200a/200b/200c中P型肖特基二极管220a/220b/220Cd额输出功率可提高近四个量级。
本具体实施方式提供的N-P互补肖特基二极管结构200a/200b/200c同时克服了N型肖特基二极管210a/210b/210c和P型肖特基二极管220a/220b/220c的高功耗问题，使得N型肖特基二极管210a/210b/210c和P型肖特基二极管220a/220b/220c同时具有优良的正向和反向特性，提高了N-P互补肖特基二极管200a/200b/200c的整体性能。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
Claims (12)
1.一种N-P互补肖特基二极管结构，包括至少一N型肖特基二极管和至少一P型肖特基二极管，其特征在于：
所述N型肖特基二极管和所述P型肖特基二极管位于同一半导体衬底上；
所述N型肖特基二极管包括：N型轻掺杂阱区、金属硅化物、扩散阻挡层和金属电极引出层，其中，所述N型轻掺杂阱区位于半导体衬底中，所述金属硅化物与所述N型轻掺杂阱区直接接触形成肖特基结，所述扩散阻挡层和金属电极引出层依次覆盖在所述金属硅化物表面；
所述P型肖特基二极管包括：P型轻掺杂阱区和金属电极引出层，其中，所述P型请掺杂阱区位于半导体衬底中，所述金属电极引出层与所述P型轻掺杂阱区接触形成肖特基结。
2.根据权利要求1所述的N-P互补肖特基二极管结构，其特征在于，所述N型轻掺杂阱区和所述P型轻掺杂阱区的掺杂浓度均为1E15cm-3～1E17cm-3。
3.根据权利要求1所述的N-P互补肖特基二极管结构，其特征在于，所述扩散阻挡层材料为Ta或Ni或W或Ti或Mo或Cr或V或Nb-Ni或Mo-Ni或Si-Ni或Si-W或Mo-Si或Ir-Ta或Ni-W或TiN。
4.根据权利要求3所述的N-P互补肖特基二极管结构，其特征在于，所述扩散阻挡层厚度为
5.根据权利要求1所述的N-P互补肖特基二极管结构，其特征在于，所述金属电极的引出材料为Al或W。
6.根据权利要求5所述的N-P互补肖特基二极管结构，其特征在于，所述金属电极引出层厚度为0.3μm～1.5μm。
7.根据权利要求1所述的N-P互补肖特基二极管结构，其特征在于，所述N型肖特基二极管中，金属硅化物层位于半导体衬底表面，并覆盖至少一部分所述N型轻掺杂阱区，与所述N型轻掺杂阱区直接接触形成肖特基结。
8.根据权利要求1所述的N-P互补肖特基二极管结构，其特征在于，所述金属硅化物为TiSi2或CoSi2或WSi或MoSi2或Pd2Si或PtSi。
9.根据权利要求8所述的N-P互补肖特基二极管结构，其特征在于，所述金属硅化物层厚度为
10.根据权利要求4所述的N-P互补肖特基二极管结构，其特征在于，所述N型肖特基二极管结构的扩散阻挡层覆盖至少一部分金属硅化物表面。
11.根据权利要求10所述的N-P互补肖特基二极管结构，其特征在于，所述N型肖特基二极管结构的金属电极引出层覆盖至少一部分扩散阻挡层表面。
12.根据权利要求1至11中任一项所述的N-P互补肖特基二极管结构，其特征在于，所述P型肖特基二极管还包括一扩散阻挡层，其位于所述P型轻掺杂阱区和金属电极引出层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101214512A CN101814499B (zh) | 2010-03-10 | 2010-03-10 | 一种n-p互补肖特基二极管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101214512A CN101814499B (zh) | 2010-03-10 | 2010-03-10 | 一种n-p互补肖特基二极管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101814499A true CN101814499A (zh) | 2010-08-25 |
| CN101814499B CN101814499B (zh) | 2012-02-08 |
Family
ID=42621691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101214512A Active CN101814499B (zh) | 2010-03-10 | 2010-03-10 | 一种n-p互补肖特基二极管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101814499B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300892A (zh) * | 2018-09-04 | 2019-02-01 | 中国电子科技集团公司第五十五研究所 | 基于键合转移的超大功率限幅器mmic及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286450A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 萧特基二极管的制造方法 |
| US20090283841A1 (en) * | 2008-01-30 | 2009-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky device |
| CN101656272A (zh) * | 2009-07-22 | 2010-02-24 | 上海宏力半导体制造有限公司 | 一种肖特基二极管及其制备方法 |
-
2010
- 2010-03-10 CN CN2010101214512A patent/CN101814499B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286450A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 萧特基二极管的制造方法 |
| US20090283841A1 (en) * | 2008-01-30 | 2009-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky device |
| CN101656272A (zh) * | 2009-07-22 | 2010-02-24 | 上海宏力半导体制造有限公司 | 一种肖特基二极管及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300892A (zh) * | 2018-09-04 | 2019-02-01 | 中国电子科技集团公司第五十五研究所 | 基于键合转移的超大功率限幅器mmic及制备方法 |
| CN109300892B (zh) * | 2018-09-04 | 2021-01-26 | 中国电子科技集团公司第五十五研究所 | 基于键合转移的超大功率限幅器mmic及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101814499B (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yang et al. | Dual-function electron-conductive, hole-blocking titanium nitride contacts for efficient silicon solar cells | |
| CN105993079B (zh) | 具有隧道电介质的太阳能电池 | |
| Meier et al. | Contact resistance: Its measurement and relative importance to power loss in a solar cell | |
| CN101667600A (zh) | 一种肖特基二极管结构 | |
| JP4994261B2 (ja) | 低減されたオン抵抗を有するダイオード、および関連する製造方法 | |
| CN103515451B (zh) | 双凹沟槽式肖特基势垒元件 | |
| TWI414071B (zh) | 具有增強擊穿電壓的肖特基二極體結構及製造方法 | |
| CN201126822Y (zh) | 肖特基二极管 | |
| WO2016025773A1 (en) | Rear wide band gap passivated perc solar cells | |
| US20230307569A1 (en) | Carrier-selective contact junction silicon solar cell and manufacturing method therefor | |
| CN103426910B (zh) | 功率半导体元件及其边缘终端结构 | |
| Xue et al. | Carrier-selective interlayer materials for silicon solar cell contacts | |
| GB1253902A (en) | Semiconductor devices | |
| CN101814499B (zh) | 一种n-p互补肖特基二极管结构 | |
| Talesara et al. | Vertical GaN-on-GaN pn power diodes with Baliga figure of merit of 27 GW/cm2 | |
| CN103033276B (zh) | 碳化硅温度传感器及其制造方法 | |
| CN110197853A (zh) | 一种结势垒肖特基二极管 | |
| CN103456796B (zh) | 一种沟槽型肖特基功率器件结构及其制造方法 | |
| US20180358451A1 (en) | Method of manufacturing power semiconductor device | |
| CN112151625B (zh) | 太阳电池及生产方法、电池组件 | |
| CN105633172A (zh) | 肖特基势垒二极管及其制备方法 | |
| CN115602721B (zh) | 一种降低接触电阻的方法及组件 | |
| Wen et al. | Co‐optimization of emitter profile and metal grid of selective emitter silicon solar cells | |
| CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
| US10243096B2 (en) | Crack-tolerant photovoltaic cell structure and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140509 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140509 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |