CN101807892B - 具有自动调整输出阻抗功能的线驱动器 - Google Patents

Abstract

一种线驱动器，用于放大输入信号，并输出一输出信号，且包含差动放大器、一对串接电阻器、一对负反馈电阻器、一对反馈可变电阻器及调整单元。该调整单元根据该输出信号调整该对反馈可变电阻器的电阻值，以达到自动调整输出阻抗的功能。

Description

具有自动调整输出阻抗功能的线驱动器

技术领域

本发明是有关于一种线驱动器，特别是指一种具有自动调整输出阻抗功能的线驱动器。

背景技术

现今常使用传输线(transmission line)来传输高速信号，并使用线驱动器(line driver)来驱动传输线。为了减少信号的反射，线驱动器的输出阻抗需与传输线的本质阻抗匹配。

线驱动器适用于形成集成电路的一部分，因此其输出阻抗会随着集成电路的制程偏移而偏离设计值，导致与传输线的本质阻抗不匹配。目前已发展出多种方式来校正线驱动器的输出阻抗(例如美国发明专利第7119611号所揭露的)，以消除集成电路的制程偏移的影响。

发明内容

因此，本发明的目的即在提供一种低功率消耗并具有自动调整输出阻抗功能的线驱动器。

本发明的线驱动器具有第一输出端与第二输出端，该第一输出端与该第二输出端输出一输出信号，该线驱动器包含：差动放大器，用以放大输入信号，该差动放大器包括反向输入端、非反向输入端、反向输出端及非反向输出端，其中，该反向输入端及该非反向输入端接收该输入信号；一对串接电阻器，其中第一串接电阻器耦接在该差动放大器的非反向输出端与该第一输出端之间，而第二串接电阻器耦接在该差动放大器的反向输出端与该第二输出端之间；一对负反馈电阻器，其中第一负反馈电阻器耦接在该差动放大器的反向输入端及非反向输出端之间，而第二负反馈电阻器耦接在该差动放大器的非反向输入端及反向输出端之间；一对反馈可变电阻器，其中第一反馈可变电阻器耦接在该差动放大器的反向输入端与该第一输出端之间，而第二反馈可变电阻器耦接在该差动放大器的非反向输入端与该第二输出端之间；以及调整单元，耦接至该对反馈可变电阻器，用于根据该输出信号以调整该第一及该第二反馈可变电阻器的电阻值。

附图说明

图1是一电路示意图，说明本发明线驱动器的第一较佳实施例；

图2是一电路示意图，说明本发明线驱动器的第二较佳实施例；

图3是一电路示意图，说明本发明线驱动器的第三较佳实施例；

图4是一电路示意图，说明本发明线驱动器的第四较佳实施例；

图5是一电路示意图，说明本发明线驱动器的第五较佳实施例；及

图6是一电路示意图，说明本发明线驱动器的第六较佳实施例。

主要组件符号说明

11差动放大器

111、112晶体管

14、15晶体管

16、17串接电阻器

18、19负反馈电阻器

20、21反馈可变电阻器

20’、21’反馈可变电阻器

22调整单元

221比较器

222控制器

23参考振幅产生单元

231电压缓冲器

232、233电流源

234、235电阻器

24、25正反馈电阻器

24’、25’正反馈可变电阻器

26、27反馈电阻器

31负载

32、33电流源

具体实施方式

有关本发明之前述及其它技术内容、特点与功效，在以下配合参考附图的六个较佳实施例的详细说明中，将可清楚地呈现。

在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的组件是以相同的编号来表示。

第一较佳实施例

参阅图1，本发明线驱动器的第一较佳实施例设置于一集成电路中，且耦接到集成电路外部的一负载31(具有一电阻值R_l)。本实施例线驱动器具有一第一输出端OUT1与一第二输出端OUT2，且包含一包括一第一晶体管111和一第二晶体管112的差动放大器11、一第三晶体管14、一第四晶体管15、一对串接电阻器16、17、一对负反馈电阻器18、19、一对反馈可变电阻器20、21，及一调整单元22。

差动放大器11用于放大一输入信号，且包括一反向输入端、一非反向输入端、一反向输出端及一非反向输出端，其中，反向输入端及非反向输入端接收该输入信号。在本实施例中，输入信号是一电流信号I_in，且是参考集成电路外部的一参考电阻器(图未示)而产生。

第一晶体管111包括一栅极、一接收一电源电压的源极，及一耦接至非反向输出端的漏极。第二晶体管112包括一栅极、一接收电源电压的源极，及一耦接至反向输出端的漏极。第一晶体管111及第二晶体管112产生一驱动信号至非反向输出端及反向输出端。

串接电阻器16、17分别是一第一串接电阻器16及一第二串接电阻器17。第一串接电阻器16耦接到差动放大器11的非反向输出端与第一输出端OUT1之间。第二串接电阻器17耦接到差动放大器11的反向输出端与第二输出端OUT2之间。第一及第二串接电阻器16、17依据差动放大器11输出的驱动信号，以在第一输出端OUT1及第二输出端OUT2输出一输出信号至负载31。在本实施例中，输出信号是一电压信号。

第三晶体管14包括一耦接到第一晶体管111的栅极的栅极、一接收电源电压的源极，及一耦接到第一输出端OUT1的漏极。第四晶体管15包括一耦接到第二晶体管112的栅极的栅极、一接收电源电压的源极，及一耦接到第二输出端OUT2的漏极。在本实施例中，第三晶体管14的宽长比是第一晶体管111的宽长比的N倍，第四晶体管15的宽长比是第二晶体管112的宽长比的N倍，且N＞1。

负反馈电阻器18、19分别是一第一负反馈电阻器18及一第二负反馈电阻器19。第一负反馈电阻器18耦接在差动放大器11的反向输入端及非反向输出端之间。第二负反馈电阻器19耦接在差动放大器11的非反向输入端及反向输出端之间。

反馈可变电阻器20、21分别是一第一反馈可变电阻器20及一第二反馈可变电阻器21。第一反馈可变电阻器20耦接在差动放大器11的反向输入端及第一输出端OUT1之间。第二反馈可变电阻器21耦接在差动放大器11的非反向输入端及第二输出端OUT2之间。因此，第一及第二反馈可变电阻器20是负反馈可变电阻器。在本实施例中，每一反馈可变电阻器20、21包括多个电阻器(图未示)及多个开关(图未示)，其中，开关可被控制，以改变电阻器的耦接状态，进而改变反馈可变电阻器20、21的电阻值。

调整单元22耦接到第一输出端OUT1、第二输出端OUT2，及第一、第二反馈可变电阻器20、21，用于根据输出信号的振幅调整第一及第二反馈可变电阻器20、21的电阻值，以消除输出信号的振幅的偏移。

在电路设计时，第一及第二串接电阻器16、17的电阻值的设计值是R_s，第一及第二负反馈电阻器18、19的电阻值的设计值是R_f，第一及第二反馈可变电阻器20、21的电阻值的设计值是R_g，因此，本实施例线驱动器的输出阻抗的设计值R_out及输出信号的振幅的设计值V_out分别如式(1)及式(2)所示：

$R_{\mathrm{out}}=\frac{1}{(1+N)[\frac{1}{R_s}+\frac{1}{R_g}(1+\frac{R_f}{R_s})]},$ 式(1)

$V_{\mathrm{out}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{R_f}{R_s}}{\frac{1}{R_l}+(1+N)[\frac{1}{R_s}+\frac{1}{R_g}(1+\frac{R_f}{R_s})]}.$ 式(2)

由于集成电路的制程偏移，电阻器16～21的电阻值的实际值R_{s_real}、R_{f_real}、R_{g_real}会变成设计值R_s、R_f、R_g的1+x倍。在调整反馈可变电阻器20、21的电阻值，使其变成R′_g时，输出阻抗的校正值R_{out_cal}及输出信号的振幅的校正值V_{out_cal}分别如式(3)及式(4)所示：

$R_{\mathrm{out}\_\mathrm{cal}}=\frac{1}{(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}},$ 式(3)

$V_{\mathrm{out}\_\mathrm{cal}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{(1+x)R_f}{(1+x)R_s}}{\frac{1}{R_l}+(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}}.$ 式(4)

由式(1)至式(4)可知，当输出信号的振幅的偏移被消除时(即输出信号的振幅的校正值V_{out_cal}及设计值V_out相等)，式(5)将成立：

$\frac{1}{(1+x)R_s}+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}]=\frac{1}{R_s}+\frac{1}{R_g}(1+\frac{R_f}{R_s}),$ 式(5)

此时，输出阻抗的校正值R_{out_cal}及设计值R_out也恰好相等。因此，本实施例藉由调整单元22来校正输出信号的振幅，可以同时校正输出阻抗，且可以使输出信号的振幅及输出阻抗不偏离设计值。此外，本实施例藉由第三晶体管14与第四晶体管15来辅助地在第一输出端OUT1与第二输出端OUT2输出该输出信号，可减少流过第一及第二串接电阻器16、17上的电流量，以达到低功率消耗的功效。

在本实施例中，调整单元22包括一比较器221及一控制器222。比较器221耦接到第一输出端OUT1与第二输出端OUT2，用于比较输出信号的振幅与一参考振幅，并输出一比较结果。控制器222耦接到比较器221及第一、第二反馈可变电阻器20、21，用于根据比较结果调整第一及第二反馈可变电阻器20、21的电阻值。在本实施例中，控制器222在输出信号的振幅大于参考振幅时，将第一及第二反馈可变电阻器20、21的电阻值调小，而在输出信号的振幅小于参考振幅时，将第一及第二反馈可变电阻器20、21的电阻值调大。

本实施例可以更包含一参考振幅产生单元23。该参考振幅产生单元包括一电压缓冲器231、一第一电流源232、一第二电流源233、一第一电阻器234，及一第二电阻器235。电压缓冲器231用于缓冲一参考电压以产生一输出参考电压。在本实施例中，参考电压是一能隙电压(bandgap voltage)V_bg。第一电流源232用于提供一第一电流。第二电流源233用于提供一第二电流。在本实施例中，第一电流及第二电流是参考集成电路的一内部电阻器(图未示)而产生。第一电阻器234耦接在电压缓冲器231及第一电流源232之间。第二电阻器235耦接在电压缓冲器231及第二电流源233之间。第一电阻器234及第二电阻器235根据输出参考电压、第一电流及第二电流产生参考振幅。

第二较佳实施例

参阅图2，本发明线驱动器的第二较佳实施例与第一较佳实施例相似，不同之处在于：第一输出端OUT1耦接到集成电路的一第三电流源32，第二输出端OUT2耦接到集成电路的一第四电流源33。相较于第一较佳实施例，本实施例可以省去耦接到负载31所需的管脚(pin)，且仍可以达到自动调整输出阻抗的目的。

第三较佳实施例

参阅图3，本发明线驱动器的第三较佳实施例与第一、第二较佳实施例相似，不同之处在于：本实施例线驱动器更包含一对正反馈电阻器24、25。正反馈电阻器24、25分别是一第一正反馈电阻器24及一第二正反馈电阻器25。第一正反馈电阻器24耦接在差动放大器11的非反向输入端及第一输出端OUT1之间。第二正反馈电阻器25耦接在差动放大器11的反向输入端及第二输出端OUT2之间。

在电路设计时，第一及第二串接电阻器16、17的电阻值的设计值是R_s，第一及第二负反馈电阻器18、19的电阻值的设计值是R_f，第一及第二反馈可变电阻器20、21的电阻值的设计值是R_g，第一及第二正反馈电阻器24、25的电阻值的设计值是R_p，因此，本实施例线驱动器的输出阻抗的设计值R_out及输出信号的振幅的设计值V_out分别如式(6)及式(7)所示：

$R_{\mathrm{out}}=\frac{1}{(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})]},$ 式(6)

$V_{\mathrm{out}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{R_f}{R_s}}{\frac{1}{R_l}+(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})]}.$ 式(7)

由于集成电路的制程偏移，电阻器16～21、24、25的电阻值的实际值R_{s_real}、R_{f_real}、R_{g_real}、R_{p_real}会变成设计值R_s、R_f、R_g、R_p的1+x倍。在调整反馈可变电阻器20、21的电阻值，使其变成R′_g时，输出阻抗的校正值R_{out_cal}及输出信号的振幅的校正值V_{out_cal}分别如式(8)及式(9)所示：

$R_{\mathrm{out}\_\mathrm{cal}}=\frac{1}{(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{(1+x)R_p}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}},$ 式

(8)

$V_{\mathrm{out}\_\mathrm{cal}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{(1+x)R_f}{(1+x)R_s}}{\frac{1}{R_l}+(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{(1+x)R_p}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}}$ 式

(9)

由式(6)至式(9)可知，当输出信号的振幅的偏移被消除时(即输出信号的振幅的校正值V_{out_cal}及设计值V_out相等)，式(10)将成立：

$\frac{1}{(1+x)R_s}+\frac{1}{(1+x)R_p}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}]$

                          ，式(10)

$=\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})$

此时，输出阻抗的校正值R_{out_cal}及设计值R_out也恰好相等。因此，本实施例藉由调整单元22来校正输出信号的振幅，可以同时校正输出阻抗，且可以使输出信号的振幅及输出阻抗不偏离设计值。

第四较佳实施例

参阅图4，本发明线驱动器的第四较佳实施例与第三较佳实施例相似，不同之处在于：本实施例线驱动器是包含一对正反馈可变电阻器24’、25’，且调整单元22除了耦接到反馈可变电阻器20、21的外，更耦接到正反馈可变电阻器24’、25’。调整单元22用于根据输出信号的振幅调整正反馈可变电阻器24’、25’的电阻值，以消除输出信号的振幅的偏移。正反馈可变电阻器24’、25’分别是一第一正反馈可变电阻器24’及一第二正反馈可变电阻器25’。

在电路设计时，第一及第二串接电阻器16、17的电阻值的设计值是R_s，第一及第二负反馈电阻器18、19的电阻值的设计值是R_f，第一及第二反馈可变电阻器20、21的电阻值的设计值是R_g，第一及第二正反馈可变电阻器24’、25’的电阻值的设计值是R_p，因此，本实施例线驱动器的输出阻抗的设计值R_out及输出信号的振幅的设计值V_out分别如式(11)及式(12)所示：

$R_{\mathrm{out}}=\frac{1}{(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})]},$ 式(11)

$V_{\mathrm{out}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{R_f}{R_s}}{\frac{1}{R_l}+(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})]}.$ 式(12)

由于集成电路的制程偏移，电阻器16～21、24’、25’的电阻值的实际值R_{s_real}、R_{f_real}、R_{g_real}、R_{p_real}会变成设计值R_s、R_f、R_g、R_p的1+x倍。在调整第一及第二反馈可变电阻器20、21的电阻值，使其变成R′_g，及调整第一及第二正反馈可变电阻器24’、25’的电阻值，使其变成R′_p时，输出阻抗的校正值R_{out_cal}及输出信号的振幅的校正值V_{out_cal}分别如式(13)及式(14)所示：

$R_{\mathrm{out}\_\mathrm{cal}}=\frac{1}{(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}},$

式(13)

$V_{\mathrm{out}\_\mathrm{cal}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{(1+x)R_f}{(1+x)R_s}}{\frac{1}{R_l}+(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}}.$

式(14)

由式(11)至式(14)可知，当输出信号的振幅的偏移被消除时(即输出信号的振幅的校正值V_{out_cal}及设计值V_out相等)，式(15)将成立：

$\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{R_g^{\′}}[1+\frac{(1+x)R_f}{(1+x)R_s}]$

$=\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s}),$ 式(15)

此时，输出阻抗的校正值R_{out_cal}及设计值R_out也恰好相等。因此，本实施例藉由调整单元22来校正输出信号的振幅，可以同时校正输出阻抗，且可以使输出信号的振幅及输出阻抗不偏离设计值。

第五较佳实施例

参阅图5，本发明线驱动器的第五较佳实施例与第一、第二较佳实施例相似，不同之处在于：第一反馈可变电阻器20’耦接在差动放大器11的非反向输入端及第一输出端OUT1之间，第二反馈可变电阻器21’耦接在差动放大器11的反向输入端及第二输出端OUT2之间。因此，第一及第二反馈可变电阻器20’、21’是正反馈可变电阻器。

在电路设计时，第一及第二串接电阻器16、17的电阻值的设计值是R_s，第一及第二负反馈电阻器18、19的电阻值的设计值是R_f，第一及第二反馈可变电阻器20’、21’的电阻值的设计值是R_p，因此，本实施例线驱动器的输出阻抗的设计值R_out及输出信号的振幅的设计值V_out分别如式(16)及式(17)所示：

$R_{\mathrm{out}}=\frac{1}{(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})]},$ 式(16)

$V_{\mathrm{out}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{R_f}{R_s}}{\frac{1}{R_l}+(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})]}.$ 式(17)

由于集成电路的制程偏移，电阻器16～21’的电阻值的实际值R_{s_real}、R_{f_real}、R_{p_real}会变成设计值R_s、R_f、R_p的1+x倍。在调整第一及第二反馈可变电阻器20’、21’的电阻值，使其变成R′_p时，输出阻抗的校正值R_{out_cal}及输出信号的振幅的校正值V_{out_cal}分别如式(18)及式(19)所示：

$R_{\mathrm{out}\_\mathrm{cal}}=\frac{1}{(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}},$ 式(18)

$V_{\mathrm{out}\_\mathrm{cal}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{(1+x)R_f}{(1+x)R_s}}{\frac{1}{R_l}+(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}}.$ 式(19)

由式(16)至式(19)可知，当输出信号的振幅的偏移被消除时(即输出信号的振幅的校正值V_{out_cal}及设计值V_out相等)，式(20)将成立：

$\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]=\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s}),$ 式(20)

此时，输出阻抗的校正值R_{out_cal}及设计值R_out也恰好相等。因此，本实施例藉由调整单元22来校正输出信号的振幅，可以同时校正输出阻抗，且可以使输出信号的振幅及输出阻抗不偏离设计值。

第六较佳实施例

参阅图6，本发明线驱动器的第六较佳实施例与第五较佳实施例相似，不同之处在于：本实施例线驱动器更包含一对反馈电阻器26、27。反馈电阻器26、27分别是一第一反馈电阻器26及一第二反馈电阻器27。第一反馈电阻器26耦接在差动放大器11的反向输入端及第一输出端OUT1之间。第二反馈电阻器27耦接在差动放大器11的非反向输入端及第二输出端OUT2之间。因此，第一及第二反馈电阻器26、27是负反馈电阻器。

在电路设计时，第一及第二串接电阻器16、17的电阻值的设计值是R_s，第一及第二负反馈电阻器18、19的电阻值的设计值是R_f，第一及第二反馈可变电阻器20’、21’的电阻值的设计值是R_p，第一及第二反馈电阻器26、27的电阻值的设计值是R_g，因此，本实施例线驱动器的输出阻抗的设计值R_out及输出信号的振幅的设计值V_out分别如式(21)及式(22)所示：

$R_{\mathrm{out}}=\frac{1}{(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})]},$ 式(21)

$V_{\mathrm{out}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{R_f}{R_s}}{\frac{1}{R_l}+(1+N)[\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s})]}.$ 式(22)

由于集成电路的制程偏移，电阻器16～21’、26、27的电阻值的实际值R_{s_real}、R_{f_real}、R_{p_real}、R_{g_real}会变成设计值R_s、R_f、R_p、R_g的1+x倍。在调整第一及第二反馈可变电阻器20’、21’的电阻值，使其变成R′_p时，输出阻抗的校正值R_{out_cal}及输出信号的振幅的校正值V_{out_cal}分别如式(23)及式(24)所示：

$R_{\mathrm{out}\_\mathrm{cal}}=\frac{1}{(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{(1+x)R_g}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}},$

                                                        式(23)

$V_{\mathrm{out}\_\mathrm{cal}}=I_{\mathrm{in}}\×\frac{N+(1+N)\frac{(1+x)R_f}{(1+x)R_s}}{\frac{1}{R_l}+(1+N)\{\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{(1+x)R_g}[1+\frac{(1+x)R_f}{(1+x)R_s}\left]\right\}}.$

                                                        式(24)

由式(21)至式(24)可知，当输出信号的振幅的偏移被消除时(即输出信号的振幅的校正值V_{out_cal}及设计值V_out相等)，式(25)将成立：

$\frac{1}{(1+x)R_s}+\frac{1}{R_p^{\′}}[\frac{1-N}{1+N}-\frac{(1+x)R_f}{(1+x)R_s}]+\frac{1}{(1+x)R_g}[1+\frac{(1+x)R_f}{(1+x)R_s}]$

$=\frac{1}{R_s}+\frac{1}{R_p}(\frac{1-N}{1+N}-\frac{R_f}{R_s})+\frac{1}{R_g}(1+\frac{R_f}{R_s}),$ 式(25)

此时，输出阻抗的校正值R_{out_cal}及设计值R_out也恰好相等。因此，本实施例藉由调整单元22来校正输出信号的振幅，可以同时校正输出阻抗，且可以使输出信号的振幅及输出阻抗不偏离设计值。

值得注意的是，在上述实施例中，第三及第四晶体管14、15可以被省略，此时，式(1)至式(25)中的N为0。

综上所述，藉由第一反馈可变电阻器20、20’耦接在差动放大器11的反向输入端和非反向输入端中的一者及第一输出端OUT1之间，第二反馈可变电阻器21、21’耦接在差动放大器的反向输入端和非反向输入端中的另一者及第二输出端OUT2之间，及调整单元28根据输出信号调整第一及第二反馈可变电阻器20、20’、21、21’的电阻值，上述实施例可以自动调整输出阻抗，故确实能达成本发明的目的。此外，本发明线驱动器的架构中，第三晶体管14与第四晶体管15来辅助地输出输出信号至第一输出端OUT1与第二输出端OUT2，可减少流过第一及第二串接电阻器16、17上的电流量，以达到低功率消耗的功效。

惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。

Claims (12)

1.一种线驱动器，具有第一输出端与第二输出端，该第一输出端与该第二输出端输出一输出信号，该线驱动器包含：

差动放大器，用以放大输入信号，该差动放大器包括反向输入端、非反向输入端、反向输出端及非反向输出端，其中，该反向输入端及该非反向输入端接收该输入信号；

一对串接电阻器，其中第一串接电阻器耦接在该差动放大器的非反向输出端与该第一输出端之间，而第二串接电阻器耦接在该差动放大器的反向输出端与该第二输出端之间；

一对负反馈电阻器，其中第一负反馈电阻器耦接在该差动放大器的反向输入端及非反向输出端之间，而第二负反馈电阻器耦接在该差动放大器的非反向输入端及反向输出端之间；

一对反馈可变电阻器，其中第一反馈可变电阻器耦接在该差动放大器的反向输入端与该第一输出端之间，而第二反馈可变电阻器耦接在该差动放大器的非反向输入端与该第二输出端之间；以及

调整单元，耦接至该对反馈可变电阻器，用于根据该输出信号以调整该第一及该第二反馈可变电阻器的电阻值，

其中，该差动放大器包含：

第一晶体管，其漏极耦接至该非反向输出端；以及

第二晶体管，其漏极耦接至该反向输出端；

其中，该第一晶体管及该第二晶体管用以产生驱动信号至该非反向输出端及该反向输出端，

并且，所述线驱动器还包含：

第三晶体管，其栅极耦接至该第一晶体管的栅极，其漏极耦接至该第一输出端；以及

第四晶体管，其栅极耦接至该第二晶体管的栅极，其漏极耦接至该第二输出端。

2.依据权利要求1所述的线驱动器，其中，该第三晶体管的宽长比为该第一晶体管的宽长比的N倍，该第四晶体管的宽长比为该第二晶体管的宽长比的N倍，且N＞1。

3.依据权利要求1所述的线驱动器，还包含：

一对正反馈电阻器，其中第一正反馈电阻器耦接在该差动放大器的非反向输入端与该第一输出端之间，而第二正反馈电阻器耦接在该差动放大器的反向输入端与该第二输出端之间。

4.依据权利要求3所述的线驱动器，其中，该对正反馈电阻器为一对正反馈可变电阻器。

5.依据权利要求3所述的线驱动器，其中，该调整单元还耦接至该对正反馈可变电阻器，用于根据该输出信号以调整该对正反馈可变电阻器的电阻值。

6.依据权利要求1所述的线驱动器，其中，该调整单元包括：

比较器，用来比较该输出信号的振幅及参考振幅，并输出比较结果；以及

控制器，耦接在该比较器与该对反馈可变电阻器之间，用来根据该比较结果，以调整该对反馈可变电阻器的电阻值。

7.依据权利要求6所述的线驱动器，其中，该控制器在该输出信号的振幅大于该参考振幅时，将该第一及该第二反馈可变电阻器的电阻值调小，而在该输出信号的振幅小于该参考振幅时，将该第一及该第二反馈可变电阻器的电阻值调大。

8.依据权利要求6所述的线驱动器，还包含参考振幅产生单元，该参考振幅产生单元包括：

电压缓冲器，用来缓冲参考电压以输出一输出参考电压；

第一电流源，用来提供第一电流；

第二电流源，用来提供第二电流；

第一电阻器，耦接至该电压缓冲器与该第一电流源之间；

第二电阻器，耦接至该电压缓冲器与该第二电流源之间；

其中，该第一电阻器与该第二电阻器系依据该第一电流、该第二电流与该输出参考电压以产生该参考振幅。

9.依据权利要求8所述的线驱动器，其中，该参考电压为能隙电压。

10.一种线驱动器，具有第一输出端与第二输出端，该第一输出端与该第二输出端输出一输出信号，该线驱动器包含：

差动放大器，用以放大输入信号，该差动放大器包括反向输入端、非反向输入端、反向输出端及非反向输出端，其中，该反向输入端及该非反向输入端接收该输入信号；

一对串接电阻器，其中第一串接电阻器耦接在该差动放大器的非反向输出端与该第一输出端之间，而第二串接电阻器耦接在该差动放大器的反向输出端与该第二输出端之间；

一对负反馈电阻器，其中第一负反馈电阻器耦接在该差动放大器的反向输入端及非反向输出端之间，而第二负反馈电阻器耦接在该差动放大器的非反向输入端及反向输出端之间；

一对反馈可变电阻器，其中第一反馈可变电阻器耦接在该差动放大器的非反向输入端与该第一输出端之间，而第二反馈可变电阻器耦接在该差动放大器的反向输入端与该第二输出端之间；以及

调整单元，耦接至该对反馈可变电阻器，用于根据该输出信号以调整该第一及该第二反馈可变电阻器的电阻值，

其中，该差动放大器包含：

第一晶体管，其漏极耦接至该非反向输出端；以及

第二晶体管，其漏极耦接至该反向输出端；

其中，该第一晶体管及该第二晶体管用以产生驱动信号至该非反向输出端及该反向输出端，

并且所述线驱动器还包含：

第三晶体管，其栅极耦接至该第一晶体管的栅极，其漏极耦接至该第一输出端；以及

第四晶体管，其栅极耦接至该第二晶体管的栅极，其漏极耦接至该第二输出端。

11.依据权利要求10所述的线驱动器，还包含：

一对反馈电阻器，其中第一反馈电阻器耦接在该差动放大器的反向输入端与该第一输出端之间，而第二反馈电阻器耦接在该差动放大器的非反向输入端与该第二输出端之间。

12.依据权利要求10所述的线驱动器，其中，该第三晶体管的宽长比为该第一晶体管的宽长比的N倍，该第四晶体管的宽长比为该第二晶体管的宽长比的N倍，且N＞1。

Images