CN101794725A - 半导体晶片载体 - Google Patents

半导体晶片载体 Download PDF

Info

Publication number
CN101794725A
CN101794725A CN201010106543A CN201010106543A CN101794725A CN 101794725 A CN101794725 A CN 101794725A CN 201010106543 A CN201010106543 A CN 201010106543A CN 201010106543 A CN201010106543 A CN 201010106543A CN 101794725 A CN101794725 A CN 101794725A
Authority
CN
China
Prior art keywords
semiconductor wafer
adhesive
carrier
wafer
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010106543A
Other languages
English (en)
Inventor
黄招胜
陈明发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101794725A publication Critical patent/CN101794725A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53961—Means to assemble or disassemble with work-holder for assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了半导体晶片载体以及用于保护半导体晶片的方法。优选实施例包括具有中心区域和外围区域的载体。优选地，外围区域具有大于中心区域的厚度，以在载体中形成腔。优选将粘合剂放置在腔中，并将半导体晶片放置在粘合剂上。通过凸出的外围区域以及至少部分地填充半导体晶片和载体的外围区域之间的区域的所移位的粘合剂，来保护半导体晶片的边缘。

Description

半导体晶片载体
本申请要求于2009年2月2日提交的、标题为“Semiconductor WaferCarrier”的美国临时专利申请序列第61/149,206号的优先权，其申请结合与此作为参考。
技术领域
本发明总的来说涉及用于制造半导体器件的系统和方法，更具体地，涉及用于承载半导体晶片的系统和方法。
背景技术
通常，半导体晶片会比较薄且易于损坏，并且在处理期间会变得更加薄且更易于损坏。可以使半导体晶片更薄的一种步骤是硅通孔(TSV)工艺，从而在晶片的正面形成导电通孔，并通过诸如研磨的工艺使晶片的背面变薄，以从背面露出导电通孔。使晶片变薄的这种工艺会损坏晶片的边缘，并且会在晶片随后的运输和处理期间使晶片更加易碎且易于损坏。
为了帮助减轻这些损坏，通常将一个载体附接至晶片。使用粘合剂来附接载体，并用于通过操作载体来操作晶片。此外，载体的附加强度支撑晶片，使得由运输和/或处理引起的应力不会损坏晶片。典型地，以与具有附接至镜片的平坦面的晶片相同的尺寸和形状来制造载体。
然而，通过将晶片附接至与晶片相同尺寸和形状的载体，晶片在处理和运输期间也仍然易于损坏。具体地，晶片露出的外部边缘会在运输和处理期间变得破碎和损坏。这种损坏会降低总的工艺产量，因为晶片上的特定管芯会被损坏和失效。
发明内容
通过本发明的优选实施例通常会解决或防止这些和其他问题，并实现技术优势，其中，本发明的优选实施例提供了保护半导体晶片的侧面的半导体晶片载体。
根据本发明的优选实施例，半导体晶片包括具有凸起的外围区域的衬底。腔定位于衬底的中心区域。腔被配置为利用粘合剂连接至半导体晶片。
根据本发明的另一个优选实施例，用于保护半导体晶片的方法包括：设置具有在其中形成有腔的载体。在腔内设置粘合剂，并将半导体晶片至少部分地放置在腔内。
根据本发明的又一优选实施例，用于保护半导体晶片的方法包括：设置载体，该载体包括具有第一厚度的第一区域和具有大于第一厚度的第二厚度的第二区域，沿着第一区域的外边缘定位第二区域。使用粘合剂将半导体晶片附接至载体的第一区域。
本发明的优选实施例的优点是保护半导体晶片免受与半导体晶片的运输和处理相关联的损坏。
附图说明
为了更加完整地理解本发明及其优点，现在将结合附图来进行以下描述，其中：
图1示出了根据本发明实施例的具有中心部分和外围部分的载体的截面图；
图2示出了根据本发明实施例的具有中心部分和外围部分的载体的平面图；
图3示出了根据本发明实施例的粘合剂在载体上的放置；
图4示出了根据本发明实施例的与粘合剂接触的晶片的放置；
图5示出了根据本发明实施例的晶片在被载体保护同时的进一步的处理；以及
图6示出了根据本发明实施例的晶片从载体去除。
除非另有指定，不同附图中相应的标号和符号通常表示相应的部分。绘制附图以清晰示出优选实施例的相关方面，并且不必要按比例绘制。
具体实施方式
下面详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种特定环境中具体化的可应用发明概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，并不用于限制本发明的范围。
将参照特定上下文中的优选实施例描述本发明，即在减薄工艺期间将半导体晶片附接至载体以露出硅通孔(TSV)的工艺。然而，本发明还应用于其他工艺，这有利于利用载体衬底。
现在，参照图1，示出了优选载体101的截面图。优选地，载体101包括例如玻璃、二氧化硅、氧化铝、它们的组合等。载体101优选具有中心区域103和外围区域105。优选地，中心区域103将会附接至晶片401(下面参照图4进行描述)，而外围区域105保护晶片401的边缘不在处理和运输期间被损坏。
优选地，中心区域103是平坦的，以有助于其附接至晶片401。中心区域103优选具有在约550μm与约670μm之间的厚度，优选地为约620μm的厚度。此外，中心区域103优选具有大于将与其附接的晶片401(参见图4)的直径。此外，虽然中心区域103的尺寸在一定程度上依赖于晶片401的尺寸，但中心区域103优选具有大于晶片401的直径约1.5％和约0.5％之间的直径。例如，如果晶片401的直径约为300μm，则中心区域的优选直径约为303μm。
在附接至中心区域103的同时，外围区域105(截面示为中心区域103的侧面的两个分离部分)优选地围绕中心区域103，并且还具有大于中心区域103的厚度。因此，优选地，外围区域105在中心区域103的优选平坦表面上延伸。外围区域105的这种延伸或台阶高度形成了中心区域103的腔，其中，晶片401可以等待进一步的处理。如此，台阶高度的精确尺寸至少部分地依赖于将附接的晶片401的尺寸。然而，作为实例，由于晶片的厚度约为100μm，所以外围区域105和中心区域103之间的台阶高度优选小于约100μm，优选台阶高度约为50μm。
优选地，使用掩模和蚀刻工艺来形成载体101。在该工艺中，圆柱形的载体可以从片或圆柱的期望材料分割得到。然后，如果优选玻璃材料被用于载体，则利用光刻材料的适当掩模工艺可被用于形成光刻胶以选择性地去除中心区域103，同时保护外围区域105。然后，由于外围区域105被保护，所以可以将适当的蚀刻剂用于减薄中心区域103，同时保持外围区域105的厚度。
然而，本领域的技术人员应该认识到，上述掩模和蚀刻工艺仅仅是可形成载体101的优选实施例的方法的一个实例。还可以可选地利用其他方法，诸如分别将中心区域103和外围区域105形成为它们的期望厚度，然后通过将这些部分提升到它们的熔点来将中心区域103附接至外围区域105。任何适合的形成方法都可用于载体101，并且这些方法都包括在本发明的范围之内。
图2示出了载体101的平面图。如图所示，中心区域103与晶片401的整体形状(例如，圆形)相匹配。图2还示出了沿着中心区域103的外边缘围绕中心区域103的外围区域105。
图3示出了在中心区域103上将粘合剂301放置到载体101的腔内。优选地，粘合剂301包括紫外胶，该紫外胶在暴露给紫外线时失去其粘结性。然而，还可以使用其他类型的粘合剂，诸如压敏粘合剂、辐射可固化粘合剂(radiation curable adhesive)、环氧树脂、这些材料的组合等。优选地，以流体、半流体或凝胶形式将粘合剂放置在中心部分上，粘合剂在压力之下易于变形。
图4示出了晶片401至少部分地优选放置到腔中，使得粘合剂301将晶片401附接至载体101。晶片401通常包括由参考标号406统一表示的多个单独的管芯，其中，每个管芯406都包括本领域已知的具有在其上形成的电子器件的衬底。衬底通常覆盖有一个或多个介电层和导电层。导电层为下层的电子器件提供连接性和线路。
优选地，晶片401具有第一侧402，其上定位有电子器件以及介电和导电层。优选地，晶片401还具有第二侧404，与第一侧402和电子器件相对定位。优选地，第二侧404不具有位于其上的电子器件。
优选地，一个或多个单独的管芯406具有部分穿透半导体晶片401形成的导电通孔408。优选地，通过涂覆和显影适当的光刻剂(未示出)，然后蚀刻晶片401的第一侧402以形成通孔开口来形成导电通孔408。优选地，通孔开口被形成，以至少比形成在晶片401内和其上的电子器件更深地延伸到晶片401中，并且优选地，至少延伸到比管芯406的最终期望高度大的深度。因此，虽然通孔开口距晶片401的表面的深度依赖于管芯406的总体设计，但该深度优选在约70μm和约190μm之间，优选深度为150μm。此外，优选地，通孔开口具有在约20μm和约70μm之间的直径，优选直径为50μm。
优选地，沿着通孔开口的侧壁形成阻挡层。优选地，阻挡层包括诸如氮化钛的导电材料，虽然可以选择性地利用诸如氮化钽或钛的其他材料。优选地，使用诸如PECVD的CVD工艺形成阻挡层。然而，可以选择性地使用诸如溅射或金属有机化学汽相沉积(MOCVD)的其他可选工艺。
然后，通孔开口填充有导电材料412以形成导电通孔408。导电材料412优选通过电极沉积工艺形成，并优选包括铜。然而，可以选择性地使用诸如无电沉积、电镀或CVD的其他适当方法以及诸如钨的其他适当材料，以形成导电材料。优选地，导电材料412完全填充且溢出通孔开口，然后优选通过诸如研磨或蚀刻的工艺来去除通孔开口外部的多余导电材料412，以形成最终将形成为TSV(下面参照图5进行描述)的导电通孔408。
优选地，晶片401被放置在腔内，使得晶片401的第一侧402面对载体101的中心区域103，优选与粘合剂301接触。此外，晶片401被优选部分地放入腔内。晶片401仅部分地放置在腔内的这种方式使得晶片401的第二侧404保持在载体101的外部区域105上方，从而允许对在晶片401的第二侧404执行进一步处理(诸如下面参照图5所描述的)，同时保持晶片401的第一侧402被载体101所保护。
优选地，载体401被放置在腔内，使得晶片401不直接与载体101的外围区域105接触，从而保持晶片401不与除粘合剂301之外的任何东西直接接触。此外，优选地，将晶片401放置在腔内使得粘合剂301的至少一部分移动到晶片401和载体101的外围区域105之间的区域中。如此，粘合剂301将直接接触晶片401的侧面的至少一部分并保护晶片401的侧面的至少一部分，同时还保护晶片401的侧壁和晶片401的第一侧402之间的接合处。
优选地，粘合剂301的这种放置不仅用于将晶片401附接至载体101的中心区域103和外围区域105(从而给出对晶片401更好的支撑)，而且还用于直接覆盖晶片401的侧壁和边角的至少一部分并保护晶片401的侧壁和边角的至少一部分。因此，这种直接覆盖保护了晶片401的至少一部分侧壁和边角不受运输和处理损坏，同时还用于整体上提供对晶片401更好的支撑。因此，可以在晶片401附接至载体101的同时减少或消除对晶片401的运输和处理损坏。
此外，优选地，晶片401被放置在腔内，从而不会产生在放置期间损坏晶片401的应力。如此，通过水平地将半导体晶片放到粘合剂301上来将晶片401优选放置为与粘合剂301接触，使得晶片401的第一侧402的一部分不在晶片401的第一侧402的其他部分之前与粘合剂301接触。这种放置防止了不期望的应力在晶片401附接至载体101之前不均匀地建立在晶片401内。
如果选择可固化粘合剂作为优选粘合剂301，则一旦晶片401已经至少部分地放置在腔内，就优选执行固化工艺以固化粘合剂301。优选采用周围环境温度和约250℃之间的温度以及小于约30min的时间，优选使用热固化工艺来执行固化工艺。
然而，应该注意，所使用的精确固化工艺至少部分地依赖于所选择的具体粘合剂。例如，不同的粘合剂会要求不同的固化条件，并且压敏粘合剂根本不需要固化工艺。因此，可适合于结束将晶片401附接至载体401的任何固化工艺(包括根本没有固化的工艺)都包括在本发明的范围内。
图5示出了优选在固化粘合剂301之后，晶片401的第二侧404被进一步处理，而晶片401的第一侧402被保护。在贯穿晶片401形成TSV的优选实施例中，晶片401的第二侧404优选被减薄，以露出导电通孔408，从而形成TSV 501。优选地，使用诸如化学机械抛光(CMP)的去除工艺执行晶片401的减薄，其中，使蚀刻剂和研磨剂的组合与晶片401接触，并将研磨衬垫(未示出)用于减薄晶片401。然而，可以选择性地使用诸如蚀刻的减薄晶片401的任何适合工艺。
图6示出了不再期望由载体101提供的保护之后将晶片401从载体101上去除。在紫外胶被用作粘合剂301的优选实施例中，优选地，用紫外线辐射照射粘合剂301，直到其失去一部分或所有粘合性。因此，在没有粘合剂301的情况下，就可以容易地使晶片401与载体101分离。
然而，本领域的技术人员应该认识到，虽然当粘合剂301是紫外胶时优选上述紫外辐射技术，但其他类型的粘合剂301可以要求其他方法来使晶片401与载体101脱胶。例如，根据所选择的精确粘合剂301，可以利用热脱胶工艺或激光脱胶工艺。可以将任何适当的脱胶工艺用于使晶片401与载体101分离，并且所有这些方法都完全落在本发明的范围之内。
尽管详细描述了本发明及其优点，但应该理解，在不背离由所付权利要求限定的本发明的精神和范围的情况下，可以进行各种改变、替换和变化。例如，本领域的技术人员应该容易理解，可以改变粘合剂的类型，并仍然在本发明的范围内。
此外，本发明的范围不用于限制在说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的具体实施例。本领域的技术人员根据本发明的公开内容可容易理解，可以根据本公开利用现有或后来发展的执行基本上与本文中所描述的对应实施例相同的功能或者基本实现与本文所描述的对应实施例相同的结果的工艺、机器、制造和物质组成、装置、方法或步骤。因此，所附权利要求包括在其范围内，诸如工艺、机器、制造和物质组成、装置、方法或步骤。

Claims (15)

1.一种半导体晶片载体，包括：
衬底，具有凸出的外围区域；以及
腔，定位在所述衬底的中心区域，所述腔被配置为利用粘合剂连接至所述半导体晶片。
2.根据权利要求1所述的半导体晶片载体，其中，外围区域的厚度和中心区域的厚度之间的差在约200μm和约300μm之间。
3.根据权利要求1所述的半导体晶片载体，其中，所述载体包括玻璃。
4.根据权利要求1所述的半导体晶片载体，还包括：粘合剂，在所述中心区域上，
其中，所述粘合剂至少部分地覆盖所述外围区域的侧壁。
5.一种用于保护半导体晶片的方法，所述方法包括：
设置载体，所述载体包括在其中形成的腔；
在所述腔内设置粘合剂；以及
将半导体晶片至少部分地放置在所述腔内。
6.根据权利要求5所述的方法，其中，所述腔从所述载体的顶部延伸约200μm和约300μm之间。
7.根据权利要求5所述的方法，其中，所述粘合剂的一部分保护所述半导体晶片的侧壁，以及
放置所述半导体晶片使所述粘合剂移位，从而所述粘合剂和所述半导体晶片完全填充所述腔。
8.根据权利要求5所述的方法，其中，所述半导体晶片至少部分地远离所述腔延伸。
9.根据权利要求5所述的方法，其中，所述半导体晶片还包括：
面向所述载体的第一侧和与所述第一侧相对的第二侧；以及
导电通孔，从所述第一侧开始朝向所述第二侧延伸。
10.根据权利要求5所述的方法，其中，所述粘合剂具有约100μm的厚度，以及
其中，所述粘合剂为紫外胶。
11.一种用于保护半导体晶片的方法，所述方法包括：
设置载体，所述载体包括：
第一区域，具有第一厚度；和
第二区域，具有大于所述第一厚度的第二厚度；以及
使用粘合剂将半导体晶片附接至所述第一区域。
12.根据权利要求11所述的方法，还包括：
放置所述粘合剂，使得所述粘合剂位于所述第二区域和所述半导体晶片之间；
放置所述粘合剂，使得所述粘合剂和所述半导体晶片完全填充通过所述第一区域和所述第二区域形成的腔；以及
减薄所述半导体晶片，以露出位于所述半导体晶片内的导电通孔。
13.根据权利要求11所述的方法，还包括：
处理所述半导体晶片背向所述载体的一侧；以及
在处理所述半导体之后，从所述载体去除所述半导体晶片。
14.根据权利要求11所述的方法，还包括：利用紫外线辐射照射所述粘合剂。
15.根据权利要求11所述的方法，其中，通过水平地将所述半导体晶片放到所述粘合剂上来执行使所述半导体晶片与所述粘合剂接触地放置。
CN201010106543A 2009-02-02 2010-01-28 半导体晶片载体 Pending CN101794725A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14920609P 2009-02-02 2009-02-02
US61/149,206 2009-02-02
US12/617,851 2009-11-13
US12/617,851 US8820728B2 (en) 2009-02-02 2009-11-13 Semiconductor wafer carrier

Publications (1)

Publication Number Publication Date
CN101794725A true CN101794725A (zh) 2010-08-04

Family

ID=42397032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010106543A Pending CN101794725A (zh) 2009-02-02 2010-01-28 半导体晶片载体

Country Status (2)

Country Link
US (1) US8820728B2 (zh)
CN (1) CN101794725A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
US9273408B2 (en) 2012-09-12 2016-03-01 Globalfoundries Inc. Direct injection molded solder process for forming solder bumps on wafers
KR102043378B1 (ko) 2012-10-22 2019-11-12 삼성전자주식회사 캐비티를 갖는 웨이퍼 캐리어
US9716010B2 (en) * 2013-11-12 2017-07-25 Globalfoundries Inc. Handle wafer
EP3482415A4 (en) * 2016-07-09 2020-02-26 Applied Materials, Inc. SUBSTRATE CARRIER
US20190283164A1 (en) * 2018-03-19 2019-09-19 Asia Vital Components Co., Ltd. Soldering jig
US11107713B2 (en) * 2019-05-29 2021-08-31 Taiwan Semiconductor Manufacturing Company Ltd. Conveying system and method for operating the same
KR20230035259A (ko) * 2021-09-02 2023-03-13 앱솔릭스 인코포레이티드 기판 캐리어 및 이를 포함하는 기판 조립체

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2106325A (en) * 1981-09-14 1983-04-07 Philips Electronic Associated Electrostatic chuck
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US20070139855A1 (en) * 2005-12-21 2007-06-21 Asml Netherlands B.V. Lithographic apparatus and method of manufacturing an electrostatic clamp for a lithographic apparatus
JP5036614B2 (ja) * 2008-04-08 2012-09-26 東京応化工業株式会社 基板用ステージ
US8097955B2 (en) * 2008-10-15 2012-01-17 Qimonda Ag Interconnect structures and methods

Also Published As

Publication number Publication date
US20100194014A1 (en) 2010-08-05
US8820728B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
CN101794725A (zh) 半导体晶片载体
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
EP3154085A1 (en) Semiconductor package structure and method for forming the same
US20110278722A1 (en) Semiconductor device and manufacturing method thereof
US20170025370A1 (en) Chip scale sensing chip package and a manufacturing method thereof
US9117828B2 (en) Method of handling a thin wafer
US9972580B2 (en) Semiconductor package and method for fabricating the same
KR20140098546A (ko) 반도체 장치 제조 방법
TWI505346B (zh) Manufacturing method of semiconductor device
US7655539B2 (en) Dice by grind for back surface metallized dies
CN103021960A (zh) 三维集成电路的制造方法
US8772136B2 (en) Method for fabricating semiconductor device
CN108231567A (zh) 一种晶背减薄方法及所使用的圆形治具
CN104752189A (zh) 一种wlcsp晶圆背面减薄工艺
US8324105B2 (en) Stacking method and stacking carrier
CN113241300A (zh) 半导体及其制作方法
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
US7592236B2 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
CN101847588B (zh) 半导体工艺
US20080176360A1 (en) Method for sawing a wafer and method for manufacturing a semiconductor package by using a multiple tape
US20160329283A1 (en) Semiconductor structure and manufacturing method thereof
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN107910288B (zh) 基于太鼓晶圆的晶圆级封装结构及方法
US10304716B1 (en) Package structure and manufacturing method thereof
CN109920765B (zh) 一种扇出型封装器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100804