CN101794335A - 可编程模拟拼片配置工具 - Google Patents

可编程模拟拼片配置工具 Download PDF

Info

Publication number
CN101794335A
CN101794335A CN201010112478A CN201010112478A CN101794335A CN 101794335 A CN101794335 A CN 101794335A CN 201010112478 A CN201010112478 A CN 201010112478A CN 201010112478 A CN201010112478 A CN 201010112478A CN 101794335 A CN101794335 A CN 101794335A
Authority
CN
China
Prior art keywords
sheet
integrated circuit
power management
information
configuration information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010112478A
Other languages
English (en)
Other versions
CN101794335B (zh
Inventor
黄树良
迈特·格镶
贺凯瑞
龚大伟
特里·罗伊西格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Active Semi Shanghai Co Ltd
Active Semi Inc
Original Assignee
Active Semi Shanghai Co Ltd
Active Semi Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Active Semi Shanghai Co Ltd, Active Semi Inc filed Critical Active Semi Shanghai Co Ltd
Publication of CN101794335A publication Critical patent/CN101794335A/zh
Application granted granted Critical
Publication of CN101794335B publication Critical patent/CN101794335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/34Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347Physical level, e.g. placement or routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation

Abstract

本发明公开了一种可编程模拟拼片集成电路配置工具传输电源管理控制特性询问,该询问用于征询多拼片电源管理集成电路中的新颖电源管理集成电路(PMIC)拼片的控制要求信息。配置工具通过网络接收用户对询问的回应,该用户回应指示所需的控制要求。该电源管理集成电路拼片包括配置寄存器。存储于配置寄存器的配置信息位值控制拼片中功能电路的工作特性。每块新颖的PMIC拼片的配置寄存器都具有已定义的地址,从而可以通过MTPMIC的标准总线访问到。作为对用户回应的响应,配置工具生成适当的配置信息,使得MTPMIC中的PMIC拼片被编程以满足用户的控制要求。

Description

可编程模拟拼片配置工具
技术领域
本发明涉及可编程电源管理领域的集成电路,更具体地,尤指选择电源管理集成电路拼片,放置并控制拼片形成所需电源管理集成电路,配置集成电路并且(或者)编程该集成电路使其满足客户要求。
背景技术
图1是现有包含模拟集成电路2和微控集成电路3的系统1的示意图,其中,模拟集成电路2有时也被称为电源管理单元或PMU。希望能在较短的时间设计和制造出符合用户要求的PMU已是目前迫切之需要。通常,客户的要求可能是需要PMU2包括一些不同类型的模拟电路。例如,模拟集成电路可以是具有知识产权保护的集成电路硅片,例如,是台湾新竹智原科技股份有限公司设计的硅芯片。
各模拟集成电路具有不规则形状,经过设计安排以便彼此能叠放在一起,形成如图1所示的结构。部分模拟集成电路可能被有多种配置方式。例如,一个作为稳压器的模拟集成电路,其可能被配置用作输出一可选择性电压,也可被配置成电流门限可调的调压器。PMU2中的不同模拟电路都可能被如此设计,如果PMU2以一种方式配置,则其包含的某几个模拟电路就相应和某几个输入输出(I/O)端相连接,而如果PMU2以另一种方式配置,则其包含的另几个模拟电路就相应和另一几个输入输出(I/O)端相连接。PMU2中的每一模拟电路可能被如此配置以便其或处于工作状态或处于不工作状态。因此,各种不同模拟集成电路,如PMU2,其配置的方式非常多。
然而,每一个PMU往往都是客户定制品,其包含的模拟电路的具体设计受到限制。由于各模拟电路形状不规则且具有多种配置方式,对于一个特定用途的PMU,进行功能扩展,需要花费相当多的工程设计努力。例如,一个客户可能需要PMU具有4路输出,各路输出不同受控电压,因此,第一个设计需要满足这个要求。第二个客户可能需要PMU具有8路输出,各路也输出不同受控电压。为了满足第二个客户额外的需要,在第一个设计基础上需要再增加调压电路。即使采用现有模拟电路设计技术和SIP模块,仍需要为满足第二个需求而进行单独设计,其物理层的布线必须更新,新的线路层需要设计,记忆体需要修改以便对新增加的调压电路进行编址。
同样,为了获得相似的功能,用一种类型的模拟电路取代另一种类型的模拟电路,也需要花费相当多的工程设计努力。例如,为了替换具有线性调压功能的调压器,设计者需要重新确定详细的集成电路草图、线路路径、及图层编号,以便能生成用于集成电路制造的实际布图数据。
以上的诸多限制直接导致用户定制型的PMU解决方案的设计成本和所需时间的增加。虽然,各PMU可能被设计具有非常多的功能,但仍无法满足一些客户的特别要求,而且这种多功能的PMU价格昂贵,体积大,在形成的最终产品中,其所包含的一些电路也可能不被利用。
发明内容
本发明所要解决的技术问题是提供一种可编程模拟拼片配置工具。
为了解决以上技术问题,本发明提供了如下技术方案:
一种多拼片电源管理集成电路(MTPMIC)包括多个规则形状的可编程电源管理集成电路(PMIC)拼片。这些可编程PMIC拼片相邻放置,每个可编程PMIC拼片都呈边长固定的格栅状,如此可以简化拼片在原始集成电路版图中的放置,并可简化实体布局中的物理交接。每个可编程PMIC拼片包括一个总线部分,由可以传输数字信号、模拟信号和电源信号的导线组成,每个总线部分还包括连接线,各相邻放置的拼片的连接线依序相连,由此形成一标准总线。该标准总线实现多拼片电源管理集成电路(MTPMIC)中每个PMIC拼片互相之间的电连接和控制连接。此外,每个PMIC拼片包含记忆结构的可写寄存器,那些用于配置PMIC拼片功能电路的配置信息通过PMIC的可写配置寄存器自动存储于PMIC拼片中。MTPMIC中这些的配置寄存器均可通过标准总线被独立寻址和写入信息。
在一个新颖性方面,模拟拼片选择/放置/配置/编程(ATSPCP)工具提供一网页,该网页通过网络(如因特网)传送到一远程用户,该网页包含了电源管理特性的问题。该远程用户通过网络浏览器回复了该问题。该用户的回复信息被传送回ATSPCP工具,根据接收到的用户的回复信息,ATSPCP工具选定一定数量的PMIC拼片。将选出的各拼片的实际的电源管理集成电路和各自适当的配置信息相结合,这些被选定的PMIC拼片能够满足用户回复信息中的要求。一旦选定的PMIC拼片被用户确定,该ATSPCP工具综合每个选定拼片的物理布局数据,形成用于整个MTPMIC的综合物理布局数据。由于不需要定制设计布线层或存储特性来实现MTPMIC的功能,该ATSPCP可以自动完成这一综合操作。每个选定的拼片都包含存储器来存储所需的拼片配置信息,此外,在PMIC拼片依次相邻放置后形成的标准总线可以提供所有所需信号的传输。
在另一新颖性方面,与网络连接的ATSPCP工具将相对于第二PMIC拼片放置的第一PMIC拼片的第一种位置关系的图样通过网络传送至用户,该图样可以是一个用矩形表示PMIC拼片边界的图形或者包含这样一个矩形。该ATSPCP工具通过因特网收到用户对于该第一图样的反馈信息,该反馈信息表示想要移动该第二PMIC拼片相对于第一PMIC拼片的位置,使两拼片互相毗邻。作为对该第一次用户反馈信息的应答,ATSPCP工具通过因特网发送第二图样,其含有该第一拼片相对于该第二拼片的第二种位置关系。用户浏览了处于新位置的两拼片,发送回表达对两拼片第二种位置关系满意的第二次回馈信息。ATSPCP工具收到第二次回馈信息后,生成包含有第一拼片相对于第二拼片的第二种位置的物理布局数据,以形成MTPMIC。
由于每块PMIC拼片的形状是规则的,每块PMIC拼片互相之间的放置、排布和重排都非常简便,而且受过较少模拟电路设计的远程用户使用ATSPCP工具也能完成拼片的放置工作。用户可以操控由网络浏览器提供的PMIC拼片简化图样,这些简化图样并不包含具体的每块拼片的布图信息,而且这些布图信息也并不呈现在用户的电脑上。拼片的设计不需要复杂的定制信号通路层来连接各拼片,拼片之间相互毗邻放置可形成标准总线。因此,一旦用户对拼片放置形式的回复表示满意,ATSPCP工具就可以生成适于制造集成电路的物理版图数据,满足用户需要。
在第三个新颖性方面,ATSPCP工具通过网络发送电源管理控制特性询问信息并接收用户对该询问信息的回复信息。根据所述回复信息,ATSPCP工具生成用于配置PMIC拼片的配置信息,储存于可用的PMIC拼片的配置寄存器中。拼片配置信息可以装载到任何可选的PMIC拼片中的独立可写寄存器中,用来控制拼片运行特性。例如,一独立PMIC拼片包含了可配置的模拟电路,诸如可配置的电池充电电路,其可以被选择配置成具有输出电压可调的充电电路、输出电流受限电路或可选使能控制的充电电路。配置信息可以装载到任何可供选择的PMIC拼片中的任一独立可写寄存器中。
每个PMIC拼片包含其自己的可写配置寄存器,储存于PMIC拼片可写配置寄存器的配置信息控制拼片功能电路的运行特性。每个配置信息储存于每块PMIC拼片中,通过这种存储结构,可以不用针对每个新的MTPMIC定制设计集中式存储结构,MTPMIC可以很容被封装。而且,不需要周密考虑拼片配置信息对该结构的适应,对于每块拼片,其功能由储存于每个可写配置寄存器的配置信息比特值所预置。因此,ATSPCP工具可以基于用户对电源管理控制特性询问信息的回复信息,快速自动地生成一个新的MTPMIC设计中用于每块PMIC拼片的配置信息。
在第四个新颖性方面,ATSPCP工具通过网络发送电源管理控制特性询问信息并接收用户对该询问信息的回应信息。根据回应信息,ATSPCP工具对组成MTPMIC的PMIC拼片进行编程,每块PMIC拼片的存储结构可通过标准总线独立寻址,该标准总线由被选出的各拼片放置在一起以形成所需的MTPMIC。而且,用于存储每块拼片的配置信息的存储器被预置并呈现于每块独立的拼片中。故而,ATSPCP工具根据电源管理控制特性询问信息的回应信息能快速自动地对MTPMIC中的拼片进行编程。配置信息通过标准总线在各个被编程的拼片中传输。该编程可在执行ATSPCP工具的电脑中进行,也可以在远程用户端进行。
在第五个新颖性方面,利用标准总线将拼片配置信息从第一PMIC拼片经由第二PMIC拼片传输到第三PMIC拼片,可以完成模拟拼片集成电路的配置。三块拼片中的每一块都是集成电路的组成部分,由于PMIC拼片相互毗邻放置连接形成了标准总线,相邻拼片的数据总线和控制信号线以一种合适的方式排列并相互连接,使得每块PMIC拼片可以有效地电连接于其他PMIC拼片,而不需要复杂的定制信号通路层来引导配置信息从一拼片传输到另一拼片。无论发送和接收信息的PMIC拼片相对物理位置如何,通过使用数据总线和标准总线的控制线,配置信息可以被写入到任被何选取的PMIC拼片中任一被选中的寄存器中。因此,拼片配置信息可以通过任意数量的中间PMIC拼片,由一PMIC拼片传送到另一PMIC拼片。相对于较传统的集成电路设计和版图技术,所述的模块化拼片结构和设计工具缩减了集成电路开发时间,使用该技术的用户能够在更短的时间内设计并提供符合潜在用户设定规范的定制型集成电路,从而使得使用该结构和ATSPCP工具的用户获得设计订单。
更多的实施例和有益效果将在后面具体实施方式中阐述。本发明内容并不旨在限定本发明,本发明的保护范围由权利要求限定。
附图说明
这些以数字代表元件的附图用来说明本发明的具体实施方式。
图1(现有技术)是现有电源管理单元的示意图。
图2是由新颖的电源管理集成电路(PMIC)拼片组成的电源管理集成电路的示意图。PMIC拼片的边缘符合布局网格。PMIC拼片的边界与版图格栅相符合,PMIC拼片包括包括预先定义的存储结构和总线部分,当拼片相互毗邻放置时,存储结构和总线部分会自动连接形成标准总线。
图3为PMIC拼片的一些可能的形状示意图。
图4是关于形成标准化总线的各类PMIC拼片的总线部分的组成细节的图表说明。
图5是新的模拟拼片的选择、排列、配置和编辑(ATSPCP)工具的操作简化流程图。客户提出要求后,挑选、安装、配置并安排PMIC拼片以满足客户的要求。
图6是关于ATSPCP系统及模式的一个新颖性方面的图表说明。
图7A-7C是查询输入来源信息、电源输出需求信息、控制I/O需求的电源管理特征查询的图表说明,并与图表6所涉及的新颖性方面相对应。
图8是针对图表6所涉及的新颖性方面而提供给客户的集成电路拼片选择的图表说明。
图9是针对图表6所涉及的新颖性方面而被选出的拼片的图形表示(graphical representations)的图表说明。
图10是针对图表6所涉及的新颖性方面而形成的多拼片集成电路的图表说明。多拼片集成电路由经过选择的拼片的邻接图形表示(graphicalrepresentations)构成。
图11A-11B分别是符合图表6的要求、且可得到的器件和经过选择的器件的图表说明。
图12是满足图表6要求的合并的建议的图表说明。整合涉及多拼片的集成电路和外部器件。
图13A-13B是根据第二个新颖性方面而安装和操作PMIC拼片的方式的图表说明。
图14是记录PMIC拼片整理方式的图表说明。
图15是包含一个被记录的排列(recorded arrangement)的网页示意图。被记录的排列包括一个多拼片的集成电路和一个外部的、分立的部件。
图16是一个能够满足客户需求的电路的印刷电路板实施情况的图表说明。实施情况是基于图表15的被记录的排列(recorded arrangement)。
图17是将单独拼片的说明组合到一个MTPMIC的综合说明书的图表说明,其中MTPMIC包括了单独拼片。
图18是根据第三新新颖性方面而产生的拼片配置信息的方法的图表说明。
图19A-19B分别是控制需求信息和拼片配置信息的图表说明。
图表20是配置PMIC拼片方法的图表说明,其中PMIC拼片是MTPMIC的一部分。
图21是根据第四个新颖性方面而对MTPMIC的两个拼片以两种不同方式进行设计的图表说明。
图22是配置两个拼片共享相同的总线型导线和信号通道的详细图表说明,根据第五新颖性方面,该信号通道是用于将一个拼片配置信息从第一个拼片经由第二个拼片传送到第三个拼片。
图23是征询客户需要、设计MTPMIC以满足客户需求的方法的简要流程图。
图24是根据图表6的新颖性方面而挑选PMIC拼片方法的简要流程图。
图25是根据第二PMIC拼片操纵第一PMIC拼片的图像说明及为MTPMIC产生物理布局数据的方法的简要流程图,其中MTPMIC包括了与图表13的新颖性方面相一致的第一及第二PMIC拼片。
图26是控制第一拼片的图像说明方法的简要流程图,该第一拼片是关于与图表13的新颖性方面相一致的第二拼片。
图27是根据图表18的新颖性方面而产生拼片配置信息方法的简要流程图。
图28是根据图表21的新颖性方面相而通过两种不同的方式编辑一个类型两个MTPMIC单元方法的简要流程图。
图29是根据图表21的新颖性方面相而编辑PMIC拼片方法的简要流程图。
图30是确定一个已符合要求的PMIC和发送已符合要求的PMIC的产品信息的简要流程图。
图31是根据图表22的新颖性方面而交换拼片配置信息方法的简要流程图。
具体实施方式
下面结合附图对本发明的实施例做具体详细阐述。
图2为系统300的示意图,系统300包含电源管理集成电路(PMIC)301、微控制器集成电路302和总线303。本专利文件中的模拟拼片选择/放置/配置/编程(ATSPCP)工具可以方便地应用于许多集成电路,现以电源管理集成电路(PMIC)为例进行说明。需要说明的是,PMIC仅是可以使用ATSPCP工具进行设计、选择和(或)配置的许多集成电路中的一者。其他集成电路包括光管理单元(LMU)、电量处理单元(EPU)和电源管理单元(PMU)等。然而,此处并非穷举其可应用的集成电路种类。
PMIC301包括可选的规则形状集成电路拼片305-312,相互毗邻放置。每块拼片都呈边长固定的矩形格栅状,可以简化拼片在原始集成电路版图中的放置并可简化实体布局中的物理交接。拼片305,306和309是降压转换器拼片,具有降压电源管理功能;拼片308和310是低压差调节器,具有电压调节功能;拼片311为输入输出(I/O)拼片,具有信号接口功能,连接PMIC301和其封装;拼片307指的是电池充电器,具有电源电压功能;拼片312指的是“主拼片”,主拼片包括总线接口单元和一存储结构寄存器323,用于配置主拼片中的功能电路。例如,主拼片的功能电路可以包括参考电压生成器和时钟。时钟信号和由参考电压生成器生成的信号被传输到其他拼片。其他集成电路拼片的例子还包括具有升压功能的升压转换器拼片、具有电源功能的电荷泵拼片、管理多设备供电的电池和电源路径管理拼片、控制开关模式电源的开关电源控制器拼片、提供直流照明设备供电的照明管理模块拼片、实现模/数和数/模转换的数据转换拼片、微控制器和微处理器拼片、具有USB接口功能的接口拼片,以及具有看门狗功能(监控电压、温度等变量)的监控拼片。由于每块拼片都呈边长固定的矩形格栅状(如0.5毫米),在集成电路版图中,这些拼片可以被简单地相邻放置。图2所示的PMIC版图阐述了置于一常规格栅上的拼片的简单布局。
更多详细的拼片结构信息以及拼片如何相互连接、相互通信,如何被编程等,可参考(1)申请号为11/978,458,名称为“降压转换器中的微泵功能分配”,日期为2007年10月29日,申请人为Huynh等的美国专利申请;(2)专利号为11/544,876,名称为“集成电路模块设计布局方法和系统”,日期为2006年10月7日,申请人为Huynh等的美国专利;(3)临时申请号为60/850,359,名称为“用于位元写入/重写的单层多晶的EEPROM结构”,日期为2006年10月7日的美国专利申请;(4)申请号为11/888,441,名称为“能够进行位元写入/重写的存储结构”,日期为2007年7月31日,申请人为Grant等的美国专利申请;(5)申请号为11/978,319,名称为“模块化设计的模拟集成电路的互连层”,日期为2007年10月29日,申请人为Huynh等的美国专利申请;(6)申请号为11/452,713,名称为“可缩放可编程电源管理集成电路系统”,日期为2006年6月13日,申请人为Huynh的美国专利申请;(7)临时申请号为60/691,721,名称为“可缩放可编程电源管理集成电路系统”,日期为2005年6月16日,申请人为Huynh的美国专利申请;(8)申请号为11/544,876,日期为2006年10月7日的美国专利申请。(上述专利文件的主题附在本申请中作为参考。)
图3用于说明可能的拼片通用形状。拼片370-374仅是简单的说明性例子,并不是拼片形状的所有可能情况。例如,拼片370是一个四边形拼片的例子;拼片373是一个六边形拼片的例子;拼片374是一个八边形拼片的例子。一般来说,每块拼片的形状为一封闭的多边形,封闭多边形的每个顶角位于固定边长的矩形格栅的格点上或基本靠近固定边长的矩形格栅的格点。另外,封闭多边形的每条边位于固定边长的矩形格栅上的栅格线上,或基本靠近栅格线。按照上述几何规则,可以创造出多种多样的拼片形状,其中许多可以封装在MTPMIC中。
回到图2,拼片305-312包含存储结构寄存器316-323。在图2的简单示意中,每块拼片包括一个8位的存储结构寄存器,这些寄存器参考编号分别为316-323。然而,每个存储结构可以包括更多或者更少的位数。每个存储结构可以由易失性位组成,也可由非易失性位组成。更多详细的合适存储结构信息,可以参考专利申请号为11/888,441,日期为2007年7月31日的美国专利申请。(上述专利文件的主题附在本申请中作为参考。)
每块拼片各自都包含配置寄存器,配置寄存器的一些特征是公开的,例如位结构、地址以及每个寄存器的每个可选位值的功能。作为PMIC301的一部分,每块拼片不需要依赖外部存储器来运行,不需要为PMIC301设计一种定制型集中式存储结构。因此,可以在不需要重新设计用于储存配置信息的存储结构和地址结构的情况下对设计进行修改。一个预先定义的存储结构和地址存在于每块拼片中。一旦定义了PMIC中的拼片的特定功能,寄存器会自动生成包含寄存器地址和位配置信息的拼片配置信息。拼片305-312之间由标准总线350相互连接。图3所示的拼片370-374还包括各自的总线部分375-379,各总线沿封闭式多边形拼片的至少一边放置或者靠近封闭式多边形拼片的至少一边。
图4阐释了当降压拼片305、降压拼片306、主拼片313、LDO拼片308、LDO拼片310和降压拼片310在集成电路版图中相邻放置时,标准总线350的形成。LDO拼片308包括一总线部分352,其包含有多根总线型导线354和连接线353。连接线353包含多根导线355。当LDO拼片308相邻于主拼片312时,连接导线355将LDO拼片308的总线型导线354与主拼片312的对应总线型导线356相连接。类似地,LDO拼片308的总线部分352的每个总线型导线都通过连接线353与主拼片312的总线部分357的每个对应总线型导线相连接。各拼片在集成电路中相邻放置后,标准总线350便形成了。
在一个实施例中,仅通过使用标准总线所包含的导线构造了一个功能性MTPMIC,其没有附加任何信号通路层。由于拼片于集成电路中的相邻放置规定了标准总线的结构,且每块拼片的物理版图数据是预先决定的,适于IC制造的功能性MTPMIC的物理版图数据可以通过ATSPCP工具快速自动地在拼片放置之后生成。
标准总线可以包括专用信号导线、传输信号导线、控制信号导线和电源地线导线。例如,标准总线可以包括七十根不同的导线,用于传输某些经过周密考虑的控制信号、传输信号和电源信号,这些信号包括(但不仅限于此):(a)专用、固定用途信号,如参考电压源和电压源、参考电流源和电流源、振荡器信号、时钟同步信号、用于编程和传输的数据和地址信号、模拟或数字微调信号、各种地信号:包括模拟地、数字地和信号地、各种电源信号:包括模拟核心电源信号、数字核心电源信号、I/O口电源信号、非易失性存储器编程电源信号;(b)非专用模拟/数字信号,可以由一个或多个拼片在片与片之间的连接、控制和(或)传输中使用。在一些实施例中,至少一块拼片基于储存于其存储器的至少部分信息来配置并控制其电性特性;在本发明的其它实施例中,至少一块拼片被配置生成参考电压或者时钟信号,以便提供给其他拼片。
图5是模拟拼片的选择/放置/配置/编程(ATSPCP)工具46的操作流程图。操作步骤包括选择电源管理集成电路拼片、放置选中的拼片于一待建构的集成电路中、生成待建构的集成电路的综合参数、生成拼片配置信息以供待建构的集成电路对被选中的拼片进行编程以及实际对待建构的集成电路中的拼片进行编程。这一过程开始于征求输入源信息(步骤10)、征求电源输出要求信息(步骤11)以及征求控制I/O要求信息(步骤12)(可选)。所征求的信息被用于评估,以便确定其可用的部分是否满足或者基本满足步骤10-12所征求的信息中所包含的要求(步骤13)。如果步骤13中判断结果为至少一部分可用,则生成可用部分的选项(步骤14)。通过评估来决定每一个选项是否满足步骤10-12征求的信息中所包含的要求,并确定是否还需要增加的资源信息(步骤15)。如果需要增加,则定义这些需要增加的资源信息以使其和可用部分能够满足步骤10-12所征求的信息中包含的要求(步骤16)。如果判断结果为没有可用的部分能够满足或者基本满足步骤10-12所征求到的信息中所包含的要求,则生成能满足部分步骤10-12所征求的信息中所包含的要求的各拼片,并提供所述各拼片的选择信息(步骤17)。对这些拼片做出选择(步骤18)并发送被选拼片或拼片组的代表图像或标志(步骤19)。对被选拼片或拼片组进行评估来决定是否需要其他拼片来满足步骤10-12所征求的信息中所包含的要求(步骤20)。如果需要其他拼片,步骤17-20从步骤17开始循环重复;如果被选拼片或拼片组满足了步骤10-12所征求的信息中所包含的要求,则这些被选拼片或拼片组被放置在待建构的集成电路中(步骤21)。由于上述所描述的拼片特征和标准总线的架构,使得拼片在放置于待建构的集成电路后即可快速自动地生成物理版图数据(步骤22)。
在一个例子中,每块选中的拼片的GDSII版图数据从一GDSII拼片版图数据库中获得。GDS II数据描述了拼片各层的结构,所得到的被选中的拼片的GDS II数据被综合成合成GDS II版图信息,用作待建构的多拼片集成电路的版图数据。此时,由PMIC拼片组成的集成电路被确定。
对于待建构的集成电路,征求控制要求信息(步骤23)来决定编程的要求。基于所征求的要求信息,生成一综合的待建构的集成电路规格说明(步骤24)。对于MTPMIC的每块PMIC拼片,生成可用于编程的拼片配置信息(步骤25)。在一个例子中,提供了一通用串行总线(USB)软件保护器50,USB软件保护器50具有一插槽或者其他机械机构,能够使对MTPMIC51的点接触和物理接触进行编程,软件保护器50的一端插入运行ATSPCP工具46的电脑30的USB端口52中,未被编程的MTPMIC51插入到位于软件保护器另一端的插槽中。在以前述的方式确定了配置信息后,ATSPCP工具46将配置信息通过USB端口52和USB软件保护器50传输到MTPMIC51中,继而传输到主拼片,并通过MTPMICD标准总线传输到各PMIC拼片合适的配置寄存器中,从而对各PMIC拼片进行编程和配置。如果需要,MTPMIC51可以由软件保护器50不断进行重复编程。
图6是ATSPCP工具与因特网上用户34通讯交流的较佳实施例示意图。在此较佳实施例中,ATSPCP工具为一套储存于处理器可读媒介上的、可由处理器执行的程序指令。处理器可读媒介可以是电脑硬盘、DVD、CD、软盘、固态存储器(诸如随机存储器RAM)、闪存、EPROM或者可移除内存驱动器。储存于可读媒介的程序指令由计算机读取和执行。在另一个实施例中,ATSPCP46由一台计算机执行,用户可以直接通过显示器与其通信交流,也可以在远程通过网络(如LAN)与其进行通信交流。
在图6所示的较佳实施例中,第一计算机30与第一网络端口35相连接,该端口通过因特网与第二网络端口32通信,第二网络端口连接于由用户34操作的第二计算机。执行于计算机33上的ATSPCP工具46通过因特网31将电源管理特性询问信息传输给用户34。用户对询问信息的回应信息37被传送回选择工具,基于这一回应信息37,ATSPCP工具46选择一电源管理集成电路拼片38。在较佳实施例中,询问信息36包括一个或一系列网页,网页由运行于计算机33上的网络浏览器来呈现,该浏览器可以是诸如微软IE浏览器,用户可以通过计算机显示器浏览网页。在其他实施例中,询问信息36可以由运行于计算机上的软件生成,由计算机显示器直接向用户显示。
图7A为一例子,阐释电源管理特性的询问信息以的网页40的形式显示给用户34,该网页包含征求输入源信息。在此例中,输入源信息包括电池作为第一源的用户选项41和用于电源适配器的最大电流为1安培的源作为第二源的用户输入项42。用户选择是询问信息用户中所指定的选项之一。例如,用户选项41是对话框中的一个勾号,并作为对于询问信息36所做的回应信息37的一部分。用户输入项是对于询问信息中所指定的参数值的指示。例如,用户输入项42是一数字量,指示所需的适配器最大电流,并且作为用户对于询问信息36所做的回应信息37的一部分。输入源信息43的例子包括输入电压信息(诸如网页40的电源电压)和输入电流信息(诸如网页40的最大电流)。关于输入源信息的其他例子可以包括对电压和电流值的限制等,此处并不穷举,其他许多参数可以作为所征求的输入源信息的一部分向用户征求。
图7B是一例子,阐释电源管理特性询问36信息以网页44的形式显示给用户34,该网页包含征求电源输出要求信息。电源输入要求信息45的例子包括电源电压输出通道数量以及每个通道上的输出电压和输出电流的信息。图7B阐释了一个以每个通道的最小电流要求作为输出电流信息以及已输出电压要求作为输出电压信息的例子。关于这样的例子不在此处穷举,其他许多参数可以作为所征求的电源输出要求信息的一部分向用户征求。
图7C为一例子,阐释电源管理特性询问信息36以网页50的形式显示给用户34,该网页包含征求控制输入/输出(I/O)要求。控制I/O要求的例子包括一定量的开/关控制输入、一定量的重置输入、一定量的重置输出和一定量的中断输出。关于这样的例子不在此处穷举,其他许多参数可以作为所征求的控制I/O要求的一部分向用户征求。在一些实施例中不征求控制I/O要求。
图8是集成电路拼片选项以网页60的形式显示给用户34的示意图。在较佳实施例中,根据用户对电源管理特性询问信息36的回应信息37,ATSPCP工具46生成一列集成电路拼片选项。网页60是需要用户做出回应的征求信息,其示意用户所想要的集成电路拼片的数量和类型,以满足电源管理特性询问信息36所征求的信息中包含的要求。在另一实施例中,ATSPCP工具46根据用户针对电源管理特性询问信息36的做出的回应信息37,直接选择一电源管理集成电路拼片。在一些实施例中,可以选择电源管理集成电路拼片的图形表示(例如一表示其边界的矩形)。在其他实施例中,可以选择电源管理集成电路拼片的文本表示。
图9是以网页70形式显示给用户34的被选拼片的图形表象示意图。在较佳实施例中,呈现给用户的拼片为简单的图形或标志形式,不包括具体的电路物理特征信息。例如,电源管理集成电路拼片71以一个代表实际拼片物理形状的简单正方形和一个拼片文字标示符的方式呈现,其中不包含任何有关拼片71内部功能电路的具体信息.
图10是以网页72形式显示给用户34的被选拼片的图形表示的另一个例子的示意图。在这个例子中,ATSPCP工具46传输待建构的集成电路中被选中的集成电路拼片的一简单图形表示或者标志。根据前述讨论的新颖标准总线结构,网页72所显示的集成电路的物理版图数据可以由ATSPCP工具46直接生成,以供集成电路制造。ATSPCP工具46能够根据每块独立拼片的已知物理版图数据生成所需的整体物理版图数据。ATSPCP工具会根据网页72的显示内容自动放置各拼片。
在另一实施例中,针对用户对电源管理特性询问信息36做出的回应信息37,ATSPCP工具46生成一系列可用的MTPMIC。如前所述,可用的部分能满足或者基本满足需要。
图11A是以网页80形式传送给用户34的可用MTPMIC部分的文本形式表示的示意图。为了满足电源管理特性询问信息所指示的要求,可用部分被呈送给用户,征求用户34对于集成电路部分的数量和类型的喜好。作为对网页80征求信息的回应,选择工具选择一可用的集成电路部分。
图11B是以网页81形式传送给用户34的可选部分电路的图形表象示意图。简单图形或标志形式包括PMIC拼片的相对尺寸和对每块拼片的标识符,但不包括电路物理特征的具体信息。
当可选集成电路部分不能满足电源管理特性询问信息36所征求到的要求时,ATSPCP工具46会选择额外的分立元件来满足这些要求。这一选择可由选择工具直接进行或者由征求用户对分立元件喜好的结果所指引。这些分立元件是集成电路外部的附加元件。
图12是被传送给用户34的网页82的示意图,网页82包括了一个满足要求的组合的图形表示。该组合包括可用集成电路47和至少一分立元件48。可用集成电路47和分立元件48、49以合适的方式互相连接于一印刷电路板上,可以满足用户的需求。
图13是新颖ATSPCP工具46与用户在因特网上交流的示意图。在较佳实施例中,工具46是一套储存于处理器可读媒介的处理器可执行指令。处理器可读媒介可以是电脑硬盘、DVD、CD、软盘、固态存储器(诸如随机存储器RAM)、闪存、EPROM或者可移除内存驱动器。储存于可读媒介的指令由计算机读取和执行。在其他实施例中,运行于计算机上的放置工具可以通过显示器或者诸如LAN的远程网络与用户直接交流。
在图13A和图13B所示的较佳实施例中,计算机93与因特网92相连且显示器91显示包含有从计算机93传输来的内容的网页90。如图13A所示,第一步,计算机93执行工具46,将第一图形表示94通过因特网92传送。显示器91给出含有图形表示94的网页90。网页90图示了尚未被放置在一起形成待建构的集成电路的独立集成电路拼片。第二步,工具46收到针对图形表示94的回应信息95,指示按照用户的意图将拼片放置在一起形成待建构的集成电路。
如图13B所示,第三步,工具46通过因特网92传送第二图形表示98。显示器91给出含有该图形表示的网页96。网页96阐释了放置在一起用以形成部分待建构的集成电路的各独立集成电路拼片。用户可以通过拖拉操作97来移动图13A中的拼片图形表示,从而形成如图13B所示的待建构的集成电路。第四步,计算机收到回应99,该回应指示用户对待建构的集成电路的放置表示满意。作为回应,第五步中,工具46生成用于制造待建构的集成电路的物理版图数据。
如图14所示为ATSPCP工具46操作的另一实施例,该操作包含有记录步骤。第一步,执行工具46的计算机114收到一回应112。回应112指示用户赞成显示器110中网页111所示的对待建构的集成电路图形表示的排列。作为对回应112的回应,ATSPCP工具46用计算机114的存储设备记录下该已同意的排列113作为一个记录的排列。
图15为另一个步骤,阐释了通过网页115显示一被记录的排列的图形表象,该图形表象包括一集成电路和至少一分立元件。
图16阐释了基于如图15所示的被记录排列而进行的一部分印刷电路板的设计。
图17阐释了将三块独立拼片120-122的规范说明组合成一综合规范说明123,用于由此三块拼片所组成的集成电路。综合规范说明可以包括封装数据,例如引脚分配数据、尺寸数据、引线间距、应用数据以及集成电路的性能参数。
图18图示了根据另一个新颖性方面的ATSPCP工具46的操作。在较佳实施例中,ATSPCP工具46是一套储存于处理器可读媒介的处理器可执行指令。处理器可读媒介可以是电脑硬盘、DVD、CD、软盘、固态存储器(诸如随机存储器RAM)、闪存、EPROM或者可移除内存驱动器。储存于可读媒介的指令由计算机读取和执行。在其他实施例中,运行于计算机上的放置工具可以通过显示器或者诸如LAN的远程网络与用户直接交流。
计算机133与因特网132相连且显示器130显示了包含有从计算机133传输来的内容的网页131。在第一步中,计算机133执行ATSPCP工具46,将电源管理控制特性询问134通过因特网132传送。显示器130显示含有询问信息的网页131。网页131包含了所需征求的控制要求信息。第二步,工具46收到针对询问信息134的回应信息135,说明用户对控制特性的要求。作为回应,在第三步中,工具46生成拼片配置信息136。
图19A示出了一个由网页140征求控制要求信息的电源管理控制特性询问实例。例如,问题特定地指向每块拼片所需要的特性,从而得出控制要求。对主拼片而言,这些问题包括对接口协议、时钟频率、重置暂停周期、按钮界面、参考源旁路、控制第一拼片开/关状态的目标寄存器以及该状态的极性等的选择。另外的问题专门针对第一降压拼片所需的特性。这些问题包括对备用电压、工作模式、开关频率、开关相位、故障中断、跟踪使能与否以及是否由主拼片的信号自动启动该拼片等的选择。和每块独立拼片的问题相关的回应形成独立拼片规范说明的一部分,存在于多拼片集成电路中的每块拼片中。
根据前述新颖的存储结构,在较佳实施例中,每块独立拼片中的存储器只存储属于自己拼片的配置信息。用于识别存储器的地址,存储于配置寄存器的每位值的功能是预先决定的。因此,如图19A所示,针对每块拼片所征求的控制要求信息可以直接映射到每块独立拼片的特定拼片配置信息。如图19B所示,拼片配置信息是一比特串,该位串代表MTPMIC中每块拼片的配置寄存器所储存的比特值。在图19B的例子中,载入BUCK_1寄存器的配置信息比特串为“10010110”。在这种方式下,储存于配置寄存器中且可直接用于配置集成电路的拼片配置信息,可以直接地被任何具有该拼片的多拼片集成电路根据电源管理控制特性询问而生成,不需要为每个集成电路设计定制型存储器结构就可以建立合适的比特串和寄存器地址。
如图20所示,为阐释由ATSPCP工具46生成的拼片配置信息136配置一拼片的例子。在图20的简化示意中,每块拼片包括一八位存储结构寄存器。这些寄存器的编号为316-322。主拼片312中的总线接口单元314由一公共数据总线DIN[7:0]耦接于每块拼片的存储单元。在较佳实施例中,公共数据总线是图2所示的标准总线350的一部分,为了便于说明,在图20中将其分开示出。
在本例中,拼片包含需要配置和控制的模拟电源控制电路。这类电路的一个例子是拼片307中的恒流恒压(CC-CV)电池充电电路。这一充电电路用于向集成电路301之外的电池提供充电电流。充电电路的输出电压为一受调节的电压,其幅值由存储于寄存器318的第一值决定。充电电路的限流值同样可以被编程,并由存储于寄存器318的第二值决定。充电电路还可以被使能和无效,其由存储于寄存器318的第三值决定。
在一个实施例中,每个存储结构包括一非易失性单元和一易失性单元。集成电路301一旦上电,非易失性单元内的数据内容被自动转移到易失性单元中。存于易失性单元的数据反过来提供给拼片307中的电路,对其进行配置和控制。在一个例子中,一旦集成电路301初始上电后,具有存储结构的寄存器318的非易失性单元运转到使得拼片307的充电电路无效的逻辑状态。接着,微控制器302对具有存储结构的寄存器318写入数据,从而配置充电电路的输出电压和限制电流。之后,微控制器302将适当的值写入寄存器318的适当存储结构中,从而使能该充电电路。充电电路随后进入正常运行,对外部电池或设备进行充电。
如果系统300被断电后重新上电,由于先前的配置信息已经被储存在寄存器318的非易失性单元中,微控制器302不需要对拼片307的存储结构进行重新配置。寄存器318的非易失性单元中的数据内容会被自动在入到寄存器318中对应的易失性单元内,从而使配置信息能够对拼片307的电路进行配置和控制。
在所述例子中,拼片305-311的每一块都相互耦接来接收来自同一数据总线DIN[7:0]、同一编程电压导线和同一编程信号导线的信息。编程电压导线和编程信号导线分别由标有VPP和PGM的箭头表示。除了这些共用导线外,每块拼片各自连接,接收来自主拼片312的本地时钟信号。拼片307的本地时钟信号用参考数字L表示。本地时钟信号L通过时钟信号导线326由寄存器318接收。对仅供一个寄存器的时钟设为同时翻转,而特定时钟信号被允许根据通过总线接口单元314载入的地址ADR的值来翻转。
举例来说,如果微控制器302要向拼片307的寄存器318写入数据,则微控制器302通过总线303向总线接口单元314提供一个地址ADR。该地址ADR被锁存在总线接口单元314中。解码器315对该地址进行解码,与门324仅允许时钟信号被提供到时钟输出线中的一条上。在本例中,当地址识别到拼片307的寄存器318后,解码器315将允许时钟信号由全局时钟导线325传递到本地时钟导线326以及寄存器318。
微控制器302随后通过总线303将准备写入寄存器318的数据写入总线接口单元314。这一数据依次通过数据总线DIN[7:0]被提供到集成电路301的所有寄存器中。总线接口单元314随后接收全局时钟导线325上的时钟信号,从而向由地址ADR寻址的寄存器提供本地时钟信号。在本例中,本地时钟信号L被提供给寄存器318。这一时钟信号为数据从数据总线DIN[7:0]传输到寄存器318的易失性单元提供时钟计数。以这种方式,微控制器302可以将数据写入集成电路301中的316到322的任何一个寄存器中。
一旦数据被写入目标寄存器的易失性单元,一个编程脉冲信号被提供给集成电路301。这一编程脉冲信号被提供给集成电路301的所有寄存器316-323中的所有存储结构。寄存器318的每个易失性单元有一个对应的非易失性单元。如果非易失性单元中的数据内容与易失性单元中的数据内容不同,非易失性单元会被编程,从而存储与易失性单元中相同的数据内容。如果非易失性单元中的数据内容与易失性单元中的数据内容相同,则不改变存于非易失性单元中的数字逻辑状态。在另一个实施例中,编程脉冲信号由集成电路301片上生成。以这种方式,可以实现对集成电路301的现场编程。例如,在系统运行过程中可以改变易失性存储器,从而使系统转变到睡眠或者省电模式。
图21所示为根据另一个新颖性方面的ATSPCP工具46的示意图。在本实施例中,ATSPCP工具46是一套储存于处理器可读媒介的处理器可执行指令。处理器可读媒介可以是电脑硬盘、DVD、CD、软盘、固态存储器(诸如随机存储器RAM)、闪存、EPROM或者可移除内存驱动器。储存于可读媒介的指令由计算机读取和执行。在其他实施例中,运行于计算机上的放置工具可以通过显示器或者诸如LAN的远程网络与用户直接交流。
第一步,ATSPCP工具46从第一实体171处收到一第一要求177;二步,工具46识别特定类型MTPMIC组中满足第一要求的一个;第三步,对被识别出的满足第一要求的第一MTPMIC进行编程。该程序是配置MTPMIC的每块拼片所必须的配置信息。被编程的第一MTPMIC被发送到第一实体;第四步,ATSPCP工具46收到来自一第二实体的一第二要求;第五步,ATSPCP工具46从MTPMIC中识别出与第一MTPMIC相同类型的一第二MTPMIC;第六步,为满足第二要求而设计的程序对被识别的第二MTPMIC进行编程。该程序是配置MTPMIC的每块拼片满足第二要求所必须的配置信息。被编程的第二MTPMIC被送到第二实体。同类型的单元相同或基本相近。
较佳实施例的一个特点是同样类型的MTPMIC可以重新配置来满足不同客户的需要。图22为将图2所示的电源管理集成电路301简化复制过来的示意图。例如,每个降压转换器拼片可以提供一路最大电流为1A的5V输出电压。如果第一实体的第一要求为需要三路最大电流为1A的3.3V输出电压,三块降压拼片的每一块都可以被配置成输出一路所需电压,通过采用类似图20中所述的方法,可以配置每块降压拼片使其输出3.3V的输出电压。第二实体的第二要求为需要一路最大电流为2A的3.3V输出电压。在一个实施例中,经过另一编程,通过使一块降压拼片无效并且连接其余两块降压拼片组成一个两相降压转换器组合来提高电源输出能力,从而满足此要求。在这样的安排下,第一降压拼片被编程为0度输出相位而第二降压拼片被编程为180度输出相位。而且,两个降压转换器共用一个脉宽调制控制信号来实现输出能力的提高。例如,在一个主/从安排中,由第一降压拼片生成的脉宽调制控制信号并不仅仅用于控制第一降压拼片,而是传输到第二拼片对其进行控制。
图22中绘出了电源管理集成电路301的一部分,用来阐释以前述方式配置两降压拼片以满足第二要求的具体细节。每块拼片包括一总线部分、一输入/输出接口部分、一存储部分和一功能部分。降压拼片305包括产生脉宽调制控制信号387的功能电路380,该控制信号在输入/输出接口383和信号线385上传输。类似地,降压拼片306包括接收脉宽调制控制信号387的功能电路381,该控制信号在输入/输出接口382和信号线386上传输。为了满足第二要求,脉宽调制控制信号387必须通过一总线型导线从输入/输出接口383传输到输入/输出接口382。
拼片的接口部分包括一套多路器和分路器。多路器和分路器可以被控制用来连接一目标总线型导线与一套目标节点。形成一功能电路,使得无论在从其他拼片处接收信息还是向其他拼片发送信息的情况下,信号导线都能够连接在这一节点上。通过对接口部分多路器和分路器适当的控制,功能电路的信号导线穿过接口部分连接到一目标总线型导线上。由于相邻拼片之间标准总线的连接方式,使得目标总线型导线延伸到集成电路所有拼片的所有接口部分。因此,一块拼片的接口部分可已通过配置而连接到另一拼片内功能电路的某一目标节点。
在图22所示的特定例子中,信号线385和386分别连接到接口部分383和382的对应节点上。每块拼片的内存部分储存配置信息于非易失性存储单元中。这一配置信息由拼片的功能电路来控制,提供给拼片接口部分来控制多路器和分路器的配置。因此,通过改变存储于内存部分的配置信息内容,可以改变对集成电路121的接口部分内的多路器和分路器的配置。
在图22所示的例子中,降压拼片305的内存部分316和降压拼片306的内存部分317被载入配置信息,使得降压拼片305的功能电路380的信号线385通过接口部分383和382耦接到降压拼片306的功能电路381的信号线386。
各种拼片的存储部分的配置通过主拼片312载入,以类似如图20所描述的方式进行。图22显示了拼片配置信息从主拼片312的总线接口314到降压拼片395的内存部分316的信号通路。在另一个新颖性方面,一个可编程模拟拼片集成电路通过标准总线得到配置,配置信息从第一集成电路拼片经由第二集成电路拼片到达第三集成电路拼片。三个集成电路拼片均为一集成电路的一部分。在图22例子中,形成标准总线的导线传输拼片配置信息从主拼片312经由降压拼片306到达降压拼片305。在另一实施例中,主拼片312通过标准总线向所有拼片提供参考电压、时钟信号及其他共用资源。
类似地,电源拼片可以被配置成平行运行或者多相位运行。拼片输出可以被级联或者串联连接,一个拼片的输出成为另一个模块的输入。根据特殊的要求,熟练掌握此领域技术的人可以很容易地认识到选择的多样性和动态可配置结构的合适性,这一架构可以仅通过实施各种可选拼片编程方式以及弹性拼片连接方法来实现。所有这些都可以在不需要重新制定版图或者运用设计验证、电路仿真或者无力设计验证的情况下实现,因为标准总线使所有信号线对每一块拼片都可用,且通过合理配置,拼片配置信息可以由每块连接到标准总线的拼片生成。关于互相通信交流配置拼片的更多具体信息可参考专利申请号为11/978,458,日期为2007年10月29日的美国专利申请。(关于这个文件的整个主题附件于此作为参考。)
如图23所示为一流程图,阐释为满足客户要求对电源管理集成电路进行编程的一个例子。这一过程开始于征求输入源信息150、电源输出要求信息151、控制I/O要求信息以及控制要求信息153。其中控制I/O要求信息的征求是可选的。在一些实施例中,信息150-153作为电源管理特性询问和电源管理控制特性询问的一部分被征求。所征求的信息被用于评估154其可用部分是否满足或者基本满足信息150-153所包含的要求。如果判断至少一部分可用,则生成可用部分的选项155。每一个选项都通过评估156来决定该选项是否满足所征求信息150-153的要求,或者是否需要另外的资源。如果需要另外的资源,则这些资源将被定义157以使可用部分和另外的资源能够满足所征求信息150-153中的要求。如果判断没有可用的部分能够满足或者基本满足所征求信息150-153的要求,则生成定制PMIC选项158,该定制PMIC满足所征求信息150-153的要求。由158和/或155-157生成的有关PMIC选项的产品信息被送至一实体,如一个预期的客户159。产品信息可以包括价格信息、研发周期信息、附加控制要求征询信息以及订购信息等,此处并不穷举所有可包括的信息。对产品信息的回应被接收160并且根据响应162启动MTPMIC投片。
图24是方法405的流程图。一电源管理特性询问被传送给一用户(步骤400),诸如一潜在客户。对询问的回应通过网络被接收(步骤401)。该网络可以是局域网或者因特网。根据回应,一PMIC拼片被选中(步骤402)。步骤400-402由ATSPCP工具46完成。
图25是方法415的流程图。第一拼片相对于第二拼片的第一位置的第一图形被传送(步骤410)。对第一图形的第一回应被接收(步骤411)。根据第一回应,第一拼片相对于第二拼片的第二位置的第二图形被传送(步骤412)。对第二图形的第二回应被接收(步骤413)。该第二回应为对第二图形的认可。根据第二回应,生成一集成电路版图数据(步骤414),该集成电路包含处于第二位置的第一拼片。步骤410-414由ATSPCP工具46完成。
图26是方法450的流程图。第一拼片相对于第二拼片的第一位置的图形被传送(步骤451)。该图形可以通过因特网传输。对图形的回应通过网络被接收(步骤452)。根据回应,相对于第二拼片放置的第一拼片的图形被操纵(步骤453)。步骤451-453由ATSPCP工具46完成。
图27是方法425的流程图。一电源管理控制特性询问被传送给一用户(步骤420)。用户对询问的回应通过网络被接收(步骤421)。根据至少部分用户回应生成拼片配置信息(步骤422)。步骤420-422由ATSPCP工具46完成。
图28是方法436的流程图。从第一实体获得一第一控制要求(步骤430)。从当前已制造出的MTPMIC存货清单中识别一类型的MTPMIC(步骤431)。采用第一方式对被识别出的MTPMIC类型中的一第一MTPMIC编程,以满足第一控制要求(步骤432)。从第二实体获得一第二控制要求(步骤433)。从已制造MTPMIC存货清单中识别出与步骤431所识别出的类型相同的MTPMIC(434)。采用第二方式对被识别出的MTPMIC类型中的一第二MTPMIC编程,以满足第二控制要求(步骤435)。在某些例子中,该清单为现有库存。在其他例子中,该清单为将被制造的可用设计。在一个例子中,步骤430-435由诸如半导体设计公司或者仓储公司或者经销商公司完成,第一和第二实体为公司的客户。公司使用ATSPCP工具46来决定如何对第一和第二MTPMIC进行编程。
图29是方法460的流程图。一电源管理特性询问被传送(步骤461)。用户对询问的回应通过网络被接收(步骤462)。根据至少部分用户回应对第一PMIC拼片进行编程(步骤463)。该PMIC拼片组成部分电源管理集成电路。
图30是方法470的流程图。通过网络从一实体获得控制要求(步骤471)。根据至少部分用户回应识别多个PMIC拼片(步骤472)。这些拼片组成待建构的电源管理集成电路。关于待建构的PMIC的产品信息通过网络传送给该实体(步骤473)。步骤471-473由ATSPCP工具46完成。
图31是方法445的流程图。拼片配置信息是从第一集成电路拼片经过第二集成电路拼片传到第三集成电路拼片的(步骤440)。第一、第二、第三集成电路拼片是MTPMIC的组成部分。第一、第二及第三集成电路拼片中至少有一个是电源管理集成电路拼片。
在描述的实施例中,从任何新颖性工具到整体的传递可能是通过如INTERNET或LAN的网络。然而,由任何新颖性工具产生的内容还可以直接在呈现在电脑显示器上以提供给一个实体浏览。一个实体可以是一个潜在的旅客、用户、公司或任何个人或与公司有关的集体。在描述的实施例中,网页被用来传递信息。然而,信息也可以通过一系列网页进行传输。
当一个广泛的拼片库组成了产品,经过验证的设计,PMIC可以不需要传统设计有限性的需求、不需要电路仿真、不需要DRC/LVS物理设计实验了就放在了一起。很清楚的是,上述的实施例提供了与传统设计方式(如,模拟/电子标准IP图书馆,等)明显不同的方法,至少在更好的实施例的拼片是适合的尺寸或相对适合的尺寸方面是这样的,且这些拼片是可以编程的模拟/混合信号拼片,是有尺寸的,其配有端口可以达成最小的解决方案尺寸和最快的通往市场的时间。例如,在更佳的实施例中,拼片所有长度及宽度大约是0.5毫米乘以0.5毫米的I/O端口间距,正如图3所显示的,且配有标准电源、交流及控制总路,当拼片放在一起的时候其可以自动连接在一起。这样,就可以非常快速方便地将高度集成的电源控制集成电路放在一起了,至少因为拼片图书馆已经和头脑中的效率一并准备好了。
尽管某些特殊的典型实施例在上面已经描述过了,用以说明该发明,但是这个发明不仅限于这些特殊的实施例。尽管ATSPCP工具在上面描述过了,即形成了拼片挑选、安置、配置和编程功能,但是ATSPCP工具不需要实现所有功能或者甚至有能力完成所有功能。例如,拥护可以使用ATSPCP工具执行拼片挑选和安置的操作。一旦安置完成,第二ATSPCP工具可以被用来决定配置信息并编辑目录中的现实内容或者产生组合的物理设计数据用以完善出满意的MTPMIC。软件保护器50可以被用来在中心位置编辑MTPMIC,其中电脑30定位好了,这样产生的被编辑的MTPMIC接下来就被运到了个人用户。或者,个人拥护也可以使用软件保护器在用户的远程来编辑MTPMIC。软件保护器可以是,但并不必须是,连接执行ATSPCP46的在同一个电脑上。相应地,描述的实施例的不同特色的不同的修改、改造和合成可以不需要离开权利声明书中的发明的范围就进行实施了。

Claims (20)

1.一种方法,其特征在于包括:
(a)生成拼片配置信息,所述拼片配置信息一旦被存储在第一电源管理集成电路拼片的配置寄存器中,就能用于配置第一电源管理集成电路拼片。
2.如权利要求1所述的方法,其特征在于,所述第一电源管理集成电路拼片是电源管理集成电路拼片组中的成员,其包括一第一总线部分,属于所述电源管理集成电路拼片组中的一第二电源管理集成电路拼片包含一第二总线部分;如果所述第一电源管理集成电路拼和所述第二电源管理集成电路拼片在一集成电路版图中相邻放置,则所述第一总线部分和所述第二总线部分相连形成标准总线。
3.如权利要求1所述的方法,其特征在于进一步包括:(b)在一个集成电路中由一个电源管理集成电路拼片向另一电源管理集成电路拼片传送配置信息。
4.如权利要求2所述的方法,其特征在于进一步包括:(b)如果第一电源管理集成电路拼片和第二电源管理集成电路拼片在集成电路版图中相邻放置,则通过标准总线向第一电源管理集成电路拼片传送配置信息。
5.如权利要求1所述的方法,其特征在于:所述第一电源管理集成电路拼片来自由以下组成的组:一降压转换器拼片、一升压转换器拼片、一低压差调节器拼片、一线性调节器拼片、一电池充电器拼片、一电荷泵拼片、一电池和电源路径管理拼片、一开关电源控制器拼片和一照明控制模块拼片。
6.如权利要求1所述的方法,其特征在于:生成配置信息是由计算机执行的。
7.如权利要求1所述的方法,其特征在于:配置寄存器至少包括一可编程的非易失性位。
8.如权利要求1所述的方法,其特征在于:拼片配置信息至少包含一用于决定拼片输出电压的位。
9.如权利要求1所述的方法,其特征在于:拼片配置信息至少包含一用于决定拼片输出电流能力的位。
10.如权利要求1所述的方法,其特征在于:拼片配置信息至少包含一用于决定拼片开/关状态的位。
11.如权利要求1所述的方法,其特征在于:拼片配置信息包含配置寄存器的地址和存储在配置寄存器中的配置信息。
12.一种方法,其特征在于包括:
(a)传送电源管理控制特性的问询信息;
(b)通过网络接收用户对问询信息的回复信息;和
(c)至少部分基于用户在(b)中做出的回复信息生成相应的拼片配置信息,其中,所述拼片配置信息一旦被存储在多个电源管理集成电路拼片各自的配置寄存器中,就能用于配置所述多个电源管理集成电路拼片。
13.如权利要求12所述的方法,其特征在于:电源管理控制特性的问询信息包括征询时钟频率值。
14.如权利要求12所述的方法,其特征在于:电源管理控制特性的问询信息包括征询开关频率值。
15.如权利要求12所述的方法,其特征在于:电源管理控制特性的问询信息包括征询拼片输出电压。
16.如权利要求12所述的方法,其特征在于:电源管理控制特性的问询信息包括征询拼片输出电流。
17.如权利要求12所述的方法,其特征在于:(a)包括提供一网页,电源管理控制特性的问询信息属于网页的一部分。
18.如权利要求12所述的方法,其特征在于:网络为英特网。
19.一套储存于处理器可读媒介上的可由处理器执行的指令,其特征在于,所述指令用于:
(a)通过网络发送一电源管理控制特性的问询信息,以便电源管理控制特性的问询信息能显示给用户;
(b)通过网络接收用户对所述问询信息的回复信息;和
(c)至少部分基于用户在(b)中做出的回复信息生成相应的拼片配置信息,其中,所述拼片配置信息一旦被存储在多个电源管理集成电路拼片各自的配置寄存器中,就能用于配置所述多个电源管理集成电路拼片。
20.一种装置,其特征在于包括:
一网络端口;和
通过所述网络端口与一网络通信的器件,用于在所述网络上与一用户交流,从而使一电源管理特性问询信息能被显示给所述用户,用于接收用户对所述问询信息作出的答复信息,用于基于所述答复信息生成相应的电源管理集成电路拼片的配置信息。
CN201010112478.5A 2009-01-30 2010-02-01 可编程模拟拼片配置方法及装置 Active CN101794335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/322,373 US8341582B2 (en) 2009-01-30 2009-01-30 Programmable analog tile configuration tool
US12/322,373 2009-01-30

Publications (2)

Publication Number Publication Date
CN101794335A true CN101794335A (zh) 2010-08-04
CN101794335B CN101794335B (zh) 2015-09-09

Family

ID=42398759

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201020123060XU Expired - Lifetime CN201955783U (zh) 2009-01-30 2010-02-01 可编程模拟拼片配置工具
CN201010112478.5A Active CN101794335B (zh) 2009-01-30 2010-02-01 可编程模拟拼片配置方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201020123060XU Expired - Lifetime CN201955783U (zh) 2009-01-30 2010-02-01 可编程模拟拼片配置工具

Country Status (2)

Country Link
US (1) US8341582B2 (zh)
CN (2) CN201955783U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427482A (zh) * 2010-08-16 2012-04-25 西门子公司 用于配置现场总线用户的方法
CN103376764A (zh) * 2012-04-24 2013-10-30 技领半导体(上海)有限公司 多逻辑单元电源管理集成电路的电源管理逻辑单元

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8079007B2 (en) * 2009-01-30 2011-12-13 Active-Semi, Inc. Programmable analog tile programming tool
US8341582B2 (en) 2009-01-30 2012-12-25 Active-Semi, Inc. Programmable analog tile configuration tool
US8219956B2 (en) * 2009-01-30 2012-07-10 Active-Semi, Inc. Analog tile selection, placement, configuration and programming tool
US8225260B2 (en) 2009-01-30 2012-07-17 Active-Semi, Inc. Programmable analog tile placement tool
US9003340B2 (en) * 2009-01-30 2015-04-07 Active-Semi, Inc. Communicating configuration information across a programmable analog tile to another tile
US9201994B1 (en) * 2013-03-13 2015-12-01 Calypto Design Systems, Inc. Flexible power query interfaces and infrastructures
US9330027B2 (en) 2013-03-15 2016-05-03 Intel Corporation Register access white listing
WO2016073645A1 (en) * 2014-11-04 2016-05-12 Progranalog Corp. Configurable power management integrated circuit
US20170192446A1 (en) * 2016-01-06 2017-07-06 Nxp B.V. Serial bus apparatus with controller circuit and related uses
USD795349S1 (en) * 2016-05-24 2017-08-22 Tangible Play, Inc. Programming tile
USD811485S1 (en) * 2016-05-24 2018-02-27 Tangible Play, Inc. Programming tile
USD811486S1 (en) * 2016-05-24 2018-02-27 Tangible Play, Inc. Programming tile
USD795348S1 (en) * 2016-05-24 2017-08-22 Tangible Play, Inc. Programming tile
USD812143S1 (en) * 2016-05-24 2018-03-06 Tangible Play, Inc. Programming tile
US11016810B1 (en) 2019-11-26 2021-05-25 Mythic, Inc. Tile subsystem and method for automated data flow and data processing within an integrated circuit architecture
US20210257909A1 (en) * 2020-02-13 2021-08-19 Empower Semiconductor, Inc. Reconfigurable power converter
CN117422040B (zh) * 2023-12-18 2024-02-27 沐曦集成电路(上海)有限公司 一种片上网络在芯片版图上的生成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820270A (zh) * 2003-05-07 2006-08-16 睦塞德特拉华公司 利用电源岛管理集成电路上的功率
CN101174458A (zh) * 2006-11-03 2008-05-07 三星电子株式会社 非易失性存储装置以及设置其配置信息的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157618A (en) 1988-03-10 1992-10-20 Cirrus Logic, Inc. Programmable tiles
US7394445B2 (en) 2002-11-12 2008-07-01 Power-One, Inc. Digital power manager for controlling and monitoring an array of point-of-load regulators
US7673157B2 (en) 2002-12-21 2010-03-02 Power-One, Inc. Method and system for controlling a mixed array of point-of-load regulators through a bus translator
US7024649B2 (en) 2003-02-14 2006-04-04 Iwatt Multi-output power supply design system
US7080265B2 (en) 2003-03-14 2006-07-18 Power-One, Inc. Voltage set point control scheme
JP3948430B2 (ja) 2003-04-03 2007-07-25 ソニー株式会社 半導体集積回路の製造方法
WO2005119532A2 (en) 2004-06-04 2005-12-15 The Regents Of The University Of California Low-power fpga circuits and methods
US20060119382A1 (en) 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US7673164B1 (en) 2004-12-13 2010-03-02 Massachusetts Institute Of Technology Managing power in a parallel processing environment
US7373629B2 (en) 2005-04-25 2008-05-13 Lsi Logic Corporation Distributed relocatable voltage regulator
US7523430B1 (en) 2005-09-09 2009-04-21 Altera Corporation Programmable logic device design tool with simultaneous switching noise awareness
US7412673B1 (en) 2006-01-30 2008-08-12 Xilinx, Inc. Integrated system noise management—bounce voltage
US7555741B1 (en) 2006-09-13 2009-06-30 Altera Corporation Computer-aided-design tools for reducing power consumption in programmable logic devices
US7581198B2 (en) 2006-10-07 2009-08-25 Active-Semi, Inc. Method and system for the modular design and layout of integrated circuits
US7904864B2 (en) 2006-10-07 2011-03-08 Active-Semi, Inc. Interconnect layer of a modularly designed analog integrated circuit
US7620926B1 (en) * 2007-03-20 2009-11-17 Xilinx, Inc. Methods and structures for flexible power management in integrated circuits
US7595655B2 (en) 2007-06-27 2009-09-29 Tabula, Inc. Retrieving data from a configurable IC
US7616025B1 (en) 2007-08-14 2009-11-10 Actel Corporation Programmable logic device adapted to enter a low-power mode
US7863930B2 (en) 2007-11-13 2011-01-04 Panasonic Corporation Programmable device, control method of device and information processing system
US8370783B2 (en) 2007-12-03 2013-02-05 Kabushiki Kaisha Toshiba Systems and methods for probabilistic interconnect planning
US9087164B2 (en) 2008-01-26 2015-07-21 National Semiconductor Corporation Visualization of tradeoffs between circuit designs
US7966588B1 (en) * 2008-01-26 2011-06-21 National Semiconductor Corporation Optimization of electrical circuits
US8024690B2 (en) 2008-05-19 2011-09-20 Arm Limited Method, system and computer program product for determining routing of data paths in interconnect circuitry providing a narrow interface for connection to a first device and a wide interface for connection to a distributed plurality of further devices
US8225260B2 (en) 2009-01-30 2012-07-17 Active-Semi, Inc. Programmable analog tile placement tool
US8219956B2 (en) 2009-01-30 2012-07-10 Active-Semi, Inc. Analog tile selection, placement, configuration and programming tool
US8341582B2 (en) 2009-01-30 2012-12-25 Active-Semi, Inc. Programmable analog tile configuration tool
US8079007B2 (en) 2009-01-30 2011-12-13 Active-Semi, Inc. Programmable analog tile programming tool

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820270A (zh) * 2003-05-07 2006-08-16 睦塞德特拉华公司 利用电源岛管理集成电路上的功率
CN101174458A (zh) * 2006-11-03 2008-05-07 三星电子株式会社 非易失性存储装置以及设置其配置信息的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427482A (zh) * 2010-08-16 2012-04-25 西门子公司 用于配置现场总线用户的方法
CN102427482B (zh) * 2010-08-16 2016-01-20 西门子公司 用于配置现场总线用户的方法
CN103376764A (zh) * 2012-04-24 2013-10-30 技领半导体(上海)有限公司 多逻辑单元电源管理集成电路的电源管理逻辑单元
CN103376764B (zh) * 2012-04-24 2015-12-02 技领半导体(上海)有限公司 多逻辑单元电源管理集成电路的电源管理逻辑单元

Also Published As

Publication number Publication date
US8341582B2 (en) 2012-12-25
CN101794335B (zh) 2015-09-09
US20100199246A1 (en) 2010-08-05
CN201955783U (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
CN201955783U (zh) 可编程模拟拼片配置工具
CN201757901U (zh) 从模拟拼片传输配置信息到另一拼片的装置及集成电路
CN101840444B (zh) 可编程模拟拼片放置方法
CN201993757U (zh) 可编程模拟拼片编程工具
CN201955782U (zh) 模拟拼片的选择/放置/配置/编程工具
US8423946B1 (en) Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
US7581198B2 (en) Method and system for the modular design and layout of integrated circuits
CN103049066B (zh) 电源管理集成电路的多模式电源管理器
US6847853B1 (en) Fabrication rules based automated design and manufacturing system and method
CN103048940B (zh) 多逻辑单元电源管理集成电路的电源管理逻辑单元
CN103577626A (zh) 带有具有用于访问寄存器的输入和输出旁通路径的逻辑区域的集成电路
US6083271A (en) Method and apparatus for specifying multiple power domains in electronic circuit designs
US20080184181A1 (en) Analog/digital partitioning of circuit designs for simulation
CN103930848A (zh) 用于电子设备的功率管理
CN103729493A (zh) 印刷电路板的布局方法
CN103376764B (zh) 多逻辑单元电源管理集成电路的电源管理逻辑单元
CN105468570B (zh) 一种文档合成展示方法及装置
CN101853315B (zh) 模拟拼片的选择/放置/配置/编程工具
Standard SOLIDWORKS ELECTRICAL
Handzlik et al. ” Chameleon” Software Defined Control Platform
Zhang et al. Study on Process Planning of Auto Body Welding Line Based on Digital Factory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant