CN101783779A - 一种xDSL时间同步方法、装置和系统 - Google Patents
一种xDSL时间同步方法、装置和系统 Download PDFInfo
- Publication number
- CN101783779A CN101783779A CN200910105103A CN200910105103A CN101783779A CN 101783779 A CN101783779 A CN 101783779A CN 200910105103 A CN200910105103 A CN 200910105103A CN 200910105103 A CN200910105103 A CN 200910105103A CN 101783779 A CN101783779 A CN 101783779A
- Authority
- CN
- China
- Prior art keywords
- equipment
- symbol
- time
- delay
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
- H04M11/062—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Telephonic Communication Services (AREA)
Abstract
本发明提供一种xDSL时间同步方法、装置和系统,其中方法包括:远端发送第一符号,局端接收第一符号,远端获取远端发送第一符号的时间和局端接收第一符号的时间;局端发送第二符号,远端接收第二符号,远端获取局端发送第二符号的时间和远端接收第二符号的时间,远端在计算远端的时钟和局端的时钟偏差时,将局端到远端的路径延时和远端到局端的路径延时进行拆分,获取已知部分的值,利用下行线路延时和上行线路延时近似相等或者成比率计算远端的时钟和局端的时钟的偏差,远端根据这个偏差调整远端的时钟,实现同步。本发明通过对读取的远端的时钟时间和读取的局端的时钟时间的调整,能准确获取远端的时钟和局端的时钟的偏差,有效的实现远端和局端的时间同步。
Description
技术领域
本发明涉及通信领域,尤其涉及一种xDSL时间同步的方法、装置和系统。
背景技术
由于第三代移动通信(3G)以及更先进数字移动技术的出现,家庭基站的需求越来越大。家庭基站对于时间同步有比较高的要求,时钟同步一般由于网络设备的终端有时钟恢复模块,网络满足家庭基站的时钟同步的难度不大。但是时间同步的实现要解决很多问题。图1所示为IEEE Pl588V2协议中精确时间同步实现的原理图,假设Offset为从时钟和主时钟的偏差,Delay1为主时钟到从时钟的路径延时,Delay2为从时钟到主时钟的路径延时,根据图1可知:
Ts0=Tm1+Offset
Ts1-Ts0=Delay1
于是:Offset=Ts1-Tm1-Delay1
同理,Tm2=Ts2-Offset+Delay2
得出Offset=Ts2-Tm2+Delay2
如果两个方向的延时相等,Delay1=Delay2,那么
Offset=(Ts1+Ts2-Tm1-Tm2)/2 (1)
这样从时钟和主时钟的偏差就得到了,就可以精确地把从时钟同步到主时钟上。
但是对于数字用户线xDSL(ADSL,ADSL2或VDSL2)设备进行移动业务的承载的情况,Master对应的是局端(Central Office,CO)设备,Slave对应的是远端设备(Customer Premises Equipment,CPE)。由于CO设备和CPE之间的信道比较复杂,要经过局端的模拟电路,电缆,远端的模拟电路,在局端和远端还要经过数字信号处理电路,因此局端到远端的下行延时不一定等于远端到局端的上行延时,也就是一般情况下Delay1≠Delay2。根据一些测量结果,Delay1和Delay2的差距会远大于1uS,那么我们就不能直接用公式(1)得到局端时钟和远端时钟的偏差。
如图2所示,下行延时包括CO数字发送电路70延时Δt1、CO模拟发送电路203延时Δt2、下行线路90延时Δt3、下行CPE模拟接收电路205延时Δt2’,下行CPE数字接收电路80延时Δt1’;上行延时包括CO数字接收电路75延时Δt4,上行CO模拟接收电路2005延时Δt5,上行线路90延时Δt6,上行CPE模拟发送电路2003延时Δt5’,上行CPE数字发送电路85延时Δt4’。一般情况下Delay1=Δt1+Δt2+Δt3+Δt2’+Δt1’≠Delay2=Δt4+Δt5+Δt6+Δt5’+Δt4’,而且,一般这两个延时的差会大于1uS。
xDSL接收器在初始化过程中会检测帧边界并实现帧同步,在实际实现时,同步算法可能会存在少许误差,同时同步的精度还受到取样率的限制,帧同步的误差可能影响时间同步的准确度。如发送端以某帧起始作为时间标记tm1(CO)或时间标记ts2(CPE),在CPE接收端进行时间标记Ts1的时候或在CO接收端进行时间标记Tm2的时候,它的帧同步是接收端通过一定的算法恢复过来的,一般存在一定误差,那么由于这个帧同步误差的存在,导致xDSL在CPE进行Ts1标记和在CO进行Tm2标记的时候可能误差较大,特别是在上行链路中CO接收做Tm2标记的时候,由于xDSL采样率可能较低,导致这种误差的幅值更大。
也可以通过直接测量下行信道延迟时间的方法得到Delay1,这样可以直接得到CO和CPE的延迟时间偏差Offset=Ts1-Tm1-Delay1,但是目前,xDSL信道(主要是线路)的时间延时测量还不是特别准确,特别是线路较长,线路噪声较大,线路存在桥接抽头等复杂的情况。
发明内容
本发明能提供准确获取信道的延迟时间,并能对局端和远端读取的时钟时间进行校正,通过计算远端的时钟和局端的时钟的偏差实现远端和局端的时间同步。
一种数字用户线DSL时间同步方法,包括以下步骤:
第一设备向第二设备发送第一符号,获取发送所述第一符号的时间Ts2;
所述第一设备接收所述第二设备发送的第二符号,并获取接收所述第二符号的时间Ts1;
所述第一设备获取所述第二设备接收所述第一符号的时间Tm2和、所述第二设备发送所述第二符号的时间Tm1;
所述第一设备根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备的延时计算所述第一设备的时钟和所述第二设备的时钟的偏差;
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。
一种数字用户线DSL设备,包括:
发送单元,发送第一符号,并获取发送所述第一符号的时间Ts2;
接收单元,接收第二设备发送的第二符号,获取接收所述第二符号的时间Ts1;和
获取所述第二设备接收所述第一符号的时间Tm2、所述第二设备发送所述第二符号的时间Tm1;
处理单元,获取所述DSL设备延时,根据Ts2、Ts1、Tm2、Tm1和所述DSL设备延时计算所述DSL设备的时钟和所述第二设备的时钟的偏差,并根据所述偏差调整所述DSL设备的时钟。
一种数字用户线DSL时间同步系统,包括第一设备和第二设备,包括:
所述第一设备发送第一符号,获取发送所述第一符号的时间Ts2;
所述第二设备接收所述第一符号,获取接收所述第一符号的时间Tm2;
所述第二设备发送第二符号,获取发送所述第二符号的时间Tm1;
所述第一设备接收所述第二符号,获取接收所述第二符号的时间Ts1;
所述第二设备将所述Tm1、Tm2发送给所述本端;
所述第一设备根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备延时计算所述第一设备的时钟和所述第二设备的时钟的偏差;
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。
本发明能解决接收端算法恢复帧边界造成帧边界模糊的问题,根据发送端发送的特定符号计算接收端与发送端之间的同步误差,并根据该同步误差校正因帧边界模糊造成的时间标记误差;同时通过对信道的延迟时间的计算获取远端的时钟和局端的时钟的偏差,通过这个偏差能准确实现远端的时钟和局端的时钟的时间同步。
附图说明
图1为1588V2时间同步原理示意图;
图2为下行路径延时和上行路径延时示意图;
图3为本发明同步方法第一实施例流程图;
图4为下行路径延时组成元素示意图;
图5为上行路径延时组成元素示意图;
图6为本发明同步方法第二实施例流程图;
图7为本发明提供的系统示意图;
图8为本发明装置示意图。
具体实施例
下面将结合附图对本发明进行清楚而完整的说明:
本发明第一个实施例提供一种xDSL时间同步方法,包括以下步骤:第一设备向第二设备发送第一符号,获取发送所述第一符号的时间Ts2;
所述第一设备接收所述第二设备发送的第二符号,并获取接收所述第二符号的时间Ts1;
所述第一设备获取所述第二设备接收所述第一符号的时间Tm2和所述第二设备发送所述第二符号的时间Tm1;
所述第一设备根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备的延时计算所述第一设备的时钟和所述第二设备的时钟的偏差;
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。在以下实施例中,将以第一设备为远端设备CPE,第二设备为局端CO设备作为举例,本领域技术人员可以理解,第一设备也可以是CO,第二设备为CPE。
在上行线路和下行线路延时部相等的情况下,利用下行路径延时Delay1和上行路径延时Delay2之间存在一定的数学关系,获取远端设备(CPE)的时钟和局端(CO)的时钟的偏差,CPE(CO)根据这个偏差调整本地的时钟。
第一个实施例所提供的时间同步方法采取CPE先发送同步符号,CO后发送同步符号的方式,具体过程如图3所示。
步骤10,CPE发送第一符号,获取发送第一符号的时间Ts2。
由于xDSL采用离散多载波DMT调制方式,信号的传送是以DMT帧的方式进行,因此在实现时间同步时也是利用DMT帧来实现,因此,CPE发送的第一符号可以是DMT帧,具体选择哪一个帧由CPE和CO协商确定。
在初始化阶段,CPE发送第一符号(Symbol),当将第一符号的特定位置写入缓存,或者D/A模块将这个符号的特定位置从缓存中读取出来时,读取本地的时钟时间Ts2。
在具体哪一点上触发时间标记也由CO和CPE协商确定,可以使用第一符号上的任一位置,在以下实施例中将以第一符号的起始位置作为举例。
步骤20,CO接收CPE发送的第一符号,获取接收第一符号的准确时间Tm2。
CO接收CPE发送的第一符号,当CO将第一符号的起始位置的采样数据写入缓存,或者A/D模块将第一符号的起始位置的采样数据从缓存中读取出来时,读取CO本地时间Tm2’,即触发时间标记动作。由于CO是通过一定的算法来计算帧边界的,因此,通过算法计算出来的起始位置可能存在一定的误差,这时就需要CO对读取的时间Tm2’进行校正。
CO根据第一符号中的正弦信号(也可以是余弦信号)的接收点相位到校验点相位的相位差将Tm2′校正到CO应当接收校验点的时间点Tm2,其中,所述接收点为CO初始接收到第一符号的信号点,所述校验点为CPE初始发送第一符号的信号点。
当CO根据第一符号中一个正弦信号对读取的时间Tm2’进行校正时,
由于CPE触发时间标记时这个正弦信号对应点所处的相位是一定的,比如为0度、45度、90度或者其他角度,因此CO在校正时可以将这个点作为校验点,并获取校验点的相位,以下实施例将以0度举例。
CO获取这个正弦信号上CO触发时间标记的位置,这个位置为CO接收第一符号的接收点,并计算接收点的相位到校验点的相位所述需要的时间,CO根据这个时间将Tm2’调整到Tm2。
CO也可以利用这个符号中的多个正弦信号来进行校正,由于CPE将第一符号的起始位置的采样数据写入缓存或者从缓存读取时,第一符号中每个正弦信号都正好处在一个特定点上,CO将这些点作为校验点,CO知道CPE做时间标记的时候这些正弦信号上的校验点分别所处的相位,比如其中一个正弦信号上的校验点处在0度,一个处在90度,一个处在45度等。
CO接收到第一符号后,分别获取所利用的每个正弦信号上对应的接收点,并获取接收点的相位,分别计算接收点的相位到校验点的相位所需要的时间,这些时间即每个正弦信号上CO作时间标记的偏差,这些正弦信号的相位,在DMT系统中可通过快速傅里叶变换FFT得到。为提高估计精度,减小噪声的影响,可通过多次计算后平均,也可在FFT后训练频域均衡器FEQ,因FEQ会对角度偏差进行补偿,训练后的FEQ系数也可用来估计各正弦信号的角度偏差。由于DMT帧同步可能有误差,CO得到的这些角度与CPE可能有偏差,这些偏差是与正弦信号的频率成线性关系,其斜率就直接反映出帧同步误差。可以在坐标上分别将每个正弦信号的偏差描出来,将这些偏差用一条直接连起来,这条直线的斜率就是CO因同步误差造成的做时间标记的误差。受噪声等因素影响,实际计算得到的这些角度误差可能不是严格的在一条直线上,CO可以根据一定的优化算法,如最小二乘法算出一条最优的直线来逼近,从而计算远端时间标记的误差,并根据这个误差将Tm2’校正到Tm2。
根据XDSL系统的特点,也可以利用FEQ信息得到这些角度误差,然后用类似的方法把Tm2’调整为Tm2。
步骤30,CO端发送第二符号,获取发送第二符号的时间Tm1。
CO发送第二符号,,其中,第二符号也可以是DMT帧,当CO将第二符号的起始位置的采样数据写入缓存,或者CO的D/A模块将第二符号的特定位置的采样数据从缓存中读取出来时,读取CO本地的时钟时间,即触发时间标记动作,得到Tm1,在具体哪一点上触发时间标记动作也由CO和CPE协商确定,可以使用第二符号上的任一位置,在以下实施例中将以第二符号的起始位置作为举例。
步骤40,CPE接收CO发送的第二符号,获取接收第二符号的准确时间Ts1。
当CPE将第二符号的起始位置的采样数据写入缓存,或者A/D模块将第二符号的起始位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CPE本地时间Ts1’,由于CPE是也是通过一定的算法来计算帧边界的,这样对第二符号的起始位置的判断会存在一定的误差,因此,也需要CPE对读取的时间Ts1’进行校正。
CPE根据第二符号中的正弦信号(也可以是余弦信号)的接收点相位到校验点相位的相位差将Ts1′校正到CPE应当接收校验点的时间点Ts1,其中,所述接收点为CPE初始接收到第二符号的信号点,所述校验点为CO初始发送第二符号的信号点。
当CPE利用第二符号中的一个正弦信号时,由于CO触发时间标记动作时这个正弦信号上对应点所处的相位是一定的,因此,可以将这个正弦信号上的点作为校验点,并获取它的相位,比如为0度,因此CPE在校正时可以根据这个校验点来进行校正。
CPE将CPE接收第二符号时正弦信号对应点作为接收点,并获取这个点的相位,计算这个相位到最近的校验点的相位所需要的时间,CPE根据这个时间将Ts1’调整到Ts1。
CPE也可以利用第二符号中的多个正弦信号,由于CPE知道CO做时间标记的时候这些正弦信号对应点所处的相位,比如其中一个正弦信号的对应点处在0度,一个处在90度,一个处在45度等,因此,可以将每个正弦信号上对应点作为校验点。CPE接收到第二符号后,分别获取每个正弦信号上CPE做时间标记的位置,将这些点作为接收点,并分别计算接收点的相位到校验点的相位所需要的时间,这些时间即每个正弦信号上CPE作时间标记的偏差,这些正弦信号的角度,在DMT系统中可通过FFT得到。为提高估计精度,减小噪声的影响,可通过多次计算后平均。也可在FFT后训练FEQ(频域均衡器),因FEQ会对所述角度偏差进行补偿,训练后的FEQ系数也可用来估计各正弦信号的角度偏差。由于DMT帧同步可能有误差,CPE得到的这些角度与CO可能有偏差,这些偏差是与正弦信号的频率成线性关系,其斜率就直接反映出帧同步误差。可以在坐标上分别将每个正弦信号的偏差描出来,将这些偏差用一条直接连起来,这条直线的斜率就是远端因同步误差造成的做时间标记的误差。受噪声等因素影响,实际计算得到的这些角度误差可能不是严格的在一条直线上,远端可以根据一定的优化算法,如最小二乘法算出一条最优的直线来逼近,从而计算CPE做时间标记的误差,CPE根据这个误差将Ts1’校正到Ts1。
步骤50,CPE获取CO的Tm2和Tm1。
CO通过消息通道将Tm1、Tm2发送给CPE。
CPE获取CO设备延时和CPE设备延时。
CO到CPE的路径延时如图4所示,包括:
①CO数字发送电路延时Δt1,包括CO端BUF 201延时和D/A 202延时,及CPE数字接收电路延时Δt1′,包括CPE延时207BUF和D/A 206延时。在有些系统设计中这两部分延时是固定的,可以在设备中直接读取,在计算延时的时候这两部分则需要包括在里面;在有些系统中,这两部分延时是不固定的,因此在计算的时候要将这两部分排除在外;也可能这两部分延时的一部分是固定的,则在计算的时候可只包括固定延时部分。
②CO模拟发送电路203的延时Δt2和CPE模拟接收电路205的延时Δt2′。其中,Δt2、Δt2′都是在设备上,可以在出厂前获得或通过CPE和CO设备交互信息获得;
③符号在CO到CPE的线路204上的延迟时间Δt3,这个是未知的。
CPE到CO的路径延时如图5所示,包括:
①CPE数字发送电路延时Δt4,包括CPE BUF2001延时和CPE端D/A 2002延时,及CO数字接收电路延时Δt4′,包括CO端D/A 2006延时和BUF2007延时。在系统设计中这两部分延时是固定的,可以直接从设备中读取。在有些系统中这两部分是不固定的,则在计算的时候这两部分不包括在内。
②CPE模拟发送电路2003的延迟时间Δt5和CO模拟接收电路2005的延迟时间Δt5′,由于Δt5、Δt5′都是在设备上,可以在出厂前获得或通过CO和CPE设备交互信息获得。
③信号在CPE到CO的传输线路2004上的延迟时间Δt6,这个未知。
CO将Δt1、Δt2、Δt4′、Δt5′通过消息通道发送给CPE,或者CPE获取事先保存的数据。
步骤60,CPE计算CPE的时钟和CO的时钟的偏差,并根据偏差调整CPE的时钟。
CPE根据:
CPE的时钟和CO的时钟的偏差Offset=Ts1-Tm2-Delay1和
Offset=Tm2-Ts2+Delay2
计算Offset。
在具体的计算过程中,CPE建立计算模型,将Delay1、Delay2进行拆分,CPE保存有Delay1和Delay2的数学关系,比如,Δt3=0.9Δt6,或者Δt6=0.9Δt3等比率关系,这个比率关系可以通过统计得出,连立解出Offset,具体过程如下:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1′+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5′+Δt4′)
或者
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5′)
由于Δt3和Δt6近似相等或者存在比率,此处以近似相等计算,因此,可以解出
Offset=(Ts1-Tm1-(Δt1+Δt2+Δt1’+Δt2’)+Ts2-Tm2+(Δt4+Δt5+Δt4’+Δt5’))/2
或者
Offset=(Ts1-Tm1-(Δt2+Δt2’)+Ts2-Tm2+(Δt5+Δt5’))/2。
获取Offset后可以获取相关Delay1和Delay2:
Delay1=Ts1-Tm1-Offset
Delay2=Ts2-Tm2+Offset
在获取CPE的时钟和CO的时钟的偏差Offset后,CPE获取本地的时钟时间,根据本地的时钟时间和Offset调整本地的时钟。
在上面的实施例中是采用CPE先发送符号,CO接收后再由CO发送符号的方式,在实际的监测过程中,也可以是CO发送符号CPE收到这个符号后再发送符号,下面第二个实施例将介绍这种方式,具体过程如图6所示:
步骤15,CO发送第二符号,获取发送第二符号的时间Tm1。
在初始化阶段,CO发送第二符号,当CO将第二符号的特定位置的采样数据写入缓存,或者CO的D/A模块将第二符号的特定位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CO本地的时钟时间,得到Tm1,其中,第二符号可以为DMT帧,在具体哪一点上触发时间标记也由CO和CPE协商确定,可以使用第二符号上的任一位置,在本实施例中将以第二符号的起始位置作为举例。
步骤25,CPE接收CO发送的第二符号,获取接收第二符号的准确时间Ts1。
当CPE将第二符号的起始位置的采样数据写入缓存,或者A/D模块将第二符号的起始位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CPE本地时间Ts1’。由于CPE是通过一定的算法来计算帧边界的,因此,通过算法计算出来的起始位置可能存在一定的误差,这时就需要CPE对读取的时间Ts1’进行校正,具体校正方法和第一个实施例中CPE的校正过程一致。
步骤35,CPE发送第一符号,获取CPE发送第一符号的时间Ts2。
在初始化阶段,CPE发送第一符号,第一符号也可以是DMT帧,当CPE将第一符号的特定位置的采样数据写入缓存,或者D/A模块将第一符号的特定位置的采样数据从缓存中读取出来时,触发时间标记动作,读取本地的时钟时间Ts2,在具体哪一点上触发时间标记也由CO和CPE协商确定,可以使用第一符号上的任一位置,在本实施例中将以第一符号的起始位置作为举例。
步骤45,CO接收CPE发送的第一符号,获取接收第一符号的准确时间Tm2。
CO接收CPE发送的第一符号,当CO将第一符号的起始位置的采样数据写入缓存,或者A/D模块将第一符号的起始位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CO本地时间Tm2’,由于CO是通过一定的算法来计算帧边界的,因此,需要CO对读取的时间Tm2’进行校正,具体的校正方法和第一个实施例中CO的校正方法一致。
步骤55,CPE获取CO的Tm1、Tm2。
CO通过消息通道将Tm1、Tm2发送给CPE。
CPE获取CO设备延时和CPE设备延时。
①CO数字发送电路延时Δt1,包括CO端BUF 201延时和D/A 202延时,及CPE数字接收电路延时Δt1′,包括CPE延时207BUF和D/A 206延时。在有些系统设计中这两部分延时是固定的,可以在设备中直接读取,在计算延时的时候这两部分则需要包括在里面;在有些系统中,这两部分延时是不固定的,因此在计算的时候要将这两部分排除在外;也可能这两部分延时的一部分是固定的,则在计算的时候可只包括固定延时部分。
②CO模拟发送电路203的延时Δt2和CPE模拟接收电路205的延时Δt2′。其中,Δt2、Δt2′都是在设备上,可以在出厂前获得或通过CPE和CO设备交互信息获得;
③符号在CO到CPE的线路204上的延迟时间Δt3,这个是未知的。
CPE到CO的路径延时如图5所示,包括:
①CPE数字发送电路延时Δt4,包括CPE BUF2001延时和CPE端D/A2002延时,及CO数字接收电路延时Δt4′,包括CO端D/A 2006延时和BUF2007延时。在系统设计中这两部分延时是固定的,可以直接从设备中读取。在有些系统中这两部分是不固定的,则在计算的时候这两部分不包括在内。
②CPE模拟发送电路2003的延迟时间Δt5和CO模拟接收电路2005的延迟时间Δt5′,由于Δt5、Δt5′都是在设备上,可以在出厂前获得或通过CO和CPE设备交互信息获得。
③信号在CPE到CO的传输线路2004上的延迟时间Δt6,这个未知。
CO将Δt1、Δt2、Δt4′、Δt5′通过消息通道发送给CPE,或者CPE获取事先保存的数据,因此CO也可以不发送这些信息。
步骤65,CPE计算CPE的时钟和CO的时钟的偏差,并根据这个偏差调整CPE的的时钟时间
CPE根据
Offset=Ts1-Tm2-Delay1和
Offset=Ts2-Tm2+Delay2
计算Offset。
在具体的计算过程中,CPE建立计算模型,将Delay1、Delay2进行拆分,CPE上保存有Delay1和Delay2的数学关系,比如,Δt3=0.9Δt6,或者Δt6=0.9Δt3等比率关系,具体数学关系可以通过统计得出。连立解出Offset,具体过程如下:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1′+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5′+Δt4′)
或者
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5′)
由于Δt3和Δt6近似相等或者存在比率,因此,可以解出Offset。
获取Offset后可以获取相关Delay1和Delay2:
Delay1=Ts1-Tm1-Offset
Delay2=Ts2-Tm2+Offset
在获取CPE的时钟和CO的时钟的偏差Offset后,CPE获取本地的时钟时间,根据本地的时钟时间和Offset调整本地的时钟。
本发明第三个实施例提供一种xDSL时间同步方法,该方法针对Delay1和Delay2可以通过SELT或者DELT等方法获取的情况,具体步骤如下:
步骤1,CO发送符号获取发送符号时间Tm1(或者CPE发送符号,获取发送符号的时间Ts2),这个符号可以是DMT帧。
在初始化阶段,CO发送符号,当CO将这个符号的特定位置的采样数据写入缓存,或者CO的D/A模块将这个符号的特定位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CO本地的时钟时间,得到Tm1,在具体哪一点上触发时间标记也由CO和CPE协商确定,可以使用这个符号上的任一位置,在本实施例中将以这个符号的起始位置作为举例。
步骤2,CPE接收CO发送的符号,并获取接收时间Ts1(或者CO接收CO发送的符号,并获取接收这个符号的时间Tm2)。
当CPE将这个符号的起始位置的采样数据写入缓存,或者A/D模块将这个符号的起始位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CPE本地时间Ts1’,由于CPE是通过一定的算法来计算帧边界的,因此,通过算法计算出来的起始位置可能存在一定的误差,这时就需要CPE对读取的时间Ts1’进行校正,具体校正方法和第一个实施例中CPE的校正过程一致。
步骤3,CPE获取CO发送的Tm1(或者CPE获取CO发送的Tm2)
CO通过消息通道将Tm1(或者Tm2)发送给CPE。
步骤4,CPE计算CPE的时钟和CO的时钟的偏差
CPE根据
Offset=Ts1-Tm1-Delay1或者
(Offset=Ts2-Tm2+Delay2)
由于Delay1(或者Delay2)已经测量出来,因此,可以解出Offset。
步骤4,CPE读取本地的时钟时间,CPE根据本地时间和Offset调整本地的时钟时间。
本发明第四个实施例提供一种DSL时间同步方法,由于存在设备延时,因此在发送符号进行同步时,发送符号的时间可以将对应的设备延时考虑进去,这样,CPE在计算Offset时就不需要CO发送CO的设备延时了,具体步骤如下:
第一步:CO端发送第二符号,获取发送第二符号的时间。
在初始化阶段,CO将第二符号的起始位置的采样数据写入缓存或者将这个起始位置的采样数据从缓存读取出来时,触发时间标记动作,读取本地的时钟时间Tm1。
CO获取CO数字发送延时Δt1和模拟发送延时Δt2,并对CO发送第二符号的时间进行处理,具体的,Tm1=Tm1+Δt1+Δt2,如果数字发送部分延时不固定可以将这部分排除在外,那么Tm1=Tm1+Δt2。
第二步:CPE接收第二符号,获取CPE接收第二符号的时间。
当CPE将第二符号的起始位置的采样数据写入缓存,或者A/D模块将第二符号的起始位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CPE本地时间Ts1’。由于CPE是通过一定的算法来计算帧边界的,因此,通过算法计算出来的起始位置可能存在一定的误差,这时就需要CPE对读取的时间Ts1’进行校正,具体校正方法和第一个实施例中CPE的校正过程一致。
第三步:CPE发送第一符号,获取发送第一符号的时间。
在初始化阶段,CPE发送第一符号(Symbol),当将第一符号的特定位置的采样数据写入缓存或者、D/A模块将这个符号的特定位置的采样数据从缓存中读取出来时,触发时间标记动作,读取本地的时钟时间Ts2。
第四步:CO接收第一符号,获取接收第一符号的时间。
CO接收CPE发送的第一符号,当CO将第一符号的起始位置的采样数据写入缓存,或者A/D模块将第一符号的起始位置的采样数据从缓存中读取出来时,触发时间标记动作,读取CO本地时间Tm2’。由于CO是通过一定的算法来计算帧边界的,因此,通过算法计算出来的起始位置可能存在一定的误差,这时就需要CO对读取的时间Tm2’进行校正,具体校正过程和第一个实施例相同。
在具体第一符号哪一点上触发时间标记动作由CO和CPE协商确定,可以使用第一符号上的任一位置,比如,第一符号的起始位置。
CO获取CO数字接收电路延时Δt4和模拟接收电路延时Δt5,并对CO接收第一符号的时间进行处理,具体的,Tm2=Tm2-Δt4-Δt5,如果数字发送部分延时不固定可以将这部分排除在外,那么Tm2=Tm2-Δt5。
第五步:CO将Tm1、Tm2通过消息通道发送给CPE,CPE计算CPE的时钟和CO的时钟的偏差Offset。
CPE获取CPE的数字接收电路延时Δt1′,模拟接收电路延时Δt2′、数字发送电路延时Δt4′和模拟发送电路延时Δt5′
CPE根据:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1′+Δt2′+Δt3),和
Offset=Ts2-Tm2+Delay1=Ts2-Tm2+(Δt4′+Δt5′+Δt6)
计算Offset,
或者CPE因为数字接收和发送延时部固定而将这部分排除在外,根据:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2′+Δt3),和
Offset=Ts2-Tm2+Delay1=Ts2-Tm2+(Δt5′+Δt6)
计算Offset。
在这个过程中,CPE也可以对发送第二符号时间Ts2以及接收第一符号的时间Ts1进行处理,比如,Ts1=Ts1-Δt1′-Δt2′或者Ts1=Ts1-Δt2′;Ts2=Ts2-Δt4′-Δt5′或者Ts2=Ts2-Δt5′,
这样,CPE在计算Offset时,根据:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-Δt3,和
Offset=Ts2-Tm2+Delay1=Ts2-Tm2+Δt6
利用,Δt3和Δt6近似相等或者存在比率关系计算Offset。
第六步:CPE根据Offset调整CPE的时钟。
CPE读取本地的时钟时间,根据这个时间和Offset调整的时钟的时间。
在以上实施例中是CPE端对本地的时钟进行调整,使得CPE的时钟和CO端的时钟同步,实际上,也可以调整CO的时钟时间,使得CO的本地的时钟和CPE端的时钟同步,具体的同步方法和CPE是一样的。
在上面实施例所述的方法考虑到取样率的影响,可以执行多次。
本发明提供一种xDSL通信系统,如图7所示,该通信系统包括CO100和CPE200。
CPE200发送符号,获取发送第一符号的时间Ts2。CPE200发送第一符号,第一符号为初始化阶段CO100和CPE200协商确定的DMT帧,CO100和CPE200协商确定第一符号上的某一个点作为参考,这个点可以是第一符号上的任意位置,以下将以第一符号的起始位置举例。
当CPE200将第一符号的起始位置的采样数据写入缓存,或者将这个起始位置的采样数据从缓存中读取时,触发时间标记动作,读取CPE200本地的时钟时间Ts2。
CO100接收CPE200发送的第一符号,获取接收第一符号的时间Tm2。当CO100将第一符号的起始位置的采样数据写入缓存,或者将第一符号的起始位置的采样数据从缓存中读取时,触发时间标记动作,读取本地的时钟时间Tm2’。由于CO100是采取一定算法来恢复帧边界的,因此,在确定第一符号的起始位置时可能会存在一定的误差,因此,CO100需要对这个时间进行校正。
CO100根据第一符号中的正弦信号(也可以是余弦信号)的接收点相位到校验点相位的相位差将Tm2′校正到CO100应当接收校验点的时间点Tm2,其中,所述接收点为CO100初始接收到第一符号的信号点,所述校验点为CPE200初始发送第一符号的信号点。
当CO100根据第一符号中一个正弦信号对读取的时间Tm2’进行校正时,
由于CPE200触发时间标记时这个正弦信号对应点所处的相位是一定的,比如为0度、45度、90度或者其他角度,因此CO100在校正时可以将这个点作为校验点,并获取校验点的相位,以下实施例将以0度举例。
CO100获取这个正弦信号上CO100触发时间标记的位置,这个位置为CO100接收第一符号的接收点,并计算接收点的相位到校验点的相位所述需要的时间,CO100根据这个时间将Tm2’调整到Tm2。
CO100也可以利用这个符号中的多个正弦信号来进行校正,由于CPE200将第一符号的起始位置写入缓存或者从缓存读取时,第一符号中每个正弦信号都正好处在一个特定点上,CO100将这些点作为校验点,CO100知道CPE200做时间标记的时候这些正弦信号上的校验点分别所处的相位,比如其中一个正弦信号上的校验点处在0度,一个处在90度,一个处在45度等。
CO100接收到第一符号后,分别获取所利用的每个正弦信号上对应的接收点,并获取接收点的相位,分别计算接收点的相位到校验点的相位所需要的时间,这些时间即每个正弦信号上CO100作时间标记的偏差,这些正弦信号的相位,在DMT系统中可通过FFT得到。为提高估计精度,减小噪声的影响,可通过多次计算后平均,也可在FFT后训练FEQ(频域均衡器),因FEQ会对角度偏差进行补偿,训练后的FEQ系数也可用来估计各正弦信号的角度偏差。由于DMT帧同步可能有误差,CO100得到的这些角度与CPE200可能有偏差,这些偏差是与正弦信号的频率成线性关系,其斜率就直接反映出帧同步误差。可以在坐标上分别将每个正弦信号的偏差描出来,将这些偏差用一条直接连起来,这条直线的斜率就是CO100因同步误差造成的做时间标记的误差。受噪声等因素影响,实际计算得到的这些角度误差可能不是严格的在一条直线上,CO100可以根据一定的优化算法,如最小二乘法算出一条最优的直线来逼近,从而计算远端时间标记的误差,并根据这个误差将Tm2’校正到Tm2。
根据XDSL系统的特点,也可以利用FEQ信息得到这些角度误差,然后用类似的方法把Tm2’调整为Tm2。
CO100发送第二符号,获取发送第二符号的时间Tm1。当CO100将第二符号的起始位置的采样数据写入缓存或者将这个起始位置的采样数据从缓存中读取时,触发时间标记动作,读取CO100本地的时钟时间Tm1,在具体哪一点上触发时间标记由CO和CPE协商确定,可以使用这个符号上的任一位置,在本实施例中将以第二符号的起始位置作为举例。
CPE200接收CO100发送的第二符号,获取接收第二符号的时间Ts1。当CPE200将第二符号的起始位置的采样数据写入缓存、或者将第二符号的起始位置的采样数据从缓存中读取时,触发时间标记动作,读取本地的时钟时间Ts1’。由于CPE200是通过一定的算法来恢复帧边界的,因此,CPE200采取和CO100相同的方法将Ts1’校正到Ts1。
CO100通过消息通道将Tm1、Tm2发送给CPE200,如果CPE200没有保存CO100的发送延时和接收延时,CO100则通过和CPE200交互,将CO100的发送延时和接收延时通过消息通道发送给CPE200。
CO100发送延时和接收延时包括数字发送电路延时Δt1、模拟发送电路延时Δt2、模拟接收电路延时Δt5′和数字接收电路延时Δt4′。
CPE200获取CPE200的发送延时和接收延时,包括数字发送电路延时Δt1’、模拟发送电路延时Δt2’、模拟接收电路延时Δt5和数字接收电路延时Δt4,这些可以直接从CPE200设备上读取。
CPE200根据Ts1、Ts2、Tm1、Tm2、CO100设备延时和CPE200的设备延时计算CPE200的时钟和CO100的时钟的偏差。
具体的,CPE200根据:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1′+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5′+Δt4′)
或者
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5′)
计算Offset。
其中,CPE200保存有Delay1和Delay2的数学关系,具体的,通过统计可以得出Δt3和Δt6近似相等或者存在一定的比率,比如Δt3=0.9Δt6,或者Δt6=0.9Δt3等。
在获取Offset后,CPE200获取本地的时钟时间,并根据本地的时钟时间和Offset调整本地的时钟时间。
以上通信系统中,是CPE200调整本地的时钟时间,使得本地的时钟和CO100的时钟同步,根据需要,还可以通过调整CO100的时钟,使得CPE200的时钟和CO100的时钟同步,同步过程和调整CPE200的时钟一样。
本发明还提供一种xDSL通信设备,所述通信设备可以用于局端和远端。如图8所示,包括发送单元300、接收单元400和处理单元600。
发送单元,发送第一符号,并获取发送所述第一符号的时间Ts2;
接收单元,接收第二设备发送的第二符号,获取接收所述第二符号的时间Ts1;和
获取所述第二设备接收所述第一符号的时间Tm2、所述第二设备发送所述第二符号的时间Tm1;
处理单元,获取所述DSL设备延时,根据Ts2、Ts1、Tm2、Tm1和所述DSL设备延时计算所述DSL设备的时钟和所述第二设备的时钟的偏差,并根据所述偏差调整所述DSL设备的时钟。
具体的,发送单元300,发送第一符号,所述第一符号可以是初始化阶段发送的训练信号,这个信号可以是DMT帧,获取发送第一符号的时间Ts2。
发送单元300将第一符号的起始位置的采样数据写入缓存或者,将第一符号的起始位置的采样数据从缓存中读取时,触发时间标记动作,读取本地时间Ts2。
接收单元400,接收对端发送的第二符号,所述第二符号可以是初始化阶段发送的训练信号,获取接收第二符号的时间Ts1。
接收单元400进一步包括获取模块和校正模块。其中,获取模块接收所述第二符号,获取DSL设备的时钟时间Ts1′,以及,获取所述第二设备接收所述第一符号的时间Tm2、所述第二设备发送所述第二符号的时间Tm1;
所述校正模块,根据所述第二符号中的信号的接收点相位到校验点相位的相位差将Ts1′校正到获取模块应当接收校验点的时间点Ts1,其中,所述接收点为所述获取模块初始接收到所述第二符号的信号点,所述校验点为所述获第二设备初始发送第二符号的信号点,并获取Ts1作为所述获取模块接收所述第二符号的时间。
获取模块将第二符号的起始位置的采样数据写入缓存或者从缓存中读取时,触发时间标记动作,读取本地的时钟时间Ts1’。由于,对第二符号的边界是通过一定的算法来恢复的,因此,对边界的定位可能存在一定的误差,校正模块根据所述第二符号中的信号的接收点相位到校验点相位的相位差将Ts1′校正到获取模块应当接收校验点的时间点Ts1。
校正模块获取一个正弦信号上获取模块触发时间标记的位置,将这个位置作为接收点,计算这接收点的相位到校验点的相位所需要的时间,校正模块根据这个时间将Ts1’校正到Ts1。
校正模块也可以利用第二符号中的多个正弦信号,由于校正模块知道第二设备做时间标记的时候这些正弦信号上对应点分别所处的角度,这些点即校验点,比如其中一个正弦信号处在0度,一个处在90度,一个处在45度等。获取模块接收到第二符号后,校正模块获取获取模块做时间标记的位置,这些点为接收点,并分别计算接收点的相位到校验点的相位所需要的时间,这些正弦信号的角度,在DMT系统中可通过FFT得到。为提高估计精度,减小噪声的影响,可通过多次计算后平均。也可在FFT后训练FEQ(频域均衡器),因FEQ会对所述角度偏差进行补偿,训练后的FEQ系数也可用来估计各正弦信号的角度偏差。由于DMT帧同步可能有误差,校正模块得到的这些角度与对端可能有偏差,这些偏差是与正弦信号的频率成线性关系,其斜率就直接反映出帧同步误差。可以在坐标上分别将每个正弦信号的偏差描出来,将这些偏差用一条直接连起来,这条直线的斜率就是远端因同步误差造成的做时间标记的误差。受噪声等因素影响,实际计算得到的这些角度误差可能不是严格的在一条直线上,远端可以根据一定的优化算法,如最小二乘法算出一条最优的直线来逼近,从而计算远端时间标记的误差,校正模块根据这个误差将Ts1’校正到Ts1。
其中,校正模块也可以独立于接收单元400存在于所述通信设备上。
接收单元400还可以通过消息通道接收第二设备发送的信息,包括第二设备接收第一符号的时间Tm2、第二设备发送第二符号的时间Tm1以及第二设备的发送延时和接收延时。其中第二设备的发送延时和接收延时包括:数字发送电路延时Δt1、模拟发送电路延时Δt2、模拟接收电路延时Δt5′和数字接收电路延时Δt4′。
第二设备也可以将时间Tm2,Tm1与第二设备的延时数据进行处理,这样第二设备只需要将处理后的Tm1、Tm2发送给DSL设备了,比如,Tm1=Tm1+Δt1+Δt2或者Tm1=Tm1+Δt2,Tm2=Tm2-Δt5-Δt4或者Tm2=Tm2-Δt5。
DSL设备也可以对Ts1、Ts2进行处理,Ts1=Ts1-Δt1′-Δt2′或者Ts1=Ts1-Δt2′;Ts2=Ts2-Δt4′-Δt5′或者Ts2=Ts2-Δt5′。
处理单元600,获取DSL设备延时,根据所述发送单元获取的Ts2,接收单元获取的Ts1、Tm2、Tm1、所述DSL设备延时计算本端的时钟和第二设备的时钟的偏差,并根据所述偏差调整DSL设备的时钟。
DLS设备延时包括:数字发送电路延时Δt1’、模拟发送电路延时Δt2’、模拟接收电路延时Δt5和数字接收电路延时Δt4,这些数据可以直接在DLS设备出厂时获取。
处理单元600根据:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1′+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5′+Δt4′)
或者
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2′)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5′)
或者DSL设备以及第二设备对发送/接收符号处理后根据:
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-Δt3,和
Offset=Ts2-Tm2+Delay1=Ts2-Tm2+Δt6
计算Offset
处理单元600读取本地的时钟时间,并根据这个时间和Offset调整本地时间。
其中,第二设备可以是局端设备,也可以是远端设备,DSL设备也可以用在局端或者远端。
通过以上实施例可以看出,本发明通过对时间标记对应的本地时间的校正,能够使得接收端准确读取本地时间,能计算远端的时钟和局端的时钟的偏差,根据这个偏差调整远端的时钟,实现局端的时钟和远端的时钟的同步。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
以上公开的仅为本发明的几个具体实施例,但是,本发明并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (22)
1.一种数字用户线DSL时间同步方法,其特征在于,包括:
第一设备向第二设备发送第一符号,获取发送所述第一符号的时间Ts2;
所述第一设备接收所述第二设备发送的第二符号,并获取接收所述第二符号的时间Ts1;
所述第一设备获取所述第二设备接收所述第一符号的时间Tm2和所述第二设备发送所述第二符号的时间Tm1;
所述第一设备根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备的延时计算所述第一设备的时钟和所述第二设备的时钟的偏差;
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。
2.根据权利要求1所述的方法,其特征在于,所述第一设备获取接收所述第二符号的时间Ts1具体包括:
所述第一设备接收到所述第二符号时,读取所述第一设备的时钟的时间Ts1′;
所述第一设备根据所述第二符号中的信号的接收点相位到校验点相位的相位差将Ts1′校正到第一设备应当接收校验点的时间点Ts1,其中,所述接收点为所述第一设备初始接收到所述第二符号的信号点,所述校验点为所述第二设备初始发送第二符号的信号点;
所述第一设备获取该Ts1并作为接收所述第二符号的时间。
3.根据权利要求2所述的方法,其特征在于,所述第一设备根据所述第二符号中的正弦信号的相位将Ts1′校正到Ts1具体包括:
当所述第一设备利用所述第二符号中一个信号时,所述第一设备获取所信号上校验点的相位;
所述第一设备获取所述信号上接收点的相位;
所述第一设备根据所述接收点的相位和所述校验点相位,将Ts1′校正到Ts1。
4.根据权利要求2所述的方法,其特征在于,所述第一设备根据所述第二符号中的正弦信号的相位将Ts1′校正到Ts1具体包括:
当所述第一设备利用所述第二符号中多个信号时,所述第一设备获取每个信号上的校验点的相位;
所述第一设备获取每个信号上接收点的相位;
所述第一设备分别计算每个信号上从接收点的相位到校验点的相位所需要的时间;
所述第一设备根据所计算的时间将Ts1′校正到Ts1。
5.根据权利要求1所述的方法,其特征在于,所述第一设备获取所述第二设备接收所述第一符号的时间Tm2具体包括:
所述第二设备接收到所述第一符号时,读取所述第二设备的时钟的时间Tm2′;
所述第二设备根据所述第一符号中的信号的接收点相位到校验点相位的相位差将Tm2′校正到第二设备应当接收校验点的时间点Tm2,其中,所述接收点为所述第二设备初始接收到所述第一符号的信号点,所述校验点为所述第一设备初始发送第一符号的信号点;
所述第二设备获取该Tm2并作为接收所述第一符号的时间。
6.根据权利要求5所述的方法,其特征在于,所述第二设备根据所述第一符号中正弦信号的相位将Tm2′校正到Tm2具体包括:
当所述第二设备利用所述第一符号中一个信号时,所述第二设备获取所信号上校验点的相位;
所述第二设备获取所述信号上接收点的相位;
所述第二设备根据所述接收点的相位和所述校验点相位,将Tm2′校正到Tm2。
7.根据权利要求5所述的方法,其特征在于,所述第二设备根据所述第一符号中正弦信号的相位将Tm2′校正到Tm2具体包括:
当所述第二设备利用所述第一符号中多个信号时,所述第二设备获取每个信号上的校验点的相位;
所述第二设备获取每个信号上接收点的相位;
所述第二设备分别计算每个信号上从接收点的相位到校验点的相位所需要的时间;
所述第二设备根据所计算的时间将Tm2′校正到Tm2。
8.根据权利要求1-7中任一项所述的方法,其特征在于,所述第一符号、第二符号为离散多载波DMT帧。
9.根据权利要求1所述的方法,其特征在于,所述第一设备根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备延时计算所述第一设备的时钟和所述第二设备的时钟的偏差具体包括:
所述第一设备根据:
Offset=Ts1-Tm1-Delay1,和
Offset=Ts2-Tm2+Delay2
计算Offset,其中,Offset为第一设备的时钟和第二设备的时钟的偏差,Delay1为第二设备到第一设备的路径延时,Delay2为第一设备到第二设备的路径延时,所述第一设备存储有Delay1和Delay2的数学关系。
10.根据权利要求9所述的方法,其特征在于,Delay1=Δt1+Δt2+Δt3+Δt2′+Δt1′,Delay2=Δt4+Δt5+Δt6+Δt5′+Δt4′
其中,Δt1为所述第二设备数字发送延时,Δt2为所述第二设备模拟发送延时,Δt3为所述第二设备到所述第一设备的线路延时,Δt2′为所述第一设备模拟接收延时,Δt1′为所述第一设备数字接收延时,Δt4所述第一设备数字发送延时,Δt5为所述第一设备模拟发送延时,Δt4′为所述第二设备数字接收延时,Δt5′为所述第二设备模拟接收延时,Δt6为所述第一设备到所述第二设备的线路延时。
11.根据权利要求9所述的方法,其特征在于,Delay1=Δt2+Δt3+Δt2′,Delay2=Δt5+Δt6+Δt5′
其中,Δt2为所述第二设备模拟发送延时,Δt3为所述第二设备到所述第一设备的线路延时,Δt2′为所述第一设备模拟接收延时,Δt5为所述第一设备模拟发送延时,Δt5′为所述第二设备模拟接收延时,Δt6为所述第一设备到所述第二设备的线路延时。
12.一种数字用户线DSL设备,其特征在于,包括:
发送单元,发送第一符号,并获取发送所述第一符号的时间Ts2;
接收单元,接收第二设备发送的第二符号,获取接收所述第二符号的时间Ts1;和
获取所述第二设备接收所述第一符号的时间Tm2、所述第二设备发送所述第二符号的时间Tm1;
处理单元,获取所述DSL设备延时,根据Ts2、Ts1、Tm2、Tm1和所述DSL设备的延时计算所述DSL设备的时钟和所述第二设备的时钟的偏差,并根据所述偏差调整所述DSL设备的时钟。
13.根据权利要求12所述的DSL设备,其特征在于,所述接收单元进一步包括获取模块和校正模块,其中,
所述获取模块,接收所述第二符号,获取所述DSL设备的时钟时间Ts1′,以及,获取所述第二设备接收所述第一符号的时间Tm2、所述第二设备发送所述第二符号的时间Tm1;
所述校正模块,根据所述第二符号中的信号的接收点相位到校验点相位的相位差将Ts1′校正到获取模块应当接收校验点的时间点Ts1,其中,所述接收点为所述获取模块初始接收到所述第二符号的信号点,所述校验点为所述获第二设备初始发送第二符号的信号点,并获取Ts1作为所述获取模块接收所述第二符号的时间。
14.根据权利要求13所述的设备,其特征在于,所述校正模块根据所述第二符号中的正弦信号的相位将Ts1′校正到Ts1具体包括:
当所述校正模块利用所述第二符号中一个信号时,所述校正模块获取所信号上校验点的相位;
所述校正模块获取所述信号上接收点的相位;
所述校正模块根据所述接收点的相位和所述校验点相位,将Ts1′校正到Ts1。
15.根据权利要求13所述的设备,其特征在于,所述校正模块根据所述第二符号中的正弦信号的相位将Ts1′校正到Ts1具体包括:
当所述校正模块利用所述第二符号中多个信号时,所述校正模块获取每个信号上的校验点的相位;
所述校正模块获取每个信号上接收点的相位;
所述校正模块分别计算每个信号上从接收点的相位到校验点的相位所需要的时间;
所述校正模块根据所计算的时间将Ts1′校正到Ts1。
16.根据权利要求12所述的DSL设备,其特征在于,所述处理单元根据Ts2、Ts1、Tm2、Tm1和所述DSL设备延时计算所述DSL设备的时钟和所述第二设备的时钟的偏差具体包括:
Offset=Ts1-Tm1-Delay1,和
Offset=Ts2-Tm2+Delay2
计算Offset,其中,Offset为所述DSL设备的时钟和第二设备的时钟的偏差,Delay1为第二设备到所述DSL设备的路径延时,Delay2为所述DSL设备到第二设备的路径延时,所述DSL设备存储有Delay1和Delay2的数学关系。
17.根据权利要求16所述的设备,其特征在于,Delay1=Δt1+Δt2+Δt3+Δt2′+Δt1′,Delay2=Δt4+Δt5+Δt6+Δt5′+Δt4′
其中,Δt1为所述第二设备数字发送延时,Δt2为所述第二设备模拟发送延时,Δt3为所述第二设备到所述第一设备的线路延时,Δt2′为所述DSL设备模拟接收延时,Δt1′为所述DSL设备数字接收延时,Δt4所述DSL设备数字发送延时,Δt5为所述DSL设备模拟发送延时,Δt4′为所述第二设备数字接收延时,Δt5′为所述第二设备模拟接收延时,Δt6为所述DSL设备到所述第二设备的线路延时。
18.根据权利要求16所述的设备,其特征在于,Delay1=Δt2+Δt3+Δt2′,Delay2=Δt5+Δt6+Δt5′
其中,Δt2为所述第二设备模拟发送延时,Δt3为所述第二设备到所述DSL设备的线路延时,Δt2′为所述DSL设备模拟接收延时,Δt5为所述DSL设备模拟发送延时,Δt5′为所述第二设备模拟接收延时,Δt6为所述DSL设备到所述第二设备的线路延时。
19.一种DSL时间同步系统,包括第一设备和第二设备,其特征在于,包括:
所述第一设备,用于向第二设备发送第一符号以及接收所述第二设备发送的第二符号,获取所述第一设备发送所述第一符号的时间Ts2、所述第一设备接收所述第二符号的时间Ts1、所述第二设备发送所述第二符号的时间Tm1和以及所述第二设备接收所述第一符号的时间Tm2,根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备的延时计算所述第一设备的时钟和所述第二设备的时钟的偏差,根据所述偏差调整所述第一设备的时钟以实现同步;
所述第二设备,用于接收所述第一符号和发送所述第二符号,获得所述Tm1和所述Tm2,并向所述第一设备发送所述Tm1和所述Tm2。
20.根据权利要求19所述的系统,其特征在于,所述第二设备接收第一符号,获取接收所述第一符号的时间Tm2具体包括:
所述第二设备接收到所述第一符号时,读取所述第二设备的时钟的时间Tm2′;
所述第二设备根据所述第一符号中的信号的接收点相位到校验点相位的相位差将Tm2′校正到第二设备应当接收校验点的时间点Tm2,其中,所述接收点为所述第二设备初始接收到所述第一符号的信号点,所述校验点为所述第一设备初始发送第一符号的信号点;
所述第二设备获取该Tm2并作为接收所述第一符号的时间。
21.根据权利要求19所述的系统,其特征在于,所述第一设备接收所述第二符号,获取接收所述第二符号的时间Ts1具体包括:
所述第一设备接收到所述第二符号时,读取所述第一设备的时钟的时间Ts1′;
所述第一设备根据所述第二符号中的信号的接收点相位到校验点相位的相位差将Ts1′校正到第一设备应当接收校验点的时间点Ts1,其中,所述接收点为所述第一设备初始接收到所述第二符号的信号点,所述校验点为所述第二设备初始发送第二符号的信号点;
所述第一设备获取该Ts1并作为接收所述第二符号的时间。
22.根据权利要求19所述的系统,其特征在于,所述本端根据所述Ts1、Ts2、Tm1、Tm2、所述第一设备延时计算所述第一设备的时钟和所述第二设备的时钟的偏差具体包括:
所述第一设备根据:
Offset=Ts1-Tm1-Delay1,和
Offset=Ts2-Tm2+Delay2
计算Offset,其中,Offset为第一设备的时钟和第二设备的时钟的偏差,Delay1为第二设备到第一设备的路径延时,Delay2为第一设备到第二设备的路径延时,所述第一设备存储有Delay1和Delay2的数学关系。
Priority Applications (18)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910105103.3A CN101783779B (zh) | 2009-01-16 | 2009-01-16 | 一种xDSL时间同步方法、装置和系统 |
EP09838135.3A EP2387190B1 (en) | 2009-01-16 | 2009-11-18 | Xdsl time synchronization method, apparatus and system |
ES13178105.6T ES2579154T3 (es) | 2009-01-16 | 2009-11-18 | Método, aparato y sistema de sincronización temporal de XDSL |
AU2009337606A AU2009337606B2 (en) | 2009-01-16 | 2009-11-18 | Method, apparatus, and system for time synchronization of xdsl |
JP2011545611A JP5429758B2 (ja) | 2009-01-16 | 2009-11-18 | xDSLの時間同期の方法、装置およびシステム |
RU2011134258/07A RU2483460C2 (ru) | 2009-01-16 | 2009-11-18 | Способ, устройство и система для временной синхронизации xdsl |
ES09838135.3T ES2437665T3 (es) | 2009-01-16 | 2009-11-18 | Método, equipo y sistema para la sincronización de tiempo en xDSL |
MX2011007601A MX2011007601A (es) | 2009-01-16 | 2009-11-18 | Metodo, aparato, y sistema para la sincronizacion temporal de lineas digitales x de suscriptor. |
CA2749879A CA2749879C (en) | 2009-01-16 | 2009-11-18 | Method, apparatus, and system for time synchronization of xdsl |
EP13178105.6A EP2658201B1 (en) | 2009-01-16 | 2009-11-18 | Method, apparatus, and system for time synchronization of xdsl |
PCT/CN2009/075002 WO2010081348A1 (zh) | 2009-01-16 | 2009-11-18 | 一种xDSL时间同步方法、装置和系统 |
BRPI0924053-5A BRPI0924053B1 (pt) | 2009-01-16 | 2009-11-18 | método e sistema para sincronização de tempo de uma linha de assinante digital e aparelho de linha de assinante digital |
PL09838135T PL2387190T3 (pl) | 2009-01-16 | 2009-11-18 | Sposób, urządzenie i system synchronizacji czasu xDSL |
PL13178105.6T PL2658201T3 (pl) | 2009-01-16 | 2009-11-18 | Sposób, urządzenie i system synchronizacji czasu XDSL |
KR1020117018249A KR101288435B1 (ko) | 2009-01-16 | 2009-11-18 | Xdsl의 시간 동기화 방법, 장치, 및 시스템 |
EP15178976.5A EP2966826B1 (en) | 2009-01-16 | 2009-11-18 | Method, apparatus, and system for time synchronization of xdsl |
US13/184,276 US8442175B2 (en) | 2009-01-16 | 2011-07-15 | Method, apparatus, and system for time synchronization of XDSL |
US13/761,568 US10135602B2 (en) | 2009-01-16 | 2013-02-07 | Method, apparatus, and system for time synchronization of XDSL |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910105103.3A CN101783779B (zh) | 2009-01-16 | 2009-01-16 | 一种xDSL时间同步方法、装置和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101783779A true CN101783779A (zh) | 2010-07-21 |
CN101783779B CN101783779B (zh) | 2014-07-16 |
Family
ID=42339423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910105103.3A Active CN101783779B (zh) | 2009-01-16 | 2009-01-16 | 一种xDSL时间同步方法、装置和系统 |
Country Status (13)
Country | Link |
---|---|
US (2) | US8442175B2 (zh) |
EP (3) | EP2387190B1 (zh) |
JP (1) | JP5429758B2 (zh) |
KR (1) | KR101288435B1 (zh) |
CN (1) | CN101783779B (zh) |
AU (1) | AU2009337606B2 (zh) |
BR (1) | BRPI0924053B1 (zh) |
CA (1) | CA2749879C (zh) |
ES (2) | ES2437665T3 (zh) |
MX (1) | MX2011007601A (zh) |
PL (2) | PL2658201T3 (zh) |
RU (1) | RU2483460C2 (zh) |
WO (1) | WO2010081348A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011035736A1 (zh) * | 2009-09-28 | 2011-03-31 | 华为技术有限公司 | 实现时间同步的方法、装置及网络系统 |
CN102137314A (zh) * | 2010-07-28 | 2011-07-27 | 华为技术有限公司 | 数字用户线系统中的信号发送方法、装置和系统 |
CN104067544A (zh) * | 2012-02-01 | 2014-09-24 | Abb技术有限公司 | 更新变电站的一次装置的控制器的数据 |
CN104081751A (zh) * | 2012-10-23 | 2014-10-01 | 华为技术有限公司 | 发送selt测量信号的方法和装置以及控制设备 |
WO2018219334A1 (zh) * | 2017-06-02 | 2018-12-06 | 华为技术有限公司 | 一种时钟同步方法及设备 |
CN110337679A (zh) * | 2017-02-17 | 2019-10-15 | 日本电信电话株式会社 | 感测系统及时间戳校正方法 |
CN111867040A (zh) * | 2019-04-30 | 2020-10-30 | 华为技术有限公司 | 一种通信方法、终端设备以及网络设备 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783779B (zh) * | 2009-01-16 | 2014-07-16 | 华为技术有限公司 | 一种xDSL时间同步方法、装置和系统 |
US8305955B2 (en) * | 2009-02-27 | 2012-11-06 | Broadcom Corporation | Method and system for network synchronization via a femtocell |
US9001904B2 (en) * | 2010-03-03 | 2015-04-07 | Lantiq Deutschland Gmbh | Multi-carrier clock transport and synchronization |
CN102244925B (zh) | 2010-05-14 | 2014-05-07 | 华为技术有限公司 | 时钟同步方法、用户端设备和时钟同步系统 |
RU2529015C2 (ru) * | 2010-06-11 | 2014-09-27 | Нэт Инсайт Интеллекчуал Пропэти Аб | Узел и система для синхронной сети |
US9680567B2 (en) * | 2011-03-03 | 2017-06-13 | Acacia Communications, Inc. | Fault localization and fiber security in optical transponders |
US20120278421A1 (en) * | 2011-04-27 | 2012-11-01 | Centec Networks (Suzhou) Co., Ltd. | Providing a data sample in a measurement and control system |
EP2807770A1 (en) * | 2012-01-26 | 2014-12-03 | Nokia Solutions and Networks Oy | Time synchronization in dsl environment |
CN102742190A (zh) * | 2012-02-01 | 2012-10-17 | 华为技术有限公司 | 时间同步方法和设备及系统 |
US20140161000A1 (en) * | 2012-12-10 | 2014-06-12 | Futurewei Technologies, Inc. | Timing offset correction in a tdd vectored system |
US9432144B2 (en) * | 2014-09-12 | 2016-08-30 | Ciena Corporation | Precision time transfer systems and methods in optical networks |
TWI566613B (zh) * | 2015-10-15 | 2017-01-11 | 廣達電腦股份有限公司 | 資料流中繼裝置與通訊裝置 |
US9742549B1 (en) * | 2016-09-29 | 2017-08-22 | Analog Devices Global | Apparatus and methods for asynchronous clock mapping |
US10594395B2 (en) | 2018-07-23 | 2020-03-17 | Ciena Corporation | Systems and methods for compensating coherent optics delay asymmetry in a packet optical network |
US11552722B2 (en) | 2020-12-10 | 2023-01-10 | Ciena Corporation | Precision time protocol using a coherent optical DSP frame |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6137839A (en) * | 1996-05-09 | 2000-10-24 | Texas Instruments Incorporated | Variable scaling of 16-bit fixed point fast fourier forward and inverse transforms to improve precision for implementation of discrete multitone for asymmetric digital subscriber loops |
WO1999031850A1 (fr) | 1997-12-17 | 1999-06-24 | Kabushiki Kaisha Kenwood | Appareil permettant de generer la phase absolue d'un signal reçu par un recepteur |
JP3024111B2 (ja) * | 1997-12-17 | 2000-03-21 | 株式会社ケンウッド | 受信機の受信信号絶対位相化装置 |
EP0987864A1 (en) | 1998-09-15 | 2000-03-22 | Alcatel | Time error compensation arrangement and multi-carrier modem comprising the arrangement |
US6697769B1 (en) * | 2000-01-21 | 2004-02-24 | Microsoft Corporation | Method and apparatus for fast machine training |
US7068746B1 (en) * | 2000-03-01 | 2006-06-27 | Lucent Technologies Inc. | Base station transceiver to radio network controller synchronization filtering function |
US6934655B2 (en) * | 2001-03-16 | 2005-08-23 | Mindspeed Technologies, Inc. | Method and apparatus for transmission line analysis |
RU19981U1 (ru) * | 2001-04-24 | 2001-10-10 | Закрытое акционерное общество "НТЦ НАТЕКС" | Цифровая система передачи для двух кабельных пар с аналоговой обработкой и коррекцией сигнала |
US7151945B2 (en) * | 2002-03-29 | 2006-12-19 | Cisco Systems Wireless Networking (Australia) Pty Limited | Method and apparatus for clock synchronization in a wireless network |
US7602873B2 (en) * | 2005-12-23 | 2009-10-13 | Agilent Technologies, Inc. | Correcting time synchronization inaccuracy caused by asymmetric delay on a communication link |
US20070147435A1 (en) * | 2005-12-23 | 2007-06-28 | Bruce Hamilton | Removing delay fluctuation in network time synchronization |
US8295310B2 (en) * | 2006-09-25 | 2012-10-23 | Futurewei Technologies, Inc. | Inter-packet gap network clock synchronization |
CN101247169A (zh) * | 2007-02-15 | 2008-08-20 | 华为技术有限公司 | 一种在通信网络中实现时间同步的方法和系统以及设备 |
US7920881B2 (en) | 2007-05-15 | 2011-04-05 | 2Wire, Inc. | Clock synchronization for a wireless communications system |
CN101075848B (zh) | 2007-07-05 | 2011-07-20 | 华为技术有限公司 | 一种微蜂窝网络基站同步的方法、系统和基站 |
CN101425865B (zh) | 2007-10-31 | 2013-04-24 | 电信科学技术研究院 | 传输网中的时钟同步方法、系统和从时钟侧实体 |
WO2009056638A1 (en) * | 2007-11-02 | 2009-05-07 | Nortel Networks Limited | Synchronization of network nodes |
US8208497B2 (en) * | 2007-12-28 | 2012-06-26 | Qualcomm Incorporated | Time stamped packet data interface between a modem and an RF unit |
CN101231337B (zh) * | 2008-02-15 | 2010-07-28 | 哈尔滨工程大学 | 高精度时间同步装置 |
US8473638B2 (en) * | 2008-05-02 | 2013-06-25 | James Aweya | Method and apparatus for time and frequency transfer in communication networks |
US8274998B2 (en) * | 2008-10-02 | 2012-09-25 | Cortina Systems, Inc. | Systems and methods for packet based timing offset determination using timing adjustment information |
CN101783779B (zh) * | 2009-01-16 | 2014-07-16 | 华为技术有限公司 | 一种xDSL时间同步方法、装置和系统 |
CN102111380B (zh) * | 2009-12-25 | 2014-05-07 | 华为技术有限公司 | 一种时间同步的方法、设备及系统 |
US8670439B2 (en) * | 2010-07-02 | 2014-03-11 | Futurewei Technologies, Inc. | Method for accurate distribution of time to a receiver node in an access network |
-
2009
- 2009-01-16 CN CN200910105103.3A patent/CN101783779B/zh active Active
- 2009-11-18 ES ES09838135.3T patent/ES2437665T3/es active Active
- 2009-11-18 EP EP09838135.3A patent/EP2387190B1/en active Active
- 2009-11-18 CA CA2749879A patent/CA2749879C/en active Active
- 2009-11-18 RU RU2011134258/07A patent/RU2483460C2/ru active
- 2009-11-18 KR KR1020117018249A patent/KR101288435B1/ko active IP Right Grant
- 2009-11-18 EP EP15178976.5A patent/EP2966826B1/en active Active
- 2009-11-18 JP JP2011545611A patent/JP5429758B2/ja active Active
- 2009-11-18 BR BRPI0924053-5A patent/BRPI0924053B1/pt active IP Right Grant
- 2009-11-18 AU AU2009337606A patent/AU2009337606B2/en active Active
- 2009-11-18 EP EP13178105.6A patent/EP2658201B1/en active Active
- 2009-11-18 PL PL13178105.6T patent/PL2658201T3/pl unknown
- 2009-11-18 WO PCT/CN2009/075002 patent/WO2010081348A1/zh active Application Filing
- 2009-11-18 MX MX2011007601A patent/MX2011007601A/es active IP Right Grant
- 2009-11-18 ES ES13178105.6T patent/ES2579154T3/es active Active
- 2009-11-18 PL PL09838135T patent/PL2387190T3/pl unknown
-
2011
- 2011-07-15 US US13/184,276 patent/US8442175B2/en active Active
-
2013
- 2013-02-07 US US13/761,568 patent/US10135602B2/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011035736A1 (zh) * | 2009-09-28 | 2011-03-31 | 华为技术有限公司 | 实现时间同步的方法、装置及网络系统 |
CN102137314A (zh) * | 2010-07-28 | 2011-07-27 | 华为技术有限公司 | 数字用户线系统中的信号发送方法、装置和系统 |
CN104067544A (zh) * | 2012-02-01 | 2014-09-24 | Abb技术有限公司 | 更新变电站的一次装置的控制器的数据 |
CN104067544B (zh) * | 2012-02-01 | 2017-10-24 | Abb 技术有限公司 | 更新变电站的一次装置的控制器的数据 |
CN104081751A (zh) * | 2012-10-23 | 2014-10-01 | 华为技术有限公司 | 发送selt测量信号的方法和装置以及控制设备 |
CN104081751B (zh) * | 2012-10-23 | 2016-06-29 | 华为技术有限公司 | 发送selt测量信号的方法和装置以及控制设备 |
US9634721B2 (en) | 2012-10-23 | 2017-04-25 | Huawei Technologies Co., Ltd. | Method and apparatus for sending SELT measurement signal, and control device |
CN110337679A (zh) * | 2017-02-17 | 2019-10-15 | 日本电信电话株式会社 | 感测系统及时间戳校正方法 |
WO2018219334A1 (zh) * | 2017-06-02 | 2018-12-06 | 华为技术有限公司 | 一种时钟同步方法及设备 |
CN108988972A (zh) * | 2017-06-02 | 2018-12-11 | 华为技术有限公司 | 一种时钟同步方法及设备 |
CN111867040A (zh) * | 2019-04-30 | 2020-10-30 | 华为技术有限公司 | 一种通信方法、终端设备以及网络设备 |
CN111867040B (zh) * | 2019-04-30 | 2021-12-28 | 华为技术有限公司 | 一种通信方法、终端设备以及网络设备 |
Also Published As
Publication number | Publication date |
---|---|
ES2437665T3 (es) | 2014-01-13 |
JP5429758B2 (ja) | 2014-02-26 |
RU2011134258A (ru) | 2013-02-27 |
EP2658201A1 (en) | 2013-10-30 |
EP2658201B1 (en) | 2016-03-30 |
EP2966826A1 (en) | 2016-01-13 |
US20130148710A1 (en) | 2013-06-13 |
ES2579154T3 (es) | 2016-08-05 |
CA2749879A1 (en) | 2010-07-22 |
RU2483460C2 (ru) | 2013-05-27 |
JP2012515476A (ja) | 2012-07-05 |
US10135602B2 (en) | 2018-11-20 |
EP2387190A1 (en) | 2011-11-16 |
WO2010081348A1 (zh) | 2010-07-22 |
PL2387190T3 (pl) | 2014-02-28 |
PL2658201T3 (pl) | 2016-09-30 |
KR20110102941A (ko) | 2011-09-19 |
EP2387190B1 (en) | 2013-09-18 |
BRPI0924053B1 (pt) | 2021-01-05 |
EP2387190A4 (en) | 2012-05-23 |
AU2009337606A1 (en) | 2011-08-18 |
KR101288435B1 (ko) | 2013-07-26 |
BRPI0924053A2 (pt) | 2016-01-26 |
CA2749879C (en) | 2015-07-07 |
MX2011007601A (es) | 2011-09-29 |
CN101783779B (zh) | 2014-07-16 |
EP2966826B1 (en) | 2018-01-10 |
US8442175B2 (en) | 2013-05-14 |
AU2009337606B2 (en) | 2013-10-03 |
US20110274149A1 (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101783779B (zh) | 一种xDSL时间同步方法、装置和系统 | |
CN102035639B (zh) | 时间同步方法、装置和系统 | |
US9231754B2 (en) | Method for accurate distribution of time to a receiver node in an access network | |
CN102244925B (zh) | 时钟同步方法、用户端设备和时钟同步系统 | |
CN103023832B (zh) | 接收机频偏估计和补偿的方法与装置 | |
CN102143571B (zh) | 时间同步方法、dsl设备和宽带接入网络系统 | |
CN102035613A (zh) | 实现时间同步的方法、装置及网络系统 | |
CN101938825A (zh) | 一种数字用户线中时间同步的方法、装置和系统 | |
CN104270238B (zh) | 时间同步方法、装置和系统 | |
CN102137483A (zh) | 一种时间同步方法、装置及系统 | |
CN106888065A (zh) | 一种时钟同步方法及端机 | |
CN103181104B (zh) | 用于在接入网中将时间准确分配给接收器节点的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |