JP2012515476A - ｘＤＳＬの時間同期の方法、装置およびシステム - Google Patents

Abstract

デジタル加入者線(xDSL)の時間同期の方法、装置およびシステムが提供される。顧客宅内機器が、中央局に第1のシンボルを送出し、第1のシンボルを送出する時間Ts2を取得し、顧客宅内機器は、中央局により送出される第2のシンボルを受信し、第2のシンボルを受信する時間Ts1を取得し、顧客宅内機器は、中央局により第1のシンボルを受信する時間Tm2、および、中央局により第2のシンボルを送出する時間Tm1を取得し、顧客宅内機器は、顧客宅内機器のクロックと中央局のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、および顧客宅内機器の遅延に基づいて計算し、顧客宅内機器は、同期を実現するために、オフセットに基づいて、顧客宅内機器のクロックを調整する。本発明では、顧客宅内機器の読み出しクロック時間および中央局の読み出しクロック時間を調整する。

Description

本出願は、本明細書にその全体が参照により組み込まれている、「METHOD, APPARATUS, AND SYSTEM FOR TIME SYNCHRONIZATION OF XDSL」という名称で、2009年1月16日に出願した、中国特許出願第200910105103.3号の優先権を主張するものである。

本発明は、通信分野に関し、より詳細には、デジタル加入者線(DSL)の時間同期のための方法、装置、およびシステムに関する。

第3世代(3G)の移動体通信および他の先進的なデジタル移動体通信の技術の出現とともに、要求を満たすためにフェムトセルの数が増加しつつある。フェムトセルに対しては、高精度での時間同期が必要とされる。一般には、ネットワーク端末には、クロックリカバリモジュールが含まれている。したがって、クロック同期(すなわち、周波数同期)は、フェムトセルに対しては、容易に提供されるべきものである。しかしながら、時間同期は、提供することが非常に困難である。いくつかの技術的な問題が、解決される必要がある。図1は、当技術分野で提案される、高精度の時間同期を実現するためのスキームを示す概略図である。Offsetは、スレーブクロックとマスタークロックとの間のオフセットであり、Delay1は、マスタークロックからスレーブクロックへの伝搬遅延であり、Delay2は、スレーブクロックからマスタークロックへの伝搬遅延であるとする。その場合、図1から以下の式が理解され得る。
Ts0=Tm1+Offset
Ts1-Ts0=Delay1
したがって、Offset=Ts1-Tm1-Delay1
同様に、Tm2=Ts2-Offset+Delay2
したがって、Offset=Ts2-Tm2+Delay2

マスタークロックからスレーブクロックへの遅延が、スレーブクロックからマスタークロックへの遅延に等しい、すなわち、Delay1=Delay2ならば、
Offset=(Ts1+Ts2-Tm1-Tm2)/2 (1)
である。

このようにして、スレーブクロックとマスタークロックとの間のオフセットが取得され、その結果、スレーブクロックは、マスタークロックと高精度に同期させられ得る。

しかしながら、デジタル加入者線(xDSL)デバイスが、モバイルバックホールに対して作動する場合では、マスターは、中央局(central office)(CO)機器に対応し、スレーブは、顧客宅内機器(customer premises equipment)(CPE)に対応する。CO機器とCPEとの間のチャネルは、複雑であり、CO機器のアナログ回路、ケーブル、CPEのアナログ回路、さらには、CO機器およびCPEではデジタル信号処理回路を通過する。その結果、CO機器からCPEへのダウンリンク遅延は、必ずしも、CPEからCO機器へのアップリンク遅延と等しいとは限らない可能性があり、すなわち、一般には、Delay1≠Delay2である。一部の測定結果によれば、Delay1とDelay2との間の差は、1μsより大きい。したがって、COのクロックとCPEのクロックとの間のオフセットは、式(1)で直接導出され得ない。

図2に示されるように、ダウンストリーム遅延は、COデジタル送信回路70の遅延Δt1、COアナログ送信回路203の遅延Δt2、ツイストペア90のダウンストリーム遅延Δt3、CPEアナログ受信回路205の遅延Δt2’、および、CPEデジタル受信回路80の遅延Δt1’を含み、アップストリーム遅延は、COデジタル受信回路75の遅延Δt4、COアナログ受信回路2005の遅延Δt5、ツイストペア90のアップストリーム遅延Δt6、CPEアナログ送信回路2003の遅延Δt5’、および、CPEデジタル送信回路85の遅延Δt4’を含む。一般には、Delay1=Δt1+Δt2+Δt3+Δt2’+Δt1’≠Delay2=Δt4+Δt5+Δt6+Δt5’+Δt4’であり、2つの遅延の間の差は、一般には、1μsより大きい。

xDSL受信機は、フレーム境界を検出し、初期化の際に、フレーム同期を実施する。実際の場合では、同期アルゴリズムによって多少の誤差が存在する場合があり、同期の正確性は、サンプリングレートにより制限され、フレーム同期の誤差は、時間同期の精度に影響を与える場合がある。特定のフレームの開始が、(CO側での)タイムスタンプTm1、または(CPE側での)タイムスタンプTs2として、送信機により記録されるならば、(CPE側での)タイムスタンプTs1、またはタイムスタンプTm2が、フレーム同期のためのアルゴリズムで、受信機により記録されるときに、誤差がもたらされる。フレーム同期の誤差によって、CPE側でのTs1またはCO側でのTm2を記録することによりもたらされる誤差は、非常に大きくなる。特に、Tm2がCOにより、低いサンプリングレートでのアップストリーム方向で記録されるとき、誤差はさらに大きくなる。

Delay1はさらに、ダウンストリームのチャネル遅延を直接測定することにより取得される場合がある。このように、COとCPEとの間のオフセットは、直接取得される場合があり、すなわち、Offset=Ts1-Tm1-Delay1である。しかしながら、現在は、xDSLチャネル遅延(特にツイストペア)の測定は、特に、ループ長が必要以上に長く、ループ内に大きなノイズが存在し、または、ループ内にブリッジタップが存在するときは、十分に高精度ではない。

本発明の実施形態は、チャネルの遅延を高精度に取得し、CO機器により、およびCPEにより読み出されるクロック時間を補正し、CPEのクロックとCO機器のクロックとの間のオフセットを計算することにより、CPEとCO機器との間の時間同期を実現することができる。

本発明の実施形態は、デジタル加入者線(DSL)の時間同期のための方法を提供する。この方法は、
第1の装置により、第1のシンボルを第2の装置に送信し、第1のシンボルが送信される時点を示す時間Ts2を取得するステップと、
第1の装置により、第2の装置により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得するステップと、
第1の装置により、第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得するステップと、
第1の装置により、第1の装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、および第1の装置の遅延により計算するステップと、
第1の装置により、同期を実現するために、第1の装置のクロックをオフセットにより調整するステップと
を含む。

本発明の実施形態は、DSL装置を提供する。このDSL装置は、
第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得するように構成される送信ユニットと、
第2の装置により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得し、
第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得するように構成される受信ユニットと、
DSL装置の遅延を取得し、DSL装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、およびDSL装置の遅延により計算し、DSL装置のクロックをオフセットにより調整するように構成される処理ユニットと
を含む。

本発明の実施形態は、DSLの時間同期のためのシステムを提供する。このシステムは、第1の装置と第2の装置とを含み、
第1の装置は、第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得し、
第2の装置は、第1のシンボルを受信し、第1のシンボルが受信される時点を示す時間Tm2を取得し、
第2の装置は、第2のシンボルを送信し、第2のシンボルが送信される時点を示す時間Tm1を取得し、
第1の装置は、第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得し、
第2の装置は、時間Tm1および時間Tm2をローカル端末に送信し、
第1の装置は、第1の装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、および第1の装置の遅延により計算し、
第1の装置は、同期を実現するために、第1の装置のクロックをオフセットにより調整する。

本発明の実施形態によれば、フレーム境界が受信端末のアルゴリズムにより回復されるときに、不明瞭なフレーム境界が生じるという問題が解決され得るとともに、受信端末と送信端末との間の同期誤差が、送信端末により送信される特定のシンボルにより計算される場合があり、したがって、不明瞭なフレーム境界により生じる時間マークの誤差が、同期誤差により補正され得る。一方で、CPEのクロックとCO機器のクロックとの間のオフセットは、チャネルの遅延を計算することにより取得される場合があり、その結果、CPEのクロックとCO機器のクロックとの間の時間同期が、オフセットにより高精度に実現され得る。

IEEE1588v2で定義される時間同期の原理を説明する概略図である。 ダウンストリーム伝搬遅延およびアップストリーム伝搬遅延の概略図である。 本発明の第1の実施形態による同期方法のフローチャートである。 ダウンストリーム伝搬遅延を構成する要素を特定する概略図である。 アップストリーム伝搬遅延を構成する要素を特定する概略図である。 本発明の第2の実施形態による同期方法のフローチャートである。 本発明によるシステムの概略図である。 本発明による装置の概略図である。

以下、本発明は、添付図面を参照して明瞭に説明される。

本発明の第1の実施形態は、xDSLの時間同期のための方法を提供する。この方法は、以下のステップ、すなわち、
第1の装置により、第1のシンボルを第2の装置に送信し、第1のシンボルが送信される時点を示す時間Ts2を取得するステップと、
第1の装置により、第2の装置により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得するステップと、
第1の装置により、第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得するステップと、
第1の装置により、第1の装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、および第1の装置の遅延により計算するステップと、
第1の装置により、同期を実現するために、第1の装置のクロックをオフセットにより調整するステップとを含む。以下の実施形態では、第1の装置はCPEとみなされ、第2の装置はCOとみなされる。しかしながら、当業者であれば、第1の装置はCOである場合もあり、第2の装置はCPEである場合もあるということが理解できよう。

アップリンク遅延がダウンリンク遅延と等しくないとき、CPEのクロックとCOのクロックとの間のオフセットは、ダウンストリーム伝搬遅延Delay1とアップストリーム伝搬遅延Delay2との間に存在する、ある所定の数学的関係を使用することにより取得され、その結果、CPE(またはCO)は、ローカルクロックをこのオフセットにより調整することができる。

第1の実施形態による時間同期のための方法は、CPEが最初にsyncシンボルを送信し、次いでCOがsyncシンボルを送信するというような形で動作し、その具体的な処理は、図3に示される。

ステップ10では、CPEは、第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得する。

離散マルチキャリア(DMT)変調スキームが、xDSLで使用され、それにより、信号が、DMTフレームで送信される。この場合には、xDSLでの時間同期もまた、DMTフレームで実現される。したがって、CPEにより送信される第1のシンボルは、DMTフレームであってよく、選択されるべき具体的なフレームは、CPEとCOとの間のネゴシエーションにより決定される。

初期化の際に、CPEは、第1のシンボルを送信する。第1のシンボルのある所定の位置が、バッファに、またはバッファからD/Aモジュールに書き込まれるとき、CPEは、そのローカルクロックの対応する時間Ts2を記録する。

タイムスタンプが記録するためにトリガされるある所定のポイントもまた、COとCPEとの間のネゴシエーションにより決定される。第1のシンボル内の任意の位置が、使用され得る。以下の実施形態では、第1のシンボルの開始位置が、例として取り上げられる。

ステップ20では、COは、CPEにより送信される第1のシンボルを受信し、第1のシンボルが受信される時点を示す時間Tm2を取得する。

COは、CPEにより送信される第1のシンボルを受信する。COが、第1のシンボルの開始位置でのサンプルをバッファに書き込むとき、または、第1のシンボルの開始位置でのサンプルが、A/Dモジュールによりバッファから読み出されるとき、COは、そのローカルクロックの対応する時間Tm2’を記録する(すなわち、タイムスタンプを取得するための動作がトリガされる)。COは、ある所定のアルゴリズムで計算することにより、フレーム境界を取得するので、開始位置がアルゴリズムで計算されるときに、誤差がもたらされる場合がある。この場合には、時間Tm2’は、COにより補正される必要がある。

第1のシンボルの正弦波状信号(sinusoidal signal)(または余弦波状信号(cosinoidal signal))の受信ポイント位相とチェックポイント位相との間の位相差により、COは、時間Tm2’を時間Tm2に補正する。ただし、時間Tm2は、チェックポイントが、COにより受信されるはずである時点を示す時間である。受信ポイントは、第1のシンボルが最初にCOにより受信される信号ポイントであり、チェックポイントは、第1のシンボルが最初にCPEにより送信される信号ポイントである。

COが、第1のシンボルでの正弦波状信号により時間Tm2’を補正するとき、正弦波状信号での対応するポイントの位相は、タイムスタンプを取得するための動作がCPEによりトリガされるときには、一定であり(例えば、0°、45°、90°、または他の任意の角度)、それにより、このポイントは、チェックポイントとみなされ得るとともに、チェックポイントの位相が、COが時間Tm2’を補正するときに取得される。以下の実施形態では、0°が、例として取り上げられる。

COは、COがタイムスタンプを取得するためにトリガする正弦波状信号の位置を取得し、この位置は、第1のシンボルがCOにより受信される受信ポイントであり、COは、受信ポイントの位相からチェックポイントの位相までかかる必要がある時間を計算する。次いで、その時間により、COは、時間Tm2’を時間Tm2に調整する。

COはさらに、シンボルでの複数の正弦波状信号を使用することにより、補正を行うことができる。CPEが、第1のシンボルの開始位置でのサンプルをバッファに書き込むとき、または、第1のシンボルの開始位置でのサンプルが、バッファから読み出されるとき、第1のシンボルでの正弦波状信号のそれぞれは、ちょうど特定のポイントにある。COは、これらのポイントをチェックポイントとみなし、CPEがタイムスタンプを得るときに、正弦波状信号でのチェックポイントのそれぞれの位相を認識する。例えば、正弦波状信号の1つでのチェックポイントは0°においてであり、1つのチェックポイントは90°においてであり、1つのチェックポイントは45°においてである、等である。

第1のシンボルを受信した後で、COは、正弦波状信号のそれぞれから対応する受信ポイントを取得し、受信ポイントの位相を取得する。次いで、COは、受信ポイントの位相からチェックポイントの位相までかかる時間を計算する。この時間は、正弦波状信号のそれぞれでの、COにより作成されるタイムスタンプのオフセットである。これらの正弦波状信号の位相は、DMTシステムでの高速フーリエ変換(FFT)により取得され得る。推定精度を向上させ、ノイズの影響を低減するために、オフセットは、複数の計算の平均である場合があり、または、FFTに続く、調整された周波数領域等化器(trained frequency domain equalizer)(FEQ)のFEQ係数で推定される場合がある。というのは、角度オフセットの補償が、FEQにより行われ得るためである。DMTフレーム同期の際に、誤差がもたらされる場合があるので、COおよびCPEにより取得されるこれらの角度の間にオフセットが存在する場合がある。オフセットは、正弦波状信号の周波数と線形関係を有し、線形関係の傾きは、フレーム同期誤差を直接反映する。正弦波状信号のそれぞれのオフセットは、座標系上にプロットされる場合があり、次いで、これらのオフセットは、直線により接続される。直線の傾きは、ちょうど、同期誤差に起因する、COにより得られるタイムスタンプのオフセットである。ノイズなどの要因による影響を受け、実際の計算により取得されるこれらの角度誤差は、厳密には直線上にない場合がある。COは、ある所定の最適化アルゴリズム(例えば、最小二乗法)による近似により、最適の直線を取得することができ、その結果、COは、遠端で得られるタイムスタンプの誤差を計算することができ、この誤差により、タイムスタンプTm2’をタイムスタンプTm2に補正する。

xDSLシステムの特徴を考慮すると、これらの角度誤差は、FEQ情報を使用することにより取得される場合もあり、次いで、時間Tm2’は、同様の方法で時間Tm2に調整される。

ステップ30では、COは、第2のシンボルを送信し、第2のシンボルが送信される時点を示す時間Tm1を取得する。

COは、第2のシンボルを送信し、それもまた、DMTフレームであってよい。COが、第2のシンボルの開始位置でのサンプルをバッファに書き込むとき、または、第2のシンボルの開始位置でのサンプルが、COのD/Aモジュールによりバッファから読み出されるとき、CO側でのローカルクロックの時間値が、COにより得られ(すなわち、タイムスタンプを取得するための動作がトリガされる)、時間Tm1を取得する。時間を取得するための動作がトリガされる特定のポイントもまた、COとCPEとの間のネゴシエーションにより決定され、第2のシンボルの任意の位置が、特定のポイントとして使用され得る。以下の実施形態では、第2のシンボルの開始位置が、例として取り上げられる。

ステップ40では、CPEは、COにより送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す正確な時間Ts1を取得する。

第2のシンボルの開始位置でのサンプルが、バッファに書き込まれるとき、または、A/Dモジュールによりバッファから読み出されるとき、CPEは、タイムスタンプを取得するための動作をトリガし、CPE側でのローカルクロックの時間値を時間Ts1’として記録する。CPEもまた、ある所定のアルゴリズムにより、フレーム境界を計算するので、第2のシンボルの開始位置を決定する際に、誤差がもたらされる場合があり、取得された時間Ts1’もまた、CPEにより補正される必要がある。

第2のシンボルでの正弦波状信号(または余弦波状信号)の受信ポイント位相とチェックポイント位相との間の位相差により、CPEは、タイムスタンプTs1’をタイムスタンプTs1に補正する。ただし、タイムスタンプTs1は、チェックポイントが受信されるはずである時点を示す時間である。受信ポイントは、第2のシンボルが最初にCPEにより受信される信号ポイントであり、チェックポイントは、第2のシンボルが最初にCOにより送信される信号ポイントである。

CPEが、第2のシンボルで1つの正弦波状信号を使用するとき、この正弦波状信号での対応するポイントの位相は、COがタイムスタンプを記録するための動作をトリガするときには、一定であり、その結果、正弦波状信号でのこのポイントは、チェックポイントとみなされ得るとともに、ポイントの位相、例えば0°が取得される。したがって、CPEは、このチェックポイントにより補正を行うことができる。

CPEは、第2のシンボルがCPEにより受信される時点を示す、正弦波状信号の対応するポイントを受信ポイントとみなし、このポイントの位相を取得する。次いで、CPEは、この位相から最近傍のチェックポイントの位相までかかる時間を計算し、その時間により、時間Ts1’を時間Ts1に調整する。

CPEはさらに、第2のシンボルで複数の正弦波状信号を使用することができる。CPEは、COが時間マークを作成するときには、これらの正弦波状信号の対応するポイントの位相をすでに認識している。例えば、正弦波状信号の1つの対応するポイントは0°においてであり、1つは90°においてであり、1つは45°においてである、等である。したがって、CPEは、各正弦波状信号の対応するポイントをチェックポイントとみなすことができる。第2のシンボルを受信した後で、CPEは、CPEが正弦波状信号のそれぞれに関して時間マークを作成する位置を取得し、これらのポイントを受信ポイントとみなす。次いで、CPEは、受信ポイントの位相からチェックポイントの位相までかかる時間を計算する。この時間は、ちょうど、正弦波状信号のそれぞれでの、CPEにより作成される時間マークのオフセットである。これらの正弦波状信号の角度は、DMTシステムでのFFTにより取得され得る。推定精度を向上させ、ノイズの影響を低減するために、オフセットは、複数の計算の後で平均化することにより、または、FFTの後で周波数領域等化器(FEQ)を調整することにより取得され得る。FEQは、角度オフセットに対する補償を行うので、調整されたFEQ係数もまた、正弦波状信号のそれぞれの角度オフセットを推定するために使用され得る。DMTフレーム同期は、誤差を有する場合があるので、CPEおよびCOにより取得されるこれらの角度の間にオフセットが存在する場合がある。これらのオフセットは、正弦波状信号の周波数と線形関係を有し、線形関係の傾きは、フレーム同期誤差を直接反映する。正弦波状信号のそれぞれのオフセットは、座標系上にプロットされ得るとともに、これらのオフセットは、直線により接続され、直線の傾きは、ちょうど、同期誤差に起因する、CPEにより作成される時間マークのオフセットである。ノイズなどの要因による影響を受け、実際の計算により取得されるこれらの角度誤差は、厳密には直線上にない場合がある。したがって、CPEは、ある所定の最適化アルゴリズム(例えば、最小二乗法)による近似により、最適の直線を計算することができる。したがって、CPEは、CPEにより作成される時間マークのオフセットを計算し、このオフセットにより、時間Ts1’を時間Ts1に補正する。

ステップ50では、CPEは、COの時間Tm2および時間Tm1を取得する。

COは、時間Tm1およびTm2をCPEに対し、メッセージチャネルを介して送信する。

CPEは、COの伝搬遅延およびCPEの伝搬遅延を取得する。

COからCPEへの伝搬遅延は、図4に示され、
Δt1により示され、BUF201の遅延およびD/A202の遅延を含む、COデジタル送信回路の遅延と、Δt1’により示され、BUF207の遅延およびD/A206の遅延を含む、CPEデジタル受信回路の遅延(一部のシステムでは、遅延Δt1およびΔt1’は、一定であり、機器から直接読み出され得る。遅延の計算では、両方の遅延が含まれるものとする。一部の他のシステムでは、遅延Δt1およびΔt1’は、一定ではなく、その結果、それらは、計算の際には除外されるものとする。両方の遅延の一部が一定であり、したがって計算の際には、遅延の一定である部分のみが含まれるということもまた可能である場合がある。)と、
Δt2により示されるCOアナログ送信回路203の遅延と、Δt2’により示されるCPEアナログ受信回路205の遅延(遅延Δt2およびΔt2’の両方は、デバイスに存在し、工場で、または、CPEとCOとの間の情報交換により取得され得る。)と、
Δt3により示され、未知である、ツイストペア204に関する、COからCPEへのシンボルの遅延と
を含む。

CPEからCOへの伝搬遅延は、図5に示され、
Δt4により示され、CPE BUF2001の遅延およびCPE D/A2002の遅延を含む、CPEデジタル送信回路の遅延と、Δt4’により示され、CO D/A2006の遅延およびBUF2007の遅延を含む、COデジタル受信回路の遅延(一部のシステムでは、遅延Δt4およびΔt4’の両方は、一定であり、機器から直接読み出され得る。一部の他のシステムでは、両方の遅延は一定ではなく、したがって計算の際には、両方の遅延は含まれない。)と、
Δt5により示されるCPEアナログ送信回路2003の遅延と、Δt5’により示されるCOアナログ受信回路2005の遅延(遅延Δt5およびΔt5’の両方は、デバイスに存在するので、それらは、工場で、または、COとCPEとの間の情報交換により取得され得る。)と、
Δt6により示され、未知である、ツイストペア2004に関する、CPEからCOへの信号の遅延と
を含む。

COは、遅延Δt1、Δt2、Δt4’、およびΔt5’をCPEに対し、メッセージチャネルを介して送信し、または、あらかじめ格納されたデータが、CPEにより取得される。

ステップ60では、CPEは、CPEのクロックとCOのクロックとの間のオフセットを計算し、CPEのクロックをオフセットにより調整する。

CPEは、CPEのクロックとCOのクロックとの間のオフセットを、
Offset=Ts1-Tm1-Delay1、および
Offset=Ts2-Tm2+Delay2により計算する。

計算処理の際に、CPEは、計算モデルを確立し、Delay1およびDelay2を分離する。CPEは、Delay1とDelay2との間の数学的関係、例えば、Δt3=0.9Δt6またはΔt6=0.9Δt3の比例関係を格納している。この比例関係は、統計により取得される場合がある。Offsetは、以下の式、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1’+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5’+Δt4’)
または
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5’)
で取得され得る。

遅延Δt3およびΔt6は、ほぼ同一であり、または、比例関係を有する。遅延Δt3およびΔt6は、ほぼ同一であるとする。Offsetは、以下の式、
Offset=(Ts1-Tm1-(Δt1+Δt2+Δt1’+Δt2’)+Ts2-Tm2+(Δt4+Δt5+Δt4’+Δt5’))/2
または
Offset=(Ts1-Tm1-(Δt2+Δt2’)+Ts2-Tm2+(Δt5+Δt5’))/2
により推定され得る。

遅延Delay1およびDelay2は、推定されたOffsetで取得され得る。
Delay1=Ts1-Tm1-Offset
Delay2=Tm2-Ts2+Offset

CPEのクロックとCOのクロックとの間のオフセットを取得した後で、CPEは、ローカルクロックの時間値を取得し、取得されたローカルクロック時間およびオフセットにより、ローカルクロックの時間を調整する。

上記の実施形態では、まずCPEが、シンボルを送信し、次いで、COが、そのシンボルを受信し、さらにシンボルを送信する。実際のモニタリング処理では、COが、シンボルを送信し、次いで、CPEが、そのシンボルを受信し、さらにシンボルを送信することもまた可能である。後者の場合は、以下の第2の実施形態で説明されることになり、その具体的な処理は、図6に示される。

ステップ15では、COは、第2のシンボルを送信し、第2のシンボルが送信される時点を示す時間Tm1を取得する。

初期化の際に、COは、第2のシンボルを送信する。第2のシンボルの特定の位置でサンプルが、COによりバッファに書き込まれるとき、または、COのD/Aモジュールによりバッファから読み出されるとき、COのローカルクロックの時間値を読み出し、タイムスタンプTm1を取得するために、タイムスタンプを取得する動作がトリガされる。第2のシンボルは、DMTフレームであってよい。タイムスタンプを取得する動作がトリガされる特定のポイントもまた、COとCPEとの間のネゴシエーションにより決定される。第2のシンボル内の任意の位置が、特定のポイントとして使用され得る。以下、第2のシンボルの開始位置が、この実施形態での例として取り上げられる。

ステップ25では、CPEは、COにより送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す正確な時間Ts1を取得する。

第2のシンボルの開始位置でのサンプルが、CPEによりバッファに書き込まれるとき、または、A/Dモジュールによりバッファから読み出されるとき、Ts1’により示される、CPEのローカルクロックの時間値を取得するために、タイムスタンプを取得する動作がトリガされる。CPEは、ある所定のアルゴリズムにより、フレーム境界を計算するので、開始位置がアルゴリズムにより計算されるときに、誤差がもたらされる場合がある。この場合には、時間Ts1’は、CPEにより補正される必要がある。ここで使用される補正方法は、第1の実施形態でのCPEのそれと同じである。

ステップ35では、CPEは、第1のシンボルを送信し、第1のシンボルがCPEにより送信される時点を示す時間Ts2を取得する。

初期化の際に、CPEは、第1のシンボルを送信し、これもまた、DMTフレームであってよい。第1のシンボルの特定の位置でのサンプルが、バッファに書き込まれるとき、または、D/Aモジュールによりバッファから読み出されるとき、Ts2により示される、CPEのローカルクロックの時間値を読み出すために、タイムスタンプを取得する動作が、CPEによりトリガされる。タイムスタンプを取得する動作がトリガされる特定のポイントもまた、COとCPEとの間のネゴシエーションにより決定される。第1のシンボル内の任意の位置が、使用され得る。以下、第1のシンボルの開始位置が、この実施形態での例として取り上げられる。

ステップ45では、COは、CPEにより送信される第1のシンボルを受信し、第1のシンボルが受信される時点を示す正確な時間Tm2を取得する。

COは、CPEにより送信される第1のシンボルを受信する。第1のシンボルの開始位置でのサンプルが、バッファに書き込まれるとき、または、A/Dモジュールによりバッファから読み出されるとき、Tm2’により示される、COのローカルクロックの時間値を読み出すために、タイムスタンプを取得する動作がトリガされる。COは、ある所定のアルゴリズムにより、フレーム境界を計算するので、タイムスタンプTm2’は、COにより補正される必要がある。ここで使用される補正方法は、第1の実施形態でのCOのそれと同じである。

ステップ55では、CPEは、COにより取得される時間Tm1およびTm2を取得する。

COは、時間Tm1およびTm2をCPEに対し、メッセージチャネルを介して送信する。

CPEは、COの遅延およびCPEの遅延、すなわち、
Δt1により示され、CO BUF201の遅延およびD/A202の遅延を含む、COデジタル送信回路の遅延と、Δt1’により示され、CPE BUF207の遅延およびD/A206の遅延を含む、CPEデジタル受信回路の遅延(一部のシステムでは、両方の遅延は、一定であり、機器から直接読み出され得る。伝搬遅延の計算では、両方の遅延が含まれるものとする。一部の他のシステムでは、両方の遅延は、一定ではなく、その結果、それらは、計算の際には除外されるものとする。2つの遅延の一部が一定であり、したがって計算の際には、一定である部分のみが含まれるということもまた可能である場合がある。)と、
Δt2により示されるCOアナログ送信回路203の遅延と、Δt2’により示されるCPEアナログ受信回路205の遅延(遅延Δt2およびΔt2’は、両方とも機器に存在し、工場で、または、CPEとCOとの間の情報交換により取得され得る。)と、
Δt3により示され、未知である、ツイストペア204に関する、COからCPEへのシンボルの遅延と
を取得する。

CPEからCOへの伝搬遅延は、図5に示され、
Δt4により示され、CPE BUF2001の遅延およびCPE D/A2002の遅延を含む、CPEデジタル送信回路の遅延と、Δt4’により示され、CO D/A2006の遅延およびBUF2007の遅延を含む、COデジタル受信回路の遅延(一部のシステムでは、両方の遅延は、一定であり、機器から直接読み出され得る。一部の他のシステムでは、両方の遅延は一定ではなく、したがって計算の際には、2つの遅延は含まれない。)と、
Δt5により示されるCPEアナログ送信回路2003の遅延と、Δt5’により示されるCOアナログ受信回路2005の遅延(遅延Δt5およびΔt5’は、両方ともデバイスに存在するので、それらは、工場で、または、COとCPEとの間の情報交換により取得され得る。)と、
Δt6により示され、未知である、ツイストペア2004に関する、CPEからCOへの信号の遅延と
を含む。

COは、遅延Δt1、Δt2、Δt4’、およびΔt5をCPEに対し、メッセージチャネルを介して送信し、または、別法として、CPEは、あらかじめ格納されたデータを取得し、そのため、COは、情報を送信しない場合もある。

ステップ65では、CPEは、CPEのクロックとCOのクロックとの間のオフセットOffsetを計算し、CPEクロックの時間をこのオフセットにより調整する。

CPEは、オフセットを、以下の式、
Offset=Ts1-Tm1-Delay1、および
Offset=Ts2-Tm2+Delay2
により計算する。

計算処理の際に、CPEは、計算モデルを確立し、Delay1およびDelay2を分離する。CPEは、Delay1とDelay2との間の数学的関係、例えば、Δt3=0.9Δt6またはΔt6=0.9Δt3の比例関係を格納している。この特定の数学的関係は、統計により取得される場合がある。Offsetは、以下の式、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1’+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5’+Δt4’)
または
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5’)
で取得される。

遅延Δt3およびΔt6は、ほぼ同一である、または、比例関係を有するので、Offsetが推定され得る。

Offsetが取得される後で、関連する遅延Delay1およびDelay2が、取得され得る。
Delay1=Ts1-Tm1-Offset
Delay2=Tm2-Ts2+Offset

CPEのクロックとCOのクロックとの間のオフセットを取得した後で、CPEは、CPEのローカルクロックの時間を取得し、取得されたローカルクロック時間および推定されたオフセットにより、ローカルクロックの時間を調整する。

本発明の第3の実施形態は、xDSLの時間同期のための方法を提供する。この方法は、遅延Delay1およびDelay2が、SELTまたはDELTまたは他の方法により取得され得る場合に適用可能である。この方法は、以下のステップを含む。

ステップ1では、COが、シンボルを送信し、シンボルが送信される時点を示す時間Tm1を取得し(または、CPEが、シンボルを送信し、シンボルが送信される時点を示す時間Ts2を取得し)、このシンボルは、DMTフレームであってよい。

初期化段階では、COが、シンボルを送信する。COが、このシンボルの特定の位置でサンプリングされたデータをバッファに書き込むとき、または、COのD/Aモジュールが、このシンボルの特定の位置でサンプリングされたデータをバッファから読み出すとき、COは、時間マーキング動作をトリガし、COのローカルクロック時間を読み出し、時間Tm1を取得する。時間マーキング動作がトリガされる特定のポイントもまた、COとCPEとの間のネゴシエーションにより決定され、このシンボル内の任意の位置が、使用され得る。以下、この実施形態では、このシンボルのスタート位置が、例として取り上げられる。

ステップ2では、CPEが、COにより送信されるシンボルを受信し、受信時間Ts1を取得する(または、COが、CPEにより送信されるシンボルを受信し、このシンボルが受信される時点を示す時間Tm2を取得する)。

CPEが、このシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、A/Dモジュールが、このシンボルのスタート位置でサンプリングされたデータをバッファから読み出すとき、CPEは、時間マーキング動作をトリガし、CPEのローカル時間Ts1’を読み出す。CPEは、ある所定のアルゴリズムにより、フレーム境界を計算するので、アルゴリズムにより計算されるスタート位置は、誤差を有する場合がある。この場合には、時間Ts1’は、CPEにより補正される必要がある。補正方法は、第1の実施形態でのCPEのそれと同じである。

ステップ3では、CPEは、COにより送信される時間Tm1を取得する(または、CPEは、COにより送信される時間Tm2を取得する)。

COは、時間Tm1(または時間Tm2)をCPEに対し、メッセージチャネルを介して送信する。

ステップ4では、CPEは、CPEのクロックとCOのクロックとの間のオフセットを、Offset=Ts1-Tm1-Delay1、またはOffset=Ts2-Tm2+Delay2により計算する。

Delay1(またはDelay2)は測定されているので、オフセットは解かれ得る。

ステップ4では、CPEは、ローカルクロックの時間値を取得し、ローカルクロックの取得された時間およびオフセットにより、ローカルクロックの時間を調整する。

本発明の第4の実施形態は、DSLの時間同期のための方法を提供する。機器の処理による遅延が存在するので、機器の遅延は、シンボルの伝搬遅延が計算されるときに、考慮されるべきである。この方法では、CO機器の遅延は、OffsetがCPEにより計算されるときに、必要とされない場合がある。具体的なステップは、以下の通りである。

第1のステップでは、COは、第2のシンボルを送信し、第2のシンボルが送信される時点を示す時間を取得する。

初期化の際に、第2のシンボルの開始位置でのサンプルが、COによりバッファに書き込まれるとき、または、COによりバッファから読み出されるとき、ローカルクロックの時間Tm1を読み出すために、タイムスタンプを取得する動作がトリガされる。

CO機器は、COのデジタル送信遅延Δt1およびアナログ送信遅延Δt2を取得し、第2のシンボルがCO機器により送信される時間を処理する。具体的には、Tm1=Tm1+Δt1+Δt2であり、デジタル送信遅延が一定でないならば、それは除外されてよく、この場合には、Tm1=Tm1+Δt2である。

第2のステップでは、CPEは、第2のシンボルを受信し、第2のシンボルがCPEにより受信される時点を示す時間を取得する。

第2のシンボルの開始位置でのサンプルが、CPEによりバッファに書き込まれるとき、または、A/Dモジュールによりバッファから読み出されるとき、Ts1’により示される、CPEのローカルクロックの時間値を読み出すために、タイムスタンプを取得する動作が、CPEによりトリガされる。CPEは、ある所定のアルゴリズムにより、フレーム境界を計算するので、開始位置がアルゴリズムにより計算されるときに、誤差がもたらされる場合がある。この場合には、時間Ts1’は、CPEにより補正される必要があり、ここで使用される補正方法は、第1の実施形態でのCPEのそれと同じである。

第3のステップでは、CPEは、第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間を取得する。

初期化の際に、CPEは、第1のシンボルを送信する。第1のシンボルの特定の位置でのサンプルが、CPEによりバッファに書き込まれるとき、または、このシンボルの特定の位置でのサンプルが、D/Aモジュールによりバッファから読み出されるとき、ローカルクロックの時間Ts2を読み出すために、タイムスタンプを取得する動作がトリガされる。

第4のステップでは、COは、第1のシンボルを受信し、第1のシンボルが受信される時点を示す時間を取得する。

COは、CPEにより送信される第1のシンボルを受信する。第1のシンボルの開始位置でのサンプルが、COによりバッファに書き込まれるとき、または、このシンボルの特定の位置でのサンプルが、A/Dモジュールによりバッファから読み出されるとき、ローカルクロックの時間値Tm2’を読み出すために、タイムスタンプを取得する動作がトリガされる。COは、ある所定のアルゴリズムにより、フレーム境界を計算するので、開始位置がアルゴリズムにより計算されるときに、誤差がもたらされる場合がある。この場合には、読み出し時間Tm2’は、COにより補正される必要があり、ここで使用される補正方法は、第1の実施形態でのそれと同じである。

タイムスタンプを取得する動作がトリガされる特定のポイントは、COとCPEとの間のネゴシエーションにより決定される。第1のシンボル内の任意の位置、例えば、第1のシンボルの開始位置が、使用され得る。

COは、Δt4により示されるCOデジタル受信回路の遅延、およびΔt5により示されるアナログ受信回路の遅延を取得し、第1のシンボルがCO機器により受信される時点を示すタイムスタンプを処理する。具体的には、Tm2=Tm2-Δt4-Δt5である。デジタル受信遅延が一定でないならば、それは除外されてよく、したがって、Tm2=Tm2-Δt5である。

第5のステップでは、COは、時間Tm1および時間Tm2をCPEに対し、メッセージチャネルを介して送信し、CPEは、CPEのクロックとCOのクロックとの間のオフセットを計算する。

CPEは、CPEのデジタル受信回路の遅延Δt1’、アナログ受信回路の遅延Δt2’、デジタル送信回路の遅延Δt4’、およびアナログ送信回路の遅延Δt5’を取得する。

CPEは、オフセットを、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1’+Δt2’+Δt3)、および
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4’+Δt5’+Δt6)
により計算する。

あるいは、デジタル受信遅延およびデジタル送信遅延は、一定ではなく、したがって除外され、その場合は、CPEは、オフセットを、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2’+Δt3)、および
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5’+Δt6)
により計算する。

この処理では、CPEはさらに、第1のシンボルが送信される時点を示すタイムスタンプTs2、および、第2のシンボルが受信される時点を示すタイムスタンプTs1を処理することができる。例えば、Ts1=Ts1-Δt1’-Δt2’またはTs1=Ts1-Δt2’、Ts2=Ts2-Δt4’-Δt5’またはTs2=Ts2-Δt5’である。このようにして、CPEは、オフセットを、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-Δt3、および
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+Δt6
により計算する。

オフセットは、Δt3とΔt6との間の比例関係、または、遅延Δt3およびΔt6がほぼ同一であるという仮定に基づいて推定される。

第6のステップでは、CPEは、CPEのクロックをオフセットにより調整する。

CPEは、ローカルクロックの時間値を取得し、取得されたローカルクロック時間および推定されたオフセットにより、ローカルクロックの時間を調整する。

上記の実施形態では、CPEのローカルクロックを調整するのはCPEであり、その結果、CPEのクロックは、COのクロックに同期させられる。実際には、COもまた、COのローカルクロックを調整することができ、その結果、COのローカルクロックは、CPEのクロックに同期させられ、その場合には、同期方法は、CPEがローカルクロックを調整する同期方法と同様である。

上記の実施形態で説明される方法は、サンプリングレートの影響を考慮し、複数の時間に対して実行され得る。

本発明の実施形態は、xDSLの通信システムを提供する。図7に示されるように、通信システムは、CO100とCPE200とを含む。

CPE200は、シンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得する。CPE200は、初期化段階で、CO100とCPE200との間のネゴシエーションにより決定されるDMTフレームである、第1のシンボルを送信する。CO100およびCPE200は、ネゴシエーションにより、第1のシンボル内のポイントを参照ポイントとして決定し、それは、第1のシンボル内の任意の位置であってよい。以下、第1のシンボルのスタート位置が、例として取り上げられる。

CPE200が、第1のシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、スタート位置でサンプリングされたデータをバッファから読み出すとき、CPE200は、タイムスタンプを取得する動作をトリガし、CPE200のローカルクロック時間の時間値Ts2を読み出す。

CO100は、CPE200により送信される第1のシンボルを受信し、第1のシンボルが受信される時点を示す時間Tm2を取得する。CO100が、第1のシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、第1のシンボルのスタート位置でサンプリングされたデータをバッファから読み出すとき、CO100は、タイムスタンプを取得する動作をトリガし、ローカルクロック時間の時間値Tm2’を読み出す。CO100は、ある所定のアルゴリズムを使用することにより、フレーム境界を回復するので、第1のシンボルのスタート位置が決定されるときに、誤差が発生する場合があり、したがって、時間は、CO100により補正される必要がある。

第1のシンボルでの正弦波状信号(または余弦波状信号)の受信ポイント位相とチェックポイント位相との間の位相差により、CO100は、タイムスタンプTm2’を、CO100がチェックポイントを受信するものとする時点を示すタイムスタンプTm2に補正する。受信ポイントは、第1のシンボルが最初にCO100により受信される信号ポイントであり、前述のチェックポイントは、第1のシンボルが最初にCPE200により送信される信号ポイントである。

CO100が、第1のシンボルでの1つの正弦波状信号により時間Tm2’を補正するとき、この正弦波状信号の対応するポイントの位相は、CPE200がタイムスタンプを取得するためにトリガするときには、一定であり(例えば、0°、45°、90°または他の任意の角度)、それにより、補正処理の際に、CO100は、このポイントをチェックポイントとみなし、チェックポイントの位相を取得することができる。以下の実施形態では、0°が、例として取り上げられる。

CO100は、CO100がタイムスタンプを取得するためにトリガする、この正弦波状信号での位置を取得し(この位置は、第1のシンボルがCO100により受信される受信ポイントである)、受信ポイントの位相からチェックポイントの位相までかかる時間を計算する。次いで、CO100は、その時間により、時間Tm2’を時間Tm2に調整する。

CO100はさらに、このシンボルでの複数の正弦波状信号を使用することにより、補正を実行することができる。CPE200が、第1のシンボルのスタート位置をバッファに書き込むとき、または、第1のシンボルのスタート位置をバッファから読み出すとき、第1のシンボルでの正弦波状信号のそれぞれは、特定のポイントにある。CO100は、これらのポイントをチェックポイントとみなし、CPE200がタイムスタンプを作成したときに、これらの正弦波状信号でのチェックポイントのそれぞれの位相を認識する。例えば、正弦波状信号の1つでのチェックポイントは0°においてであり、1つは90°においてであり、1つは45°においてである、等である。

第1のシンボルを受信した後で、CO100は、正弦波状信号のそれぞれでの対応する受信ポイントを取得し、受信ポイントの位相を取得する。次いで、CO100は、受信ポイントの位相からチェックポイントの位相までかかる時間を計算する。この時間は、正弦波状信号のそれぞれでの、CO100により作成される時間マークのオフセットである。これらの正弦波状信号の位相は、DMTシステムでのFFTにより取得され得る。推定精度を向上させ、ノイズの影響を低減するために、オフセットは、複数の計算の後で平均化することにより、または、FFTの後でFEQを調整することにより取得され得る。FEQは、角度オフセットに対する補償を行うので、調整されたFEQ係数もまた、正弦波状信号のそれぞれの角度オフセットを推定するために使用され得る。DMTフレーム同期は、誤差を有する場合があるので、CO100およびCPE200により取得されるこれらの角度の間にオフセットが存在する場合がある。これらのオフセットは、正弦波状信号の周波数と線形関係を有し、線形関係の傾きは、フレーム同期誤差を直接反映する。正弦波状信号のそれぞれのオフセットは、座標上に作図され得るとともに、これらのオフセットは、直線により接続され、直線の傾きは、ちょうど、同期誤差に起因する、CO100により作成されるタイムスタンプのオフセットである。ノイズなどの要因による影響を受け、実際の計算により取得されるこれらの角度誤差は、厳密には直線上にない場合がある。したがって、CO100は、ある所定の最適化アルゴリズム(例えば、最小二乗法)による近似により、最適の直線を計算することができる。したがって、CO100は、CPEにより作成されるタイムスタンプの誤差を計算し、この誤差により、時間Tm2’を時間Tm2に補正する。

xDSLシステムの特徴を考慮すると、これらの角度誤差は、FEQ情報を使用することにより取得される場合もあり、次いで、時間Tm2’は、同様の方法で時間Tm2に調整される。

CO100は、第2のシンボルを送信し、第2のシンボルが送信される時点を示す時間Tm1を取得する。CO100が、第2のシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、スタート位置でサンプリングされたデータをバッファから読み出すとき、CO100は、タイムスタンプを取得する動作をトリガし、CO100のローカルクロック時間の時間値Tm1を読み出す。タイムスタンプを取得する動作がトリガされる特定のポイントもまた、COとCPEとの間のネゴシエーションにより決定され、第2のシンボル内の任意の位置が、使用され得る。この実施形態では、第2のシンボルのスタート位置が、例として取り上げられる。

CPE200は、CO100により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得する。CPE200が、第2のシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、第2のシンボルのスタート位置でサンプリングされたデータをバッファから読み出すとき、CPE200は、タイムスタンプを取得する動作をトリガし、ローカルクロック時間の時間値Ts1’を読み出す。CPE200は、ある所定のアルゴリズムにより、フレーム境界を回復するので、CPE200は、CO100の方法と同じ方法で、時間Ts1’を時間Ts1に補正する。

CO100は、時間Tm1および時間Tm2をCPE200に対し、メッセージチャネルを介して送信する。CPE200が、CO100の送信遅延および受信遅延を格納していないならば、CO100は、CPE200との情報交換により、CO100の送信遅延および受信遅延をCPE200に対し、メッセージチャネルを介して送信する。

CO100の送信遅延および受信遅延は、デジタル送信回路の遅延Δt1、アナログ送信回路の遅延Δt2、アナログ受信回路の遅延Δt5’、およびデジタル受信回路の遅延Δt4’を含む。

CPE200は、CPE200の送信遅延および受信遅延を取得し、これらは、デジタル受信回路の遅延Δt1’、アナログ受信回路の遅延Δt2’、アナログ送信回路の遅延Δt5、およびデジタル送信回路の遅延Δt4を含む。これらの遅延は、CPE200から直接読み出され得る。

CPE200は、CPE200のクロックとCO100のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、CO100の遅延、およびCPE200の遅延により計算する。

具体的には、CPE200は、オフセットを、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1’+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5’+Δt4’)
または
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5’)
により計算する。
ただし、CPE200は、その中に、遅延Delay1と遅延Delay2との間の数学的関係を格納している。具体的には、遅延Δt3および遅延Δt6が、相互にほぼ等しい、または、例えば、Δt3=0.9Δt6もしくはΔt6=0.9Δt3の比率関係を有するということが、統計により理解され得る。

オフセットを取得した後で、CPE200は、ローカルクロックの時間値を取得し、取得されたローカルクロック時間およびオフセットにより、ローカルクロック時間を調整する。

上記の通信システムでは、ローカルクロック時間を調整するのはCPE200であり、その結果、CPE200のローカルクロックは、CO100のクロックに同期させられる。あるいは、CO100もまた、CO100のクロックを調整することができ、その結果、CPE200のクロックは、CO100のクロックに同期させられ、その同期処理は、CPE200のクロックが調整される同期処理と同じである。

本発明はさらに、COおよびCPEに対して使用され得るxDSL装置を提供する。図8に示されるように、装置は、送信ユニット300と、受信ユニット400と、処理ユニット600とを含む。

送信ユニットは、第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得するように構成される。

受信ユニットは、第2の装置により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得し、第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得するように構成される。

処理ユニットは、DSL装置の遅延を取得し、DSL装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、およびDSL装置の遅延により計算し、DSL装置のクロックをオフセットにより調整するように構成される。

具体的には、送信ユニット300は、第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得する。第1のシンボルは、初期化段階の際に送信される、調整信号であってよく、この信号は、DMTフレームであってよい。

送信ユニット300が、第1のシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、第1のシンボルのスタート位置でサンプリングされたデータをバッファから読み出すとき、送信ユニット300は、タイムスタンプを取得する動作をトリガし、ローカル時間Ts2を読み出す。

受信ユニット400は、反対の端末により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得する。第2のシンボルは、初期化段階の際に送信される、調整信号であってよい。

受信ユニット400は、取得モジュールと補正モジュールとをさらに含む。取得モジュールは、第2のシンボルを受信し、DSL装置のクロックの時間Ts1’を取得し、第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得する。

補正モジュールは、第2のシンボルでの信号の受信ポイント位相とチェックポイント位相との間の位相差により、タイムスタンプTs1’を、取得モジュールがチェックポイントを受信するものとする時点を示すタイムスタンプTs1に補正し、第2のシンボルが取得モジュールにより受信される時点を示す時間としての使用のために、タイムスタンプTs1を取得する。受信ポイントは、第2のシンボルが最初に取得モジュールにより受信される信号ポイントであり、チェックポイントは、第2のシンボルが最初に第2の装置により送信される信号ポイントである。

取得モジュールが、第2のシンボルのスタート位置でサンプリングされたデータをバッファに書き込むとき、または、第2のシンボルのスタート位置でサンプリングされたデータをバッファから読み出すとき、取得モジュールは、タイムスタンプを取得する動作をトリガし、ローカルクロック時間の時間値Ts1’を読み出す。第2のシンボルの境界は、ある所定のアルゴリズムにより回復されるので、境界が位置決めされるときに、誤差が発生する場合がある。したがって、補正モジュールは、第2のシンボルでの信号の受信ポイント位相とチェックポイント位相との間の位相差により、タイムスタンプTs1’を、取得モジュールがチェックポイントを受信するものとする時点を示すタイムスタンプTs1に補正する。

補正モジュールは、モジュールがタイムスタンプを取得するためにトリガする、正弦波状信号での位置を取得し、この位置を受信ポイントとみなし、受信ポイントの位相からチェックポイントの位相までかかる時間を計算する。次いで、その時間により、補正モジュールは、時間Ts1’を時間Ts1に補正する。

補正モジュールはさらに、第2のシンボルでの複数の正弦波状信号を使用することができる。補正モジュールは、第2の装置がタイムスタンプを作成するときに、これらの正弦波状信号での対応するポイント(すなわち、チェックポイント)のそれぞれの角度を認識する。例えば、正弦波状信号の1つでのチェックポイントは0°においてであり、1つは90°においてであり、1つは45°においてである、等である。したがって、第2のシンボルが取得モジュールにより受信される後で、補正モジュールは、受信ポイントである、取得モジュールがタイムスタンプを作成する位置を取得し、受信ポイントのそれぞれの位相から対応するチェックポイントの位相までかかる時間を計算する。これらの正弦波状信号の角度は、DMTシステムでのFFTにより取得され得る。推定精度を向上させ、ノイズの影響を低減するために、オフセットは、複数の計算の後で平均化することにより、または、FFTの後でFEQを調整することにより取得され得る。FEQは、角度オフセットに対する補償を行うので、調整されたFEQ係数もまた、正弦波状信号のそれぞれの角度オフセットを推定するために使用され得る。DMTフレーム同期は、誤差を有する場合があるので、補正モジュールより取得される角度と、反対の装置により取得される角度との間にオフセットが存在する場合がある。これらのオフセットは、正弦波状信号の周波数と線形関係を有し、線形関係の傾きは、フレーム同期誤差を直接反映する。したがって、補正モジュールは、正弦波状信号のそれぞれのオフセットを座標系上にプロットし、これらのオフセットを直線に接続することができ、その傾きは、ちょうど、同期誤差に起因する、CPEにより作成されるタイムスタンプのオフセットである。ノイズなどの要因による影響を受け、実際の計算により取得されるこれらの角度誤差は、厳密には直線上にない場合がある。CPEは、ある所定の最適化アルゴリズム(例えば、最小二乗法)による近似により、最適の直線を計算することができる。補正モジュールは、CPEタイムスタンプの誤差を計算し、この誤差により、時間Ts1’を時間Ts1に補正する。

補正モジュールはさらに、受信ユニット400から独立して、通信装置に存在する場合がある。

受信ユニット400はさらに、メッセージを介して、第1のシンボルが第2の装置により受信される時点を示す時間Tm2、第2のシンボルが第2の装置により送信される時点を示す時間Tm1、ならびに、第2の装置の送信遅延および受信遅延を含む、第2の装置により送信されるチャネル情報を受信することができる。第2の装置の送信遅延および受信遅延は、デジタル送信回路の遅延Δt1、アナログ送信回路の遅延Δt2、アナログ受信回路の遅延Δt5’、およびデジタル受信回路の遅延Δt4’を含む。

第2の装置はさらに、第2の装置の遅延データを使用することにより、時間Tm2および時間Tm1を処理することができる。この方法では、第2の装置は、処理される時間Tm1および時間Tm2をDSL装置に送信するだけでよい。例えば、Tm1=Tm1+Δt1+Δt2またはTm1=Tm1+Δt2、Tm2=Tm2-Δt5-Δt4またはTm2=Tm2-Δt5である。

DSL装置はさらに、時間Ts1および時間Ts2を処理することができる。すなわち、Ts1=Ts1-Δt1’-Δt2’またはTs1=Ts1-Δt2’、Ts2=Ts2-Δt4’-Δt5’またはTs2=Ts2-Δt5’である。

処理ユニット600は、DSL装置の遅延を取得し、ローカル装置のクロックと第2の装置のクロックとの間のオフセットを、送信ユニットにより取得される時間Ts2、受信ユニットにより取得されるTs1、Tm2、Tm1、およびDSL装置の遅延により計算し、DSL装置のクロックをオフセットにより調整する。

DSL装置の遅延は、デジタル受信回路の遅延Δt1’、アナログ受信回路の遅延Δt2’、アナログ送信回路の遅延Δt5、およびデジタル送信回路の遅延Δt4を含み、それらのすべては、DSL装置が工場から出荷されるときに、直接取得され得る。

処理ユニット600は、オフセットを、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt1+Δt2+Δt3+Δt1’+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt4+Δt5+Δt6+Δt5’+Δt4’)
または
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-(Δt2+Δt3+Δt2’)
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+(Δt5+Δt6+Δt5’)
により計算する。または、
DSL装置および第2の装置は、送信された/受信されたシンボルを処理した後で、オフセットを、
Offset=Ts1-Tm1-Delay1=Ts1-Tm1-Δt3、および
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+Δt6
により計算する。

処理ユニット600は、ローカルクロック時間を読み出し、ローカルクロック時間およびオフセットにより、ローカル時間を調整する。

第2の装置は、COまたはCPEであってよく、DSL装置もまた、COまたはCPEとして使用され得る。

上記の実施形態から理解できるように、本発明によれば、タイムスタンプに対応してローカル時間を補正することにより、ローカル時間が、受信機により正確に読み出され得るとともに、CPEのクロックとCOのクロックとの間のオフセットが、COのクロックとCPEのクロックとの間の同期を実現するために、そのオフセットにより、CPEのクロックが調整され得るように、計算され得る。

通常の当業者であれば、上記の実施形態の方法でのステップの全部または一部が、関連するハードウェア上で動作するプログラムにより実行され得ることが理解できよう。プログラムは、リードオンリーメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスクまたはコンパクトディスク(CD)を含むコンピュータ可読記憶媒体に格納され得る。

上記の開示は、本発明のいくつかの実施形態にすぎない。しかしながら、本発明は、これらの実施形態に単に限定されず、当業者に関して行われ得る任意の修正は、本発明の保護範囲に含まれるものとする。

70 COデジタル送信回路
75 COデジタル受信回路
80 CPEデジタル受信回路
85 CPEデジタル送信回路
90 ツイストペア
100 CO
200 CPE
203 COアナログ送信回路
204 ツイストペア
205 CPEアナログ受信回路
300 送信ユニット
400 受信ユニット
600 処理ユニット
2003 CPEアナログ送信回路
2004 ツイストペア
2005 COアナログ受信回路

本発明の実施形態は、デジタル加入者線(DSL)の時間同期のための方法を提供する。この方法は、
第1の装置により、第1のシンボルを第2の装置に送信し、第1のシンボルが送信される時点を示す時間Ts2を取得するステップと、
第1の装置により、第2の装置により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得するステップと、
第1の装置により、第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得するステップと、
第1の装置により、第1の装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、およびTm2により計算するステップと、
第1の装置により、第2の装置のクロックと同期させるために、第1の装置のクロックをオフセットにより調整するステップと
を含む。

本発明の実施形態は、DSL装置を提供する。このDSL装置は、
第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得するように構成される送信ユニットと、
第2の装置により送信される第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得し、
第1のシンボルが第2の装置により受信される時点を示す時間Tm2、および、第2のシンボルが第2の装置により送信される時点を示す時間Tm1を取得するように構成される受信ユニットと、
DSL装置の遅延を取得し、DSL装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、およびTm2により計算し、DSL装置のクロックをオフセットにより調整するように構成される処理ユニットと
を含む。

本発明の実施形態は、DSLの時間同期のためのシステムを提供する。このシステムは、第1の装置と第2の装置とを含み、
第1の装置は、第1のシンボルを送信し、第1のシンボルが送信される時点を示す時間Ts2を取得し、
第2の装置は、第1のシンボルを受信し、第1のシンボルが受信される時点を示す時間Tm2を取得し、
第2の装置は、第2のシンボルを送信し、第2のシンボルが送信される時点を示す時間Tm1を取得し、
第1の装置は、第2のシンボルを受信し、第2のシンボルが受信される時点を示す時間Ts1を取得し、
第2の装置は、時間Tm1および時間Tm2をローカル端末に送信し、
第1の装置は、第1の装置のクロックと第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、およびTm2により計算し、
第1の装置は、第2の装置のクロックと同期させるために、第1の装置のクロックをオフセットにより調整する。

Claims (15)

1. デジタル加入者線(DSL)の時間同期のための方法であって、
   第1の装置により、第1のシンボルを第2の装置に送信し、前記第1のシンボルが送信される時点を示す時間Ts2を取得するステップと、
   前記第1の装置により、前記第2の装置により送信される第2のシンボルを受信し、前記第2のシンボルが受信される時点を示す時間Ts1を取得するステップと、
   前記第1の装置により、前記第1のシンボルが前記第2の装置により受信される時点を示す時間Tm2、および、前記第2のシンボルが前記第2の装置により送信される時点を示す時間Tm1を取得するステップと、
   前記第1の装置により、前記第1の装置のクロックと前記第2の装置のクロックとの間のオフセットを、前記時間Ts1、Ts2、Tm1、Tm2、および前記第1の装置の遅延により計算するステップと、
   前記第1の装置により、同期を実現するために、前記第1の装置の前記クロックを前記オフセットで調整するステップと
   を含む方法。
2. 第1の装置により、前記第1の装置の前記クロックと前記第2の装置の前記クロックとの間の前記オフセットを、Ts1、Ts2、Tm1、Tm2、前記第2の装置から前記第1の装置への経路遅延Delay1、および前記第1の装置から前記第2の装置への経路遅延Delay2により計算する前記ステップは、
   前記第1の装置により、前記オフセットを、
   Offset=Ts1-Tm1-Delay1、および
   Offset=Ts2-Tm2+Delay2
   により計算するステップを含み、
   前記経路遅延Delay1は、前記第2の装置の送信遅延および前記第1の装置の受信遅延により計算され、前記経路遅延Delay2は、前記第1の装置の送信遅延および前記第2の装置の受信遅延により計算される、請求項1に記載の方法。
3. 前記第2の装置の前記送信遅延および前記第1の装置の前記受信遅延による、前記経路遅延Delay1の前記計算するステップは、前記第2の装置のアナログ送信遅延および前記第1の装置のアナログ受信遅延により、前記経路遅延Delay1を計算するステップを含み、
   前記第1の装置の前記送信遅延および前記第2の装置の前記受信遅延による、前記経路遅延Delay2の前記計算するステップは、前記第1の装置のアナログ送信遅延および前記第2の装置のアナログ受信遅延により、前記経路遅延Delay2を計算するステップを含む
   請求項2に記載の方法。
4. 前記第2の装置の前記送信遅延および前記第1の装置の前記受信遅延による、前記経路遅延Delay1の前記計算するステップは、前記第2の装置の前記アナログ送信遅延、前記第2の装置のデジタル送信遅延、前記第1の装置の前記アナログ受信遅延、および前記第1の装置のデジタル受信遅延により、前記経路遅延Delay1を計算するステップを含み、
   前記第1の装置の前記送信遅延および前記第2の装置の前記受信遅延による、前記経路遅延Delay2の前記計算するステップは、前記第1の装置の前記アナログ送信遅延、前記第1の装置のデジタル送信遅延、前記第2の装置の前記アナログ受信遅延、および前記第2の装置のデジタル受信遅延により、前記経路遅延Delay2を計算するステップを含む
   請求項3に記載の方法。
5. 前記第1の装置による、前記第2のシンボルが受信される時点を示す前記時間Ts1の前記取得するステップは、
   前記第1の装置により、前記第2のシンボルを受信する時点を示す前記第1の装置の前記クロックの時間Ts1’を読み出すステップと、
   前記第1の装置により、前記第2のシンボルに含まれる信号の受信ポイント位相とチェックポイント位相との間の位相差により、前記時間Ts1’を、前記第1の装置がチェックポイントを受信するものとする時点を示す前記時間ポイントTs1に補正するステップであって、前記受信ポイントは、前記第2のシンボルが最初に前記第1の装置により受信される信号ポイントであり、前記チェックポイントは、前記第2のシンボルが最初に前記第2の装置により送信される信号ポイントであるステップと、
   前記第1の装置により、前記時間Ts1を取得し、それを、前記第2のシンボルが受信される時点を示す時間として使用するステップと
   を含む、請求項1から4のいずれか一項に記載の方法。
6. 前記第1の装置により、前記第2のシンボルに含まれる前記信号の前記受信ポイント位相と前記チェックポイント位相との間の前記位相差により、前記時間Ts1’を、前記第1の装置が前記チェックポイントを受信するものとする時点を示す前記時間ポイントTs1に補正する前記ステップは、
   前記第2のシンボルでの複数の信号が、前記第1の装置により使用されるときに、前記第1の装置により、前記信号のそれぞれでチェックポイントの位相を取得するステップと、
   前記第1の装置により、前記信号のそれぞれで受信ポイントの位相を取得するステップと、
   前記第1の装置により、複数の時間値を取得するために、前記信号のそれぞれで、前記受信ポイントの前記位相から前記チェックポイントの前記位相までかかる時間を計算するステップと、
   前記第1の装置により、前記複数の時間値によって前記第1の装置により作成される時間マークの間のオフセットを取得するステップと、
   前記第1の装置により、前記時間Ts1’を前記時間Ts1に、前記オフセットにより補正するステップと
   を含む、請求項5に記載の方法。
7. 前記第1の装置により、前記第1のシンボルが前記第2の装置により受信される時点を示す前記時間Tm2を取得する前記ステップは、
   前記第2の装置により、前記第1のシンボルを受信する時点を示す前記第2の装置の前記クロックの時間Tm2’を読み出すステップと、
   前記第2の装置により、前記第1のシンボルに含まれる信号の受信ポイントおよびチェックポイントでの位相の間の位相差により、前記時間Tm2’を、前記第2の装置がチェックポイントを受信するものとする時点を示す前記時間ポイントTm2に補正するステップであって、前記受信ポイントは、前記第1のシンボルが最初に前記第2の装置により受信される信号ポイントであり、前記チェックポイントは、前記第1のシンボルが最初に前記第1の装置により送信される信号ポイントであるステップと、
   前記第2の装置により、前記時間Tm2を取得し、それを、前記第1のシンボルが受信される時点を示す時間として使用するステップと
   を含む、請求項1から4のいずれか一項に記載の方法。
8. 前記第2の装置により、前記第1のシンボルに含まれる前記信号の前記受信ポイント位相と前記チェックポイント位相との間の前記位相差により、前記時間Tm2’を、前記第2の装置が前記チェックポイントを受信するものとする時点を示す前記時間ポイントTm2に補正する前記ステップは、
   前記第1のシンボルでの複数の信号を使用するときに、前記第2の装置により、前記信号のそれぞれでチェックポイントの位相を取得するステップと、
   前記第2の装置により、前記信号のそれぞれで受信ポイントの位相を取得するステップと、
   前記第2の装置により、複数の時間値を取得するために、前記信号のそれぞれで、前記受信ポイントの前記位相から前記チェックポイントの前記位相までかかる時間を計算するステップと、
   前記第2の装置により、前記複数の時間値によって前記第2の装置により作成される時間マークの間のオフセットを取得するステップと、
   前記第2の装置により、前記時間Tm2’を前記時間Tm2に、前記オフセットにより補正するステップと
   を含む、請求項7に記載の方法。
9. 前記第1のシンボルおよび前記第2のシンボルは、離散マルチキャリア(DMT)フレームである、請求項1から8のいずれか一項に記載の方法。
10. デジタル加入者線(DSL)装置であって、
    第1のシンボルを送信し、前記第1のシンボルが送信される時点を示す時間Ts2を取得するように構成される送信ユニットと、
    第2の装置により送信される第2のシンボルを受信し、前記第2のシンボルが受信される時点を示す時間Ts1を取得し、前記第1のシンボルが前記第2の装置により受信される時点を示す時間Tm2、および、前記第2のシンボルが前記第2の装置により送信される時点を示す時間Tm1を取得するように構成される受信ユニットと、
    前記DSL装置の遅延を取得し、前記DSL装置のクロックと前記第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、および前記DSL装置の遅延により計算し、前記DSL装置の前記クロックを前記オフセットにより調整するように構成される処理ユニットと
    を備えるDSL装置。
11. 前記受信ユニットは、取得モジュールと補正モジュールとをさらに備え、
    前記取得モジュールは、前記第2のシンボルを受信し、前記DSL装置の前記クロックの時間Ts1’を取得し、前記第1のシンボルが前記第2の装置により受信される時点を示す前記時間Tm2、および、前記第2のシンボルが前記第2の装置により送信される時点を示す前記時間Tm1を取得し、
    前記補正モジュールは、前記第2のシンボルに含まれる信号の受信ポイント位相とチェックポイント位相との間の位相差により、前記時間Ts1’を、前記取得モジュールがチェックポイントを受信するものとする時点を示す前記時間ポイントTs1に補正し、前記受信ポイントは、前記第2のシンボルが最初に前記取得モジュールにより受信される信号ポイントであり、前記チェックポイントは、前記第2のシンボルが最初に前記第2の装置により送信される信号ポイントであり、前記補正モジュールは、前記時間Ts1を取得し、それを、前記第2のシンボルが前記取得モジュールにより受信される時点を示す時間として使用する
    請求項10に記載のDSL装置。
12. 前記補正モジュールにより、前記第2のシンボルに含まれる前記信号の前記受信ポイント位相と前記チェックポイント位相との間の前記位相差により、前記時間Ts1’を、前記取得モジュールが前記チェックポイントを受信するものとする時点を示す前記時間ポイントTs1に補正する前記ステップは、
    前記第2のシンボルでの複数の信号を使用するときに、前記補正モジュールにより、前記信号のそれぞれでチェックポイントの位相を取得するステップと、
    前記補正モジュールにより、前記信号のそれぞれで受信ポイントの位相を取得するステップと、
    前記補正モジュールにより、複数の時間値を取得するために、前記信号のそれぞれで、前記受信ポイントの前記位相から前記チェックポイントの前記位相までかかる時間を計算するステップと、
    前記補正モジュールにより、前記複数の時間値によって前記取得モジュールにより取得される前記時間Ts1’のオフセットを取得するステップと、
    前記補正モジュールにより、前記時間Ts1’を前記時間Ts1に、前記オフセットにより補正するステップと
    を含む、請求項11に記載のDSL装置。
13. 前記処理ユニットにより、前記第1の装置の前記クロックと前記第2の装置の前記クロックとの間の前記オフセットを、Ts1、Ts2、Tm1、Tm2、前記第2の装置から前記第1の装置への経路遅延Delay1、および前記第1の装置から前記第2の装置への経路遅延Delay2により計算する前記ステップ、前記第1の装置の前記クロックと前記第2の装置の前記クロックとの間の前記オフセットを計算する前記ステップは、
    Offset=Ts1-Tm1-Delay1、および
    Offset=Ts2-Tm2+Delay2
    を含み、前記経路遅延Delay1は、前記第2の装置の送信遅延および前記第1の装置の受信遅延により計算され、前記経路遅延Delay2は、前記第1の装置の送信遅延および前記第2の装置の受信遅延により計算される、請求項10から12のいずれか一項に記載のDSL装置。
14. 前記第2の装置の前記送信遅延および前記第1の装置の前記受信遅延による、前記経路遅延Delay1の前記計算するステップは、前記第2の装置のアナログ送信遅延および前記第1の装置のアナログ受信遅延により、前記経路遅延Delay1を計算するステップを含み、
    前記第1の装置の前記送信遅延および前記第2の装置の前記受信遅延による、前記経路遅延Delay2の前記計算するステップは、前記第1の装置のアナログ送信遅延および前記第2の装置のアナログ受信遅延により、前記経路遅延Delay2を計算するステップを含む
    請求項13に記載のDSL装置。
15. 第1の装置と、第2の装置とを備え、
    前記第1の装置は、第1のシンボルを前記第2の装置に送信し、前記第2の装置により送信される第2のシンボルを受信し、前記第1のシンボルが前記第1の装置により送信される時点を示す時間Ts2、前記第2のシンボルが前記第1の装置により受信される時点を示す時間Ts1、前記第2のシンボルが前記第2の装置により送信される時点を示す時間Tm1、および、前記第1のシンボルが前記第2の装置により受信される時点を示す時間Tm2を取得し、前記第1の装置のクロックと前記第2の装置のクロックとの間のオフセットを、Ts1、Ts2、Tm1、Tm2、および前記第1の装置の遅延により計算し、同期を実現するために、前記第1の装置の前記クロックを前記オフセットにより調整し、
    前記第2の装置は、前記第1のシンボルを受信し、前記第2のシンボルを送信し、前記時間Tm1および前記時間Tm2を取得し、前記時間Tm1および前記時間Tm2を前記第1の装置に送信する
    デジタル加入者線(DSL)の時間を同期させるためのシステム。

Images