CN101777927A - 并行卷积-rs级联码译码方法及其实现装置 - Google Patents

Abstract

本发明公开了一种并行卷积-RS级联码译码方法及实现装置，该方法包括：S1，将接收到的N_in路输入数据分块成卷积译码帧，作为并行卷积译码的输入；S2，将S1输出的卷积译码帧进行并行卷积译码，输出卷积译码帧中的有效数据；S3，将并行卷积译码的多路输出合并成一路数据，以字段为单位并行输出，字段位宽为N_RS比特；S4，在步骤S3输出的数据中查找帧同步标识字的起始位置所处的字段以及在字段中的位置，输出RS信号帧帧体数据，标识出帧体的起始位置；S5，对步骤S4输出的数据并行解扰；S6，对步骤S5解扰后的数据依次进行解符号交织和RS译码。本发明提高了卷积-RS级联码译码器的译码吞吐率及有效净荷速率，可以满足卫星通信等高速率信息传输应用场合的译码要求。

Description

并行卷积-RS级联码译码方法及其实现装置

技术领域

本发明涉及数字信息传输技术领域，具体涉及一种并行卷积-RS级联码译码方法及其实现装置。

背景技术

卷积-RS级联码是在数字电视、卫星通信、移动通信等各种通信体制中经常采用的信道编码方法。自提出至今，在理论、性能和硬件实现等方面的研究都已经相当成熟，并因其较好的编码增益和较低的实现复杂度在各种通信场合中得到了广泛的应用。但是随着科学技术的发展，各种通信系统所要求的传输速率越来越高，如卫星通信的传输速率将达到1G比特/秒以上，这对卷积-RS级联码吞吐率也提出了更高的要求。

传统卷积-RS级联码译码器的原理框图如图1所示，其步骤如下：

1：卷积译码；2：帧同步；3：解扰；4：串并转换；5：RS译码。

如上所述的传统卷积-RS级联码译码器是针对单路串行数据提出的，卷积译码、帧同步及解扰单元的输入输出均为串行数据，因此，由于受到器件及成本等因素的限制，这种卷积-RS级联码译码器很难满足高速大数据量的处理要求。

发明内容

(一)要解决的技术问题

本发明的目的是针对现有技术的不足，提出了一种并行卷积-RS级联码译码方案，该方案能够提高译码吞吐率及有效净荷速率，因此能够满足卫星通信等高速率信息传输应用场合的译码要求。

(二)技术方案

为达到上述目的，本发明提供了一种并行卷积-RS级联码译码方法，所述方法包括以下步骤：

S1，将接收到的N_in路输入数据分块成卷积译码帧，作为并行卷积译码的输入，N_in为正整数；

S2，将步骤S1输出的卷积译码帧进行并行卷积译码，然后输出卷积译码帧中的有效数据，其中，由N_p路卷积译码支路完成并行卷积译码，N_p为正整数；

S3，将并行卷积译码的多路输出合并成一路数据，以字段为单位并行输出，该路数据位宽为N_RS比特；

S4，在步骤S3输出的数据中查找帧同步标识字的起始位置所处的字段以及该帧同步标识字在字段中的位置，输出位宽为N_RS比特的RS信号帧帧体数据，并标识出RS信号帧帧体的起始位置；

S5，对步骤S4的输出数据并行解扰，输出位宽为N_RS比特的数据；

S6，对步骤S5解扰后的数据依次进行解符号交织和RS译码，输出位宽为N_RS比特的数据。

其中，所述卷积译码帧包括前保护间隔、有效数据和后保护间隔，所述前保护间隔为上一帧有效数据的结尾部分，后保护间隔为下一帧有效数据的起始部分，有效数据在卷积译码后长度为N_RS的整数倍。

其中，所述步骤S4具体包括步骤：

S41，将步骤S3输出的数据通过一组寄存器完成串并转换，该寄存器的长度为kN_RS，k为正整数，且满足kN_RS≥N_mark+N_RS-1，其中N_mark为帧同步标识字的长度，串并转换后输出N_RS路并行数据，所输出的并行数据中，每路N_mark比特，相邻路数据移位1比特；

S42，将N_RS路N_mark比特数据分别与所述帧同步标识字进行异或运算，然后将N_RS路N_mark比特运算结果分别相加，得到N_RS路相关值；

S43，将N_RS路相关值分别与预设门限值比较，若小于该预设门限值则将相关值置1，否则置0，处理后的N_RS比特信号组成帧同步判断字；

S44，判断帧同步判断字中1出现的位置，该帧同步判断字中1出现的位置表示帧同步标识字在数据流中的起始位置；

S45，通过状态机控制状态转换查找帧同步标识字的位置，有M0初始状态、M1捕获状态、M2同步状态及M3警告状态四种状态，状态转换的步骤包括：在M0和M1状态，使执行RS译码的RS译码器复位；并设置同步检测窗[-N_w，N_w]，N_w的单位为比特；若以第m个RS信号帧的帧头起始位置为参照点，第m+1个RS信号帧的帧头起始位置若位于同步检测窗内，则满足同步条件；

S46，去除帧同步标识字，只输出RS信号帧的帧体数据，并标识出每个RS信号帧的帧体数据的第一个字节的位置；在同步状态及警告状态，输出数据。

其中，所述步骤S5具体包括步骤：

S51，在每个RS信号帧的帧体数据起始处，置扰码产生单元寄存器为初始状态；

S52，扰码产生单元寄存器每周期产生N_RS比特的扰码数据；

S53，将N_RS比特的扰码数据与步骤S4输出的N_RS比特数据进行并行异或运算。

其中，所述方法使用了三个工作时钟，所述步骤S1使用时钟f₁；步骤S2使用时钟f₂；步骤S3～S6使用时钟f₃。

其中，若RS信号帧数据的位宽N_frame与N_RS均为2的整数次幂，则在所述步骤S45中存在同步判断简化算法：

按如下方式设置帧同步判断字K_m，syn：低log₂N_RS位0～N_RS-1分别对应帧同步判断字中1出现的位置P_asm的值1～N_RS，高log₂(N_frame/N_RS)位对应经过的时钟周期N_counter的值0～N_frame/N_RS-1，m表示第m帧，则状态转换判断条件为：-N_w≤K_m，syn-K_m+1，syn≤N_w。

本发明还提供了一种并行卷积-RS级联码译码实现装置，包括：

数据分路单元，用于将接收到的N_in路输入数据分块成卷积译码帧，作为并行卷积译码的输入，N_in为正整数；

并行译码单元，用于将所述数据分路单元输出的卷积译码帧进行并行卷积译码，然后输出卷积译码帧中的有效数据，其中，所述并行卷积译码单元由N_p路卷积译码支路组成，N_p为正整数；

数据合路单元，用于将并行卷积译码单元的多路输出合并成一路数据，以字段为单位并行输出，该路数据位宽为N_RS比特；

并行帧同步单元，用于在所述数据合路单元输出的数据中查找帧同步标识字的起始位置所处的字段以及该帧同步标识字在字段中的位置，输出位宽为N_RS比特的RS信号帧帧体数据，并标识出帧体的起始位置；

并行解扰单元，用于对所述并行帧同步单元输出的数据进行解扰，输出位宽为N_RS比特的数据；

解交织及RS译码单元，用于对所述并行解扰单元解扰后的数据依次进行解符号交织和RS译码，输出位宽为N_RS比特的数据。

其中，所述并行帧同步单元包括：

串并转换单元，用于将所述数据合路单元输出的数据通过一组寄存器完成串并转换，该寄存器的长度为kN_RS，k为正整数，且满足kN_RS≥N_mark+N_RS-1，其中N_mark为帧同步标识字的长度，串并转换后输出N_RS路并行数据，所输出的并行数据中，每路N_mark比特，相邻路数据移位1比特；

相关运算单元，用于将N_RS路N_mark比特数据分别与所述帧同步标识字进行异或运算，然后将N_RS路N_mark比特运算结果分别相加，得到N_RS路相关值；

数值比较单元，用于将N_RS路相关值分别与预设门限值比较，若小于该预设门限值则将相关值置1，否则置0，处理后的N_RS比特信号组成帧同步判断字；

位置判断单元，用于判断帧同步判断字中1出现的位置，该帧同步判断字中1出现的位置表示帧同步标识字在数据流中的起始位置；

状态转换单元，用于通过状态机控制状态转换并实现抗滑码；

输出数据调整单元，用于去除帧同步标识字，只输出RS信号帧的帧体数据，并标识出每个RS信号帧的帧体数据的第一个字节的位置；在同步状态及警告状态，输出数据。

其中，所述并行解扰单元包括：

初始化单元，用于在每个RS信号帧的帧体数据起始处，置扰码产生单元为初始状态；

扰码产生单元，为一寄存器，用于每周期产生N_RS比特的扰码数据；

并行异或运算单元，用于将N_RS比特的扰码数据与所述并行帧同步单元输出的N_RS比特数据进行并行异或运算。

(三)有益效果

上述技术方案针对传统卷积-RS级联码译码器无法满足高速大数据量的处理要求的缺陷提出了并行卷积-RS级联码译码方案，其中的卷积译码、帧同步及解扰各步骤均并行完成，提高了卷积-RS级联码译码器的译码吞吐率及有效净荷速率，可以满足卫星通信等高速率信息传输应用场合的译码要求。

附图说明

图1是现有技术中卷积-RS级联码译码器的原理框图；

图2为本发明实施例的编码方法的实现原理框图；

图3为图2中符号交织及RS编码的实现原理框图；

图4为图2中组帧步骤得到的帧结构示意图；

图5为本发明实施例的译码方法的流程框图；

图6为本发明实施例的译码方法中并行卷积译码时所用的帧结构示意图；

图7为本发明实施例的译码方法中并行帧同步时所用的状态机转换示意图；

图8为本发明实施例的译码方法中并行扰码数据产生步骤的实现原理框图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明实施例的编码方法的实现原理框图如图2所示，包括步骤：G1，交织及RS编码；G2，加扰；G3，组帧；G4，卷积编码。

其中，在步骤G1中，按照图3所示方式进行符号交织及RS编码，编码后数据以N_body比特为一组，组成RS信号帧的帧体数据。这里，图3中的“s1”、“s2”为选择开关。

其中，在步骤G2中，加扰数据为m序列，每个RS信号帧帧体数据开始前恢复到原始状态。

其中，在步骤G3中，组帧单元将帧同步标识字与RS信号帧帧体数据组成完整的RS信号帧，帧结构如图4所示，帧同步标识字长度为N_mark个比特。

本发明实施例采用QPSK调制方式，卷积译码器输入I、Q各N_in路并行数据，每路数据用n比特表示，共有N_p路并行卷积译码支路，数据合路单元以N_RS比特并行输出，并行帧同步、并行解扰及RS译码的输入输出数据均为N_RS比特并行数据。如图5所示，本发明实施例的并行卷积-RS级联码译码方法的具体步骤如下(为描述方便，该步骤中结合了对本发明实施例的装置的说明)：

S1.数据分路

接收N_in路输入数据，分块成卷积译码帧，作为相应的卷积译码支路的输入数据。卷积译码帧结构如图6所示，包括前保护间隔、有效数据和后保护间隔。其中，前保护间隔为上一帧有效数据的结尾部分，后保护间隔为下一帧有效数据的起始部分。

S2.并行卷积译码

由N_p路卷积译码支路完成，最终的输出去除前、后保护间隔，只输出有效数据部分。卷积译码采用Viterbi译码。

S3.数据合路

按照顺序将N_p路卷积译码支路的输出数据合并成一路输出，输出数据位宽为N_RS比特。

S4.并行帧同步

查找帧同步标识字，确定帧同步标识字起始位置所处字段及其在字段中的位置。输出数据去除帧同步标识字，只含有RS信号帧帧体数据，并根据状态转换关系控制RS译码复位信号。

S5.并行解扰

同时对N_RS比特数据进行解扰，每个RS信号帧开始时，并行解扰单元恢复到初始状态。

S6.解交织及RS译码

解交织及RS译码单元的输入和输出均为N_RS比特并行数据，按照图3的反过程进行解符号交织及RS译码。

其中步骤S4进一步包括步骤：

S41.输入串并转换

为查找帧同步标识字，需要将输入数据与已知帧同步标识字进行相关运算，而帧同步标识字为N_mark个比特，因此需要存储至少N_mark比特的输入数据。又因为帧同步标识字在N_RS输入比特中的位置是不定的，有可能从N_RS比特的最高位开始，也有可能从N_RS比特的最低位开始，所以一共需要存储N_mark+N_RS-1比特数据，该功能由一组寄存器完成。为便于硬件实现，选择寄存器长度为kN_RS，这里k为正整数，且满足kN_RS≥N_mark+N_RS-1。

首先，在接收到输入数据后，寄存器组进行数据更新：

$\left\{\begin{array}{c}{d}_{\mathrm{si}}\left(i\right)=d_{\mathrm{si}}(i-N_{\mathrm{RS}}),i=N_{\mathrm{RS}}+1,...,k{N}_{\mathrm{RS}}\\ d_{\mathrm{si}}\left(i\right)=d_{\mathrm{in}}\left(i\right),i=\mathrm{1,2},...,N_{\mathrm{RS}}\end{array}\right.---\left(1\right)$

这里d_in(i)，i＝1，2，...，N_RS为输入数据。该单元的输出为N_RS路并行数据，每路N_mark比特，相邻路数据移位1比特，该输出数据为：

d_so(i，j)＝d_si(kN_RS-i-j+2)，i＝1，2，...，N_RS，j＝1，2，...，N_mark   (2)这里，d_so(i，j)表示第i路数据的第j比特。

S42.相关运算

将N_RS路N_mark比特数据分别与帧同步标识字进行异或运算，各路N_mark比特信号与帧同步标识字相同的位为0，不同的位为1，最后将N_mark个异或结果相加。完全匹配情况下，在帧起始位置，相关运算的值为0，其它位置相关值较大。

S43.数值比较

将N_RS路相关值分别与门限值T_cor比较，若小于此门限值则置为1，否则置为0。无扰情况下，在帧同步标识字所处字段N_RS个判断值，只有在帧起始位置值为1，其余位置均为0。此N_RS比特数据组成帧同步判断字，用d_asm(i)，i＝1，2，...，N_RS表示。

S44.位置判断

判断d_asm(i)中1出现的位置，用P_asm表示。如第N_RS位为1，则P_asm＝N_RS，其它位置以此类推。若没有1出现，则P_asm＝0。

S45.状态转换

状态转换的作用是，保证在有干扰的情况下，正确找到帧同步标识字，此功能由状态机控制完成。在正常情况下，帧同步标识字之间间隔的比特数是固定的，但由于某种原因，帧同步标识字提前或滞后到达，发生滑码现象。为实现抗滑码功能，设置同步检测窗[-N_w，N_w]，N_w的单位为比特。若以第m个RS信号帧头起始位置为参照点，第m+1个RS信号帧头起始位置若位于同步检测窗内，则满足同步条件。状态机转换关系如图7所示，有M0初始状态、M1捕获状态、M2同步状态及M3警告状态四种状态。状态转换中需要用到的参数有：

P1.RS信号帧长度N_frame＝N_mark+N_body，单位为比特。

P2.计数器N_counter，每时钟周期加1，以N_frame/N_RS取模，范围为0～N_frame/N_RS-1。N_frame应为N_RS的整数倍。

P3.帧同步判断字d_asm(i)，i＝1，2，...，N_RS。

P4.S44位置判断参数P_asm。

P5.帧同步标识字位置N_syn，即帧同步标识字出现时记录N_counter的值。

P6.同步位置参数P_syn，即帧同步标识字出现时记录P_asm的值。

状态转换需要用到的判断条件有：

C1.帧同步判断字d_asm(i)≠0，i＝1，2，...，N_RS

C2.同字段判断条件N_syn＝＝N_counter

C3.超前字段判断条件N_syn＝＝N_counter+1

C4.滞后字段判断条件N_syn＝＝N_counter-1

C5.同字段位置判断条件

$\left\{\begin{array}{c}0<P_{\mathrm{asm}}\&le;P_{\mathrm{syn}}+N_w,P_{\mathrm{syn}}=\mathrm{1,2},...,N_w\\ P_{\mathrm{syn}}-N_w\&le;P_{\mathrm{asm}}\&le;P_{\mathrm{syn}}+N_w,P_{\mathrm{syn}}=N_w+1,...,N_{\mathrm{RS}}-N_w\\ P_{\mathrm{asm}}\&GreaterEqual;P_{\mathrm{syn}}-N_w,P_{\mathrm{syn}}=N_{\mathrm{RS}}-N_w+1,...,N_{\mathrm{RS}}\end{array}\right.---\left(3\right)$

C6.超前字段位置判断条件

$\left\{\begin{array}{c}{P}_{\mathrm{asm}}=1,P_{\mathrm{syn}}=N_{\mathrm{RS}}-N_w+1\\ 0<P_{\mathrm{asm}}\&le;2,P_{\mathrm{syn}}=N_{\mathrm{RS}}-N_w+2\\ .\\ .\\ .\\ 0<P_{\mathrm{asm}}\&le;N_w,P_{\mathrm{syn}}=N_{\mathrm{RS}}\end{array}\right.---\left(4\right)$

C7.滞后字段位置判断条件

$\left\{\begin{array}{c}{P}_{\mathrm{asm}}\&GreaterEqual;N_{\mathrm{RS}}-N_w+1,P_{\mathrm{syn}}=1\\ P_{\mathrm{asm}}\&GreaterEqual;N_{\mathrm{RS}}-N_w+2,P_{\mathrm{syn}}=2\\ .\\ .\\ .\\ P_{\mathrm{asm}}=N_{\mathrm{RS}},P_{\mathrm{syn}}=N_w\end{array}\right.---\left(5\right)$

C8.非有效字段条件，这里N_ineff为非有效字段边界参数

$\left\{\begin{array}{c}{N}_{\mathrm{syn}}<N_{\mathrm{counter}}-N_{\mathrm{ineff}}\\ N_{\mathrm{syn}}>N_{\mathrm{counter}}+N_{\mathrm{ineff}}\end{array}\right.---\left(6\right)$

上述条件C5、C6及C7中，要求满足条件N_RS-2N_w≥1。根据不同的参数设置，条件C2～C7会有所不同。为叙述方便，定义同步条件为C_Syn＝{C2&C5}|{C3&C6}|{C4&C7}，这里，“&”表示“与”，即同时满足；“|”表示“或”，即满足其一。图7中，各状态及转移条件Ta～Ti的意义如下：

M0.初始状态，满足条件Ta，即{C1}转入捕获状态，否则满足Tb，即{！C1}停留在初始状态。这里，“！”表示“非”，即不满足。若满足条件Ta，则更新参数：

$\left\{\begin{array}{c}{N}_{\mathrm{syn}}=N_{\mathrm{counter}}\\ P_{\mathrm{syn}}=P_{\mathrm{asm}}\end{array}\right.---\left(7\right)$

M1.捕获状态，满足条件Tc，即{C1&C_Syn}，则转入同步状态；否则满足条件Td，停留在捕获状态。若满足条件C1，则按(7)式更新参数。

M2.同步状态，满足条件Te，即{C1&！C_Syn&！C8}，则转入警告状态；否则满足条件Tf，停留在同步状态。若满足{C1&C_Syn}，按(7)式更新参数。

M3.警告状态，满足条件Tg，即{C1&C_Syn}，则转入同步状态，按(7)式更新参数；满足条件Th，即{C1&C8}|{！C1}，则停留在警告状态；否则，转入初始状态。

在M0和M1状态，使RS译码器复位。

S46.输出数据调整

只有在M2和M3状态，输出数据有效。输出数据调整单元同时去除帧同步标识字，即在帧同步标识字输出期间，置输出有效信号为低，只输出RS信号帧的帧体数据，并标识出每帧第一个字节的位置。根据同步位置参数P_syn调整输出数据最高比特位的位置。输出寄存器长度为2N_RS，存储连续两个N_RS比特的数据。在接收到输入数据后，寄存器组进行如下数据更新：

$\left\{\begin{array}{c}{d}_{\mathrm{ri}}\left(i\right)=d_{\mathrm{ri}}(i-N_{\mathrm{RS}}),i=N_{\mathrm{RS}}+1,...,2N_{\mathrm{RS}}\\ d_{\mathrm{ri}}\left(i\right)=d_{\mathrm{in}}\left(i\right),i=\mathrm{1,2},...,N_{\mathrm{RS}}\end{array}\right.---\left(8\right)$

这里，d_in(i)，i＝1，2，...，N_RS为输入数据，与(1)式意义相同。该单元输出为N_RS比特并行数据。

输出数据为：

d_ro(i)＝d_ri(i+P_syn)，i＝1，2，...，N_RS    (9)

其中步骤S5进一步包括步骤：

S51.初始化

在每个RS信号帧起始处，置扰码产生单元寄存器为初始状态。

S52.并行扰码数据产生

并行扰码数据产生单元每周期产生N_RS比特扰码数据。

S52.并行异或解扰

将N_RS比特扰码数据与N_RS比特输入数据进行并行异或运算。

需要说明的是：图5中的“@f₁”、“@f₂”和“@f₃”分别表示并行卷积-RS级联码译码的三个时钟，时钟f₁包括数据分路；时钟f₂包括并行卷积译码；时钟f₃包括数据合路、并行帧同步、并行解扰，以及解交织和RS译码。

以下举例说明本发明的实施例的译码方法：

本发明实施例的译码方法中采用CCSDS(Consultative Committeefor Space Data Systems)《Recommendation for Space Data SystemStandard——TM Synchronization and Channel Coding》建议的RS码结构，每个RS符号为N_RS＝8比特，每个RS码字为255个符号，若干个RS码字组成RS信号帧的帧体数据。帧同步标识字长度为N_mark＝32，用16进制表示为1ACFFC1D。

本实施例的并行卷积-RS级联码译码方法中，选择1/2卷积码，RS级联码选择(255，223)码，交织深度为4。各参数选择如下：输入I、Q数据各N_in＝4路，每路数据n＝3比特，并行卷积N_p＝6条译码支路，选择有效数据长度l_eff＝4096符号，前保护间隔长度l_pgua＝144符号，后保护间隔长度l_qgua＝120符号。RS信号帧的帧体数据N_body＝8160比特，N_frame＝8192比特，T_cor＝6，N_w＝3，N_ineff＝1。时钟工作频率为f₁＝300MHz，f₂＝220MHz，f₃＝150MHz。

对于上述参数，步骤S45描述的状态转换判断条件可以简化。设置13比特同步判断字K_m，syn，其低3位0～7分别对应P_asm的值1～8，高10位对应N_counter的值0～1023，m表示第m帧，上述状态转换判断条件为：

CA：-3≤K_m，syn-K_m+1，syn≤3    (10)

状态转移关系为：

M0-初始状态，转移条件不变。

M1-捕获状态，若满足{C1&CA}，转入同步状态，否则停留在捕获状态。若满足C1则更新参数。

M2-同步状态，若满足{C1&！CA&！C8}，转入警告状态；否则，停留在同步状态。若满足条件{C1&CA}，更新参数。

M3-警告状态，若满足{C1&CA}，转入同步状态，更新参数；满足条件{C1&C8}或{！C1}，停留在警告状态；否则，转入初始状态。

本实施例并行扰码数据产生步骤的实现原理框图如图8所示，初始状态时，8个寄存器全部为1，步骤S52产生并行扰码数据的具体方法如下式所示：

$\left\{\begin{array}{c}{x}_8=x_8+x_5+x_3+x_1\\ x_7=x_8+x_7+x_5+x_4+x_3+x_2+x_1\\ x_6=x_8+x_7+x_6+x_5+x_4+x_2\\ x_5=x_7+x_6+x_5+x_4+x_3+x_1\\ x_4=x_8+x_6+x_4+x_2+x_1\\ x_3=x_8+x_7\\ x_2=x_7+x_6\\ x_1=x_6+x_5\end{array}\right.---\left(11\right)$

本实施例的译码实现装置中，输入数据速率为2.4G比特/秒，并行卷积译码器的输出数据速率为1.2G比特/秒，RS级联码译码器的输出数据速率为1.0453G比特/秒。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种并行卷积-RS级联码译码方法，其特征在于，所述方法包括以下步骤：

S1，将接收到的N_in路输入数据分块成卷积译码帧，作为并行卷积译码的输入，N_in为正整数；

S2，将步骤S1输出的卷积译码帧进行并行卷积译码，然后输出卷积译码帧中的有效数据，其中，由N_p路卷积译码支路完成并行卷积译码，N_p为正整数；

S3，将并行卷积译码的多路输出合并成一路数据，以字段为单位并行输出，该路数据位宽为N_RS比特；

S4，在步骤S3输出的数据中查找帧同步标识字的起始位置所处的字段以及该帧同步标识字在字段中的位置，输出位宽为N_RS比特的RS信号帧帧体数据，并标识出RS信号帧帧体的起始位置；

S5，对步骤S4的输出数据并行解扰，输出位宽为N_RS比特的数据；

S6，对步骤S5解扰后的数据依次进行解符号交织和RS译码，输出位宽为N_RS比特的数据。

2.如权利要求1所述的并行卷积-RS级联码译码方法，其特征在于，所述卷积译码帧包括前保护间隔、有效数据和后保护间隔，所述前保护间隔为上一帧有效数据的结尾部分，后保护间隔为下一帧有效数据的起始部分，有效数据在卷积译码后长度为N_RS的整数倍。

3.如权利要求1所述的并行卷积-RS级联码译码方法，其特征在于，所述步骤S4具体包括步骤：

S41，将步骤S3输出的数据通过一组寄存器完成串并转换，该寄存器的长度为kN_RS，k为正整数，且满足kN_RS≥N_mark+N_RS-1，其中N_mark为帧同步标识字的长度，串并转换后输出N_RS路并行数据，所输出的并行数据中，每路N_mark比特，相邻路数据移位1比特；

S42，将N_RS路N_mark比特数据分别与所述帧同步标识字进行异或运算，然后将N_RS路N_mark比特运算结果分别相加，得到N_RS路相关值；

S43，将N_RS路相关值分别与预设门限值比较，若小于该预设门限值则将相关值置1，否则置0，处理后的N_RS比特信号组成帧同步判断字；

S44，判断帧同步判断字中1出现的位置，该帧同步判断字中1出现的位置表示帧同步标识字在数据流中的起始位置；

S45，通过状态机控制状态转换查找帧同步标识字的位置，有M0初始状态、M1捕获状态、M2同步状态及M3警告状态四种状态，状态转换的步骤包括：在M0和M1状态，使执行RS译码的RS译码器复位；并设置同步检测窗[-N_w，N_w]，N_w的单位为比特；若以第m个RS信号帧的帧头起始位置为参照点，第m+1个RS信号帧的帧头起始位置若位于同步检测窗内，则满足同步条件；

S46，去除帧同步标识字，只输出RS信号帧的帧体数据，并标识出每个RS信号帧的帧体数据的第一个字节的位置；在同步状态及警告状态，输出数据。

4.如权利要求1所述的并行卷积-RS级联码译码方法，其特征在于，所述步骤S5具体包括步骤：

S51，在每个RS信号帧的帧体数据起始处，置扰码产生单元寄存器为初始状态；

S52，扰码产生单元寄存器每周期产生N_RS比特的扰码数据；

S53，将N_RS比特的扰码数据与步骤S4输出的N_RS比特数据进行并行异或运算。

5.如权利要求1～4之任一项所述的并行卷积-RS级联码译码方法，其特征在于，所述方法使用了三个工作时钟，所述步骤S1使用时钟f₁；步骤S2使用时钟f₂；步骤S3～S6使用时钟f₃。

6.如权利要求3所述的并行卷积-RS级联码译码方法，其特征在于，若RS信号帧数据的位宽N_frame与N_RS均为2的整数次幂，则在所述步骤S45中存在同步判断简化算法：

按如下方式设置帧同步判断字K_m，syn：低log₂ N_RS位0～N_RS-1分别对应帧同步判断字中1出现的位置P_asm的值1～N_RS，高log₂(N_frame/N_RS)位对应经过的时钟周期N_counter的值0～N_frame/N_RS-1，m表示第m帧，则状态转换判断条件为：-N_w≤K_m，syn-K_m+1，syn≤N_w。

7.一种并行卷积-RS级联码译码实现装置，其特征在于，包括：

数据分路单元，用于将接收到的N_in路输入数据分块成卷积译码帧，作为并行卷积译码的输入，N_in为正整数；

并行译码单元，用于将所述数据分路单元输出的卷积译码帧进行并行卷积译码，然后输出卷积译码帧中的有效数据，其中，所述并行卷积译码单元由N_p路卷积译码支路组成，N_p为正整数；

数据合路单元，用于将并行卷积译码单元的多路输出合并成一路数据，以字段为单位并行输出，该路数据位宽为N_RS比特；

并行帧同步单元，用于在所述数据合路单元输出的数据中查找帧同步标识字的起始位置所处的字段以及该帧同步标识字在字段中的位置，输出位宽为N_RS比特的RS信号帧帧体数据，并标识出帧体的起始位置；

并行解扰单元，用于对所述并行帧同步单元输出的数据进行解扰，输出位宽为N_RS比特的数据；

解交织及RS译码单元，用于对所述并行解扰单元解扰后的数据依次进行解符号交织和RS译码，输出位宽为N_RS比特的数据。

8.如权利要求7所述的并行卷积-RS级联码译码实现装置，其特征在于，所述并行帧同步单元包括：

串并转换单元，用于将所述数据合路单元输出的数据通过一组寄存器完成串并转换，该寄存器的长度为kN_RS，k为正整数，且满足kN_RS≥N_mark+N_RS-1，其中N_mark为帧同步标识字的长度，串并转换后输出N_RS路并行数据，所输出的并行数据中，每路N_mark比特，相邻路数据移位1比特；

相关运算单元，用于将N_RS路N_mark比特数据分别与所述帧同步标识字进行异或运算，然后将N_RS路N_mark比特运算结果分别相加，得到N_RS路相关值；

数值比较单元，用于将N_RS路相关值分别与预设门限值比较，若小于该预设门限值则将相关值置1，否则置0，处理后的N_RS比特信号组成帧同步判断字；

位置判断单元，用于判断帧同步判断字中1出现的位置，该帧同步判断字中1出现的位置表示帧同步标识字在数据流中的起始位置；

状态转换单元，用于通过状态机控制状态转换并实现抗滑码；

输出数据调整单元，用于去除帧同步标识字，只输出RS信号帧的帧体数据，并标识出每个RS信号帧的帧体数据的第一个字节的位置；在同步状态及警告状态，输出数据。

9.如权利要求7或8所述的并行卷积-RS级联码译码实现装置，其特征在于，所述并行解扰单元包括：

初始化单元，用于在每个RS信号帧的帧体数据起始处，置扰码产生单元为初始状态；

扰码产生单元，为一寄存器，用于每周期产生N_RS比特的扰码数据；

并行异或运算单元，用于将N_RS比特的扰码数据与所述并行帧同步单元输出的N_RS比特数据进行并行异或运算。

Images