CN101777698A - 集成电路中的片上天线结构及其制造方法 - Google Patents

集成电路中的片上天线结构及其制造方法 Download PDF

Info

Publication number
CN101777698A
CN101777698A CN200910247748A CN200910247748A CN101777698A CN 101777698 A CN101777698 A CN 101777698A CN 200910247748 A CN200910247748 A CN 200910247748A CN 200910247748 A CN200910247748 A CN 200910247748A CN 101777698 A CN101777698 A CN 101777698A
Authority
CN
China
Prior art keywords
layer
chip antenna
antenna according
metal
metal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910247748A
Other languages
English (en)
Inventor
储佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN200910247748A priority Critical patent/CN101777698A/zh
Publication of CN101777698A publication Critical patent/CN101777698A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭露了一种集成电路中的片上天线及其制造方法,该片上天线包括:半导体衬底;第一金属线层,设置于所述半导体衬底上;介质层,设置于所述第一金属线层上;第二金属线层,设置于所述介质层上;层间连接,设置于所述介质层中,以连接所述第一金属线层与所述第二金属线层。本发明因采用了多层金属互联层组合结构,不仅增加片上天线的辐射功率,而且缩减片上天线的尺寸,增加片上天线的阻抗带宽,显著提高片上天线在无线互联应用的传输增益,并且不另占用任何额外的芯片面积。

Description

集成电路中的片上天线结构及其制造方法
技术领域
本发明涉及集成电路技术领域,特别涉及一种集成电路中的片上天线及其制作方法。
背景技术
随着微电子工艺的不断发展,集成电路元件规模如莫尔定律所述成几何级数增长。而今微米、亚微米工艺的成熟和应用,使人们越发关注互连线的信号完整性问题,即全局互联传输延迟问题、互联线功耗问题以及互连线可靠性等问题。基于上述考虑,不少学者提出采用无线互连的方式代替现有的互连线系统,即采用片上集成天线、规律放大器、编解码器等组件的无线收发系统来实现诸如局部互连、全局互连、全局时钟线以及数据传输线等功能。高性能片上天线时告诉集成电路和无线互连的关键技术之一。传统的偶极子天线、折线天线、PIFA天线和缝隙天线等系统普遍存在天线尺寸较大、传输性能不佳、性能易受附件金属元器件影响以及性能易受封装结构影响等问题。
例如,随着射频集成电路(RFIC)需求的不断增长,RFIC天线的应用越来越广泛,对RFIC制造技术的要求也越来越高,人们希望在较小面积的芯片上得到较大的电感量的天线结构,且对下层器件的影响应尽可能小等。而目前的天线结构都是如游丝状,其线圈内磁力线方向与芯片垂直。这样大功率的电磁信号有可能对下层芯片产生较大影响。
发明内容
本发明旨在解决现有技术中的片上天线尺寸较大、传输性能不佳、性能易受附件金属元器件影响以及性能易受封装结构影响等问题。
有鉴于此,本发明提供一种集成电路中的片上天线,包括:半导体衬底;第一金属线层,设置于所述半导体衬底上;介质层,设置于所述第一金属线层上;第二金属线层,设置于所述介质层上;层间连接,设置于所述介质层中,以连接所述第一金属线层与所述第二金属线层。
进一步的,所述第一金属线层与所述第二金属线层通过所述层间连接形成线圈结构。
进一步的,所述线圈结构中磁力线方向与所述半导体衬底平面方向平行。
进一步的,所述线圈结构的匝数为1-100000匝。
进一步的,所述第一金属线层、第二金属线层的厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。
进一步的,所述介质层的厚度为100nm-1000um。
进一步的,所述介质层包括普通介质层。
进一步的,所述普通介质层为二氧化硅、氮化硅(SiN)、低介电常数(Low-k)材料、含氟氧化硅(FSG)、掺磷氧化硅(PSG)、掺硼氧化硅(BSG)、掺硼和磷氧化硅(BPSG)中的一种或其组合。
进一步的,所述介质层还包括软磁材料层。
进一步的,所述软磁材料为软磁铁氧体或金属软磁体。
进一步的,所述介质层是普通介质和软磁材料层的复合体。
本发明还提供一种集成电路中的片上天线的制造方法,包括以下步骤:
提供一半导体衬底;
在所述半导体衬底上淀积第一金属层,并进行图形化,形成第一金属线层;
在所述第一金属层上淀积介质层;
在所述介质层中形成金属连接;
在所述介质层上淀积第二金属层,进行图像化,形成第二金属线层,并通过所述金属连接与所述第一金属线层连接。
进一步的,所述第一及第二金属层的材料为铝或铜。
进一步的,所述第一金属线层与所述第二金属线层通过所述层间连接形成线圈结构。
进一步的,所述线圈结构中磁力线方向与所述半导体衬底平面方向平行。
进一步的,所述线圈结构的匝数为1-100000匝。
进一步的,所述第一金属线层、第二金属线层的厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。
进一步的,所述介质层的厚度为100nm-1000um。
进一步的,所述介质层包括普通介质层。
进一步的,所述普通介质层为二氧化硅、氮化硅(SiN)、低介电常数(Low-k)材料、含氟氧化硅(FSG)、掺磷氧化硅(PSG)、掺硼氧化硅(BSG)、掺硼和磷氧化硅(BPSG)中的一种或其组合。
进一步的,所述介质层还包括软磁材料层。
进一步的,所述软磁材料层为软磁铁氧体或金属软磁体。
进一步的,所述介质层是普通介质和软磁材料层的复合体。
本发明提供的集成电路中的片上天线及其制造方法,因采用了多层金属互联层组合结构,不仅增加片上天线的辐射体积,而且缩减片上天线的尺寸,增加片上天线的阻抗带宽,显著提高片上天线在无线互联应用的传输增益,并且不占用任何额外的芯片面积。另外,本发明与主流CMOS工艺全面兼容,适用于各种电阻率的硅基片,且不需要额外的阻抗匹配部件;同时也适用于多层低温共烧陶瓷工艺,具有广泛的工艺适应性。
附图说明
图1所示为本发明一实施例提供的集成电路中的片上天线的结构示意图;
图2所示为本发明另一实施例提供的集成电路中的片上天线的结构示意图;
图3所示为本发明一实施例提供的片上天线的制造方法的流程图;
图4A至图4D所示为本发明一实施例提供的片上天线制造过程的剖视图。
具体实施方式
为使本发明的技术特征更明显易懂,下面结合附图,给出具体实施例,对本发明做进一步的描述。
请参见图1,所示为本发明一实施例提供的集成电路中的片上天线的结构示意图。
该片上天线,包括:半导体衬底110;第一金属线层120,设置于所述半导体衬底110上;介质层130,设置于所述第一金属线层120上;第二金属线层140,设置于所述介质层130上;层间连接150,设置于所述介质层130中,以连接所述第一金属线层120与所述第二金属线层140。本片上天线采用了双层金属互联层组合结构,不仅增加片上天线的辐射体积,而且缩减片上天线的尺寸,提高单位面积上的电感量,增加片上天线的阻抗带宽,显著提高片上天线在无线互联应用的传输增益,并且不另占用任何额外的芯片面积。
在本实施例中,所述第一金属线层120与所述第二金属线层140通过所述层间连接150形成线圈结构。所述线圈结构中磁力线方向与所述半导体衬底110平面方向平行,减小了电磁信号有可能对下层芯片半导体衬底110产生的影响。所述线圈结构的匝数为1-100000匝,在有限面积的芯片上线圈匝数可在较大范围内可调。
在本实施例中,所述第一金属线层120、第二金属线层140的厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。
在本实施例中,所述介质层130的厚度为100nm-1000um。
在本实施例中,所述介质层130包括普通介质层。其中所述普通介质层为二氧化硅、氮化硅(SiN)、低介电常数(Low-k)材料、含氟氧化硅(FSG)、掺磷氧化硅(PSG)、掺硼氧化硅(BSG)、掺硼和磷氧化硅(BPSG)中的一种或其组合。
请参见图2,其所示为本发明另一实施例提供的集成电路中的片上天线的结构示意图。
在该实施例中,该片上天线的介质层230还包括软磁材料层231。以提高该片上天线的单位面积上的电感量。所述软磁材料为软磁铁氧体或金属软磁体。其中软磁铁氧体,如锰锌铁氧体、镍锌铁氧体或其他软磁铁氧体,以及金属软磁体,如铁、镍、锰或它们的合金。凡能实现本发明目的的软磁材料均属于本发明的范围。
请参见图3,其所示为本发明一实施例提供的片上天线的制造方法的流程图。
该制造方法,包括以下步骤,请结合参见图4A至图4D:
S310提供一半导体衬底400。
S320在所述半导体衬底上淀积第一金属层,并进行图形化,形成第一金属线层410,请参见图4A,其中,第一金属层厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。
S330在所述第一金属线层410上淀积介质层420,请参见图4B,其中介质层420包括普通介质层421。如二氧化硅、氮化硅(SiN)、低介电常数(Low-k)材料、含氟氧化硅(FSG)、掺磷氧化硅(PSG)、掺硼氧化硅(BSG)、掺硼和磷氧化硅(BPSG)中的一种或其组合;在本发明一实施例中,介质层420,还包括软磁材料层422,例如软磁铁氧体或金属软磁体。其中软磁铁氧体,如锰锌铁氧体、镍锌铁氧体或其他软磁铁氧体,以及金属软磁体,如铁、镍、锰或他们的合金。凡能实现本发明目的的软磁材料均属于本发明的范围。
S340在所述介质层420中形成金属连接430,请参见图4C。
S350在所述介质层上淀积第二金属层,进行图像化,形成第二金属线层440,其中第二金属层厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。其通过所述金属连接430与所述第一金属线层410连接,构成线圈结构,请参见图4D,该线圈结构中磁力线方向与所述半导体衬底平面方向平行,减小了电磁信号有可能对下层芯片半导体衬底400产生的影响。线圈结构的匝数为1-100000匝,在有限面积的芯片上线圈匝数可在较大范围内可调。
在本实施例中,第一及第二金属层的材料为铝或铜,但并不局限于此,凡能实现本发明目的的导体材料均属于本发明的范围。
综上所述,本发明实施例提供的集成电路中的片上天线及其制造方法,因采用了多层金属互联层组合结构,不仅增加片上天线的辐射功率,而且缩减片上天线的尺寸,提高单位面积上的电感量,增加片上天线的阻抗带宽,显著提高片上天线在无线互联应用的传输增益,并且不另占用任何额外的芯片面积。另外,本发明与主流CMOS工艺全面兼容,适用于各种电阻率的硅基片,且不需要额外的阻抗匹配部件;同时也适用于多层低温共烧陶瓷工艺,具有广泛的工艺适应性。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。

Claims (23)

1.一种集成电路中的片上天线,其特征在于,包括:
半导体衬底;
第一金属线层,设置于所述半导体衬底上;
介质层,设置于所述第一金属线层上;
第二金属线层,设置于所述介质层上;
层间连接,设置于所述介质层中,以连接所述第一金属线层与所述第二金属线层。
2.根据权利要求1所述的片上天线,其特征在于,所述第一金属线层与所述第二金属线层通过所述层间连接形成线圈结构。
3.根据权利要求2所述的片上天线,其特征在于,所述线圈结构中磁力线方向与所述半导体衬底平面方向平行。
4.根据权利要求2所述的片上天线,其特征在于,所述线圈结构的匝数为1-100000匝。
5.根据权利要求1所述的片上天线,其特征在于,所述第一金属线层、第二金属线层的厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。
6.根据权利要求1所述的片上天线,其特征在于,所述介质层的厚度为100nm-1000um。
7.根据权利要求1所述的片上天线,其特征在于,所述介质层包括普通介质层。
8.根据权利要求7所述的片上天线,其特征在于,所述普通介质层为二氧化硅、氮化硅(SiN)、低介电常数(Low-k)材料、含氟氧化硅(FSG)、掺磷氧化硅(PSG)、掺硼氧化硅(BSG)、掺硼和磷氧化硅(BPSG)中的一种或其组合。
9.根据权利要求1所述的片上天线,其特征在于,所述介质层还包括软磁材料层。
10.根据权利要求9所述的片上天线,其特征在于,所述软磁材料为软磁铁氧体或金属软磁体。
11.根据权利要求1所述的片上天线,其特征在于,所述介质层是普通介质和软磁材料层的复合体。
12.一种集成电路中的片上天线的制造方法,其特征在于,包括以下步骤:
提供一半导体衬底;
在所述半导体衬底上淀积第一金属层,并进行图形化,形成第一金属线层;
在所述第一金属层上淀积介质层;
在所述介质层中形成金属连接;
在所述介质层上淀积第二金属层,进行图像化,形成第二金属线层,并通过所述金属连接与所述第一金属线层连接。
13.根据权利要求12所述的片上天线的制造方法,其特征在于,所述第一及第二金属层的材料为铝或铜。
14.根据权利要求12所述的片上天线的制造方法,其特征在于,所述第一金属线层与所述第二金属线层通过所述层间连接形成线圈结构。
15.根据权利要求14所述的片上天线的制造方法,其特征在于,所述线圈结构中磁力线方向与所述半导体衬底平面方向平行。
16.根据权利要求14所述的片上天线的制造方法,其特征在于,所述线圈结构的匝数为1-100000匝。
17.根据权利要求12所述的片上天线的制造方法,其特征在于,所述第一金属线层、第二金属线层的厚度为100nm-50um,金属线的宽度为65nm-200um,所述金属线间距为65nm-200um。
18.根据权利要求12所述的片上天线的制造方法,其特征在于,所述介质层的厚度为100nm-1000um。
19.根据权利要求12所述的片上天线的制造方法,其特征在于,所述介质层包括普通介质层。
20.根据权利要求19所述的片上天线的制造方法,其特征在于,所述普通介质层为二氧化硅、氮化硅(SiN)、低介电常数(Low-k)材料、含氟氧化硅(FSG)、掺磷氧化硅(PSG)、掺硼氧化硅(BSG)、掺硼和磷氧化硅(BPSG)中的一种或其组合。
21.根据权利要求12所述的片上天线的制造方法,其特征在于,所述介质层还包括软磁材料层。
22.根据权利要求21所述的片上天线的制造方法,其特征在于,所述软磁材料层为软磁铁氧体或金属软磁体。
23.根据权利要求12所述的片上天线的制造方法,其特征在于,所述介质层是普通介质和软磁材料层的复合体。
CN200910247748A 2009-12-30 2009-12-30 集成电路中的片上天线结构及其制造方法 Pending CN101777698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910247748A CN101777698A (zh) 2009-12-30 2009-12-30 集成电路中的片上天线结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910247748A CN101777698A (zh) 2009-12-30 2009-12-30 集成电路中的片上天线结构及其制造方法

Publications (1)

Publication Number Publication Date
CN101777698A true CN101777698A (zh) 2010-07-14

Family

ID=42514081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910247748A Pending CN101777698A (zh) 2009-12-30 2009-12-30 集成电路中的片上天线结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101777698A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694594A (zh) * 2012-05-14 2012-09-26 浙江大学 一种基于光学天线的片上无线光通信系统
CN104302090A (zh) * 2013-07-16 2015-01-21 昆山雅森电子材料科技有限公司 无线通讯天线板叠构及其制作方法
CN107464995A (zh) * 2017-08-01 2017-12-12 全普光电科技(上海)有限公司 一种薄膜天线及其制备方法
CN111293420A (zh) * 2019-01-31 2020-06-16 展讯通信(上海)有限公司 天线单元、天线系统及电子装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694594A (zh) * 2012-05-14 2012-09-26 浙江大学 一种基于光学天线的片上无线光通信系统
CN102694594B (zh) * 2012-05-14 2015-05-20 浙江大学 一种基于光学天线的片上无线光通信系统
CN104302090A (zh) * 2013-07-16 2015-01-21 昆山雅森电子材料科技有限公司 无线通讯天线板叠构及其制作方法
CN107464995A (zh) * 2017-08-01 2017-12-12 全普光电科技(上海)有限公司 一种薄膜天线及其制备方法
CN111293420A (zh) * 2019-01-31 2020-06-16 展讯通信(上海)有限公司 天线单元、天线系统及电子装置
US11456526B2 (en) 2019-01-31 2022-09-27 Spreadtrum Communications (Shanghai) Co., Ltd. Antenna unit, antenna system and electronic device

Similar Documents

Publication Publication Date Title
US11120937B2 (en) High current, low equivalent series resistance printed circuit board coil for power transfer application
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
JP6912976B2 (ja) インダクタ部品
JP5937166B2 (ja) 3次元インダクタ及び変圧器
US8717118B2 (en) Transformer signal coupling for flip-chip integration
US7924131B2 (en) Electrical component having an inductor and a method of formation
US20100033395A1 (en) Integrated millimeter wave antenna and transceiver on a substrate
JP2004104129A (ja) 3−dスパイラル積層インダクタおよび3−dスパイラル積層インダクタを形成する方法
TWI302027B (en) A wafer level packaging structure with inductors and manufacture method thereof
US20100035370A1 (en) Integrated millimeter wave antenna and transceiver on a substrate
US20080023824A1 (en) Double-sided die
EP2404302A1 (en) Magnetic film enhanced inductor
US11336251B2 (en) Device with 3D inductor and magnetic core in substrate
EP3353805A1 (en) Low profile package with passive device
US10064277B2 (en) Integrated passive devices and assemblies including same
US20150255531A1 (en) 3-D Inductor and Transformer
CN101777698A (zh) 集成电路中的片上天线结构及其制造方法
US20100289608A1 (en) Semiconductor device
Feng et al. High-performance solenoidal RF transformers on high-resistivity silicon substrates for 3D integrated circuits
Lai et al. 300mm size ultra-thin glass interposer technology and high-Q embedded helical inductor (EHI) for mobile application
WO2009118694A1 (en) Integrated 3d high density and high quality inductive element
CN101683003B (zh) 薄膜陶瓷多层衬底的制造方法
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
CN101290922B (zh) 一种实现多系统间互连的三维互连系统
CN101320618A (zh) 集成于芯片上的电感器及相应的集成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100714