CN101772915A - 使用有限域运算的密码随机数生成器 - Google Patents
使用有限域运算的密码随机数生成器 Download PDFInfo
- Publication number
- CN101772915A CN101772915A CN200880101671A CN200880101671A CN101772915A CN 101772915 A CN101772915 A CN 101772915A CN 200880101671 A CN200880101671 A CN 200880101671A CN 200880101671 A CN200880101671 A CN 200880101671A CN 101772915 A CN101772915 A CN 101772915A
- Authority
- CN
- China
- Prior art keywords
- finite field
- output
- input
- signal
- equipment according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000012958 reprocessing Methods 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 11
- 229910002056 binary alloy Inorganic materials 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000012805 post-processing Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000001583 randomness test Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
Abstract
在各说明性实施例中提供一种设备(100)和一种方法(200),所述设备和方法用于提供快速、紧凑和密码性强的随机数发生器的集成电路芯片。在一个说明性实施例中,设备包括初始随机源(10、310)和与该初始随机源(10、310)通信连接的后处理块(20)。在该说明性实施例中,该后处理块(20)被配置成接收来自初始随机源(10、310)的信号,对该信号应用一个或多个有限域运算以产生输出,并经由输出通道(22)提供基于该输出的输出信号。
Description
技术领域
本公开涉及电路,如半导体集成电路。更具体来说,本公开涉及用作真随机数生成器的电路。
背景技术
半导体集成电路通常在单个芯片上包含数十万个半导体元件。这些元件相互连接以执行期望的功能。
可由集成电路芯片执行的一种这类功能是随机数生成。随机数生成器(random number generator,RNG)是被设计用于生成元素序列,使得该序列可以作用随机序列的装置。该随机性可以典型地由用于测量由随机数生成器产生的随机序列的密码强度的各种随机性测试组(suite)来评估。许多用作随机数生成器的组件实际上是伪随机的或者密码性弱;它们可能包含一些随机性的表象,但是在被分析时它们可能实际上显示出具有或多或少的可预见性。另一方面,由密码性强的随机数生成器生成的随机数序列,尽管进行有效分析也保持不可预知,使得即使给出对该随机数生成器的完整说明也不可能通过计算预知随机输出的未来位是什么。
在密码集成电路中使用密码性强的RNG,用于诸如密钥生成、流码设计等密码任务。
期望利用快速、紧凑并且密码性强的单元生成真随机数的改进方法和设备。
以上讨论仅提供了一般的背景信息,并且不意图将该讨论用于帮助确定所要求保护主题的范围。
发明内容
本公开的一个方面涉及一种设备。根据一个说明性实施例,该设备包括初始随机源和与该初始随机源通信连接的后处理块。在该说明性实施例中,该后处理块被配置成接收来自该初始随机源的信号,对该信号应用一个或多个有限域运算以产生输出,并经由输出通道提供基于该输出的输出信号。
本公开的另一方面涉及一种方法。根据一个说明性实施例,该方法包括利用环形振荡器产生初始随机信号。将该初始随机信号用作控制信号以从多个任选输入信号中进行选择。对该输入信号进行一个或多个有限域运算。在该说明性实施例中,提供所述一个或多个有限域运算的结果作为输出信号。
本公开的另一方面涉及一种集成电路装置。根据一个说明性实施例,该集成电路装置包括环形振荡器、复用器、有限域乘法运算部件、有限域平方部件和累加器。该复用器包括两个数据信号输入、控制信号输入和输出。该控制信号输入通信连接到该环形振荡器的输出。该有限域乘法部件包括第一输入、第二输入和输出。该有限域乘法部件的第一输入通信连接到该复用器的输出。该有限域平方部件包括输入和输出。该有限域平方部件的输出通信连接到该有限域平方部件的第二输入。该累加器包括输入和输出。在该说明性实施例中,该累加器的输入通信连接到该有限域乘法部件的输出,并且该累加器的输出通信连接到有限域平方部件的输入和输出通道。
提供本发明内容部分用于以简化的形式介绍下面在具体实施方式部分中进一步描述的概念选择。该发明内容部分不意图识别所要求保护主题的关键特征或必要特征,也不意图用于帮助确定所要求保护主题的范围。所要求保护的主题不局限于解决背景技术中指出的任何或全部缺点的实现方式。
附图说明
图1提供描述根据一个说明性实施例的随机数生成器核心模块结构的框图。
图2提供示出根据一个说明性实施例的生成随机数的方法的流程图。
图3提供描述根据一个说明性实施例的随机数生成器的初始随机源的框图。
具体实施方式
图1提供示出根据本公开的一个示例性实施例的被配置为使用有限域运算生成随机数的设备100的框图。设备100可以实施为集成电路装置,例如,实施为一个或多个集成电路芯片上所显示的不同的元件。这些元件可以通过通信连接来相互连接,能够例如通过各种输入和输出将信号从一个部件发送到另一个部件。在该说明性实施例中,设备100包括初始随机源10和利用初始随机源10的输出B与初始随机源10通信连接的后处理块20。初始随机源10例如可以实施为一个或多个环形振荡器。下面参照图2描述初始随机源的一个说明性实施例。
在该说明性实施例中,后处理块20包括若干部件,包括复用器12、有限域乘法部件14、有限域平方部件16、累加器18和输出通道22。有限域乘法部件14和有限域平方部件16是后处理块20内的元件的说明性例子,它们被配置成例如执行有限域运算,也称为伽罗瓦域运算。
复用器12包括两个数据信号输入C1和C2、连接到初始随机源10的输出B的控制信号输入以及连接到有限域乘法部件14的第一输入13的输出。后处理块20由此被配置成将输出信号BM从复用器12传送到有限域乘法部件14。除了通信连接到复用器12的输出的第一输入13以外,有限域乘法部件14还具有第二输入15和通信连接到累加器18的输出。在该说明性实施例中,有限域乘法部件14被配置成对通过两个输入13和15接收到的两个信号进行有限域乘法运算以产生作为结果的输出信号,并被配置成将该作为结果的输出信号Z传送到累加器18。
累加器18包括输入和输出,该输入连接到有限域乘法部件14的输出。连接到累加器18的输出的节点使得其输出能够被连接到有限域平方部件16和输出通道20。有限域平方部件16被配置成进行有限域平方运算,例如对输入进行有限域平方。有限域平方部件16包括连接到累加器18的输出的输入和连接到有限域乘法部件的第二输入15的输出。有限域乘法部件14、有限域平方部件16和累加器18由此形成循环回路,同时累加器18还将其输出信号提供给输出通道20,其可以传送来自设备10的最终随机输出的迭代(iteration)。输出通道20还可以按原样提供来自累加器18的输出信号,或者可以进行附加的末端处理步骤,如从输出信号选择位的子集(例如在一个说明性实施例中从其中间选择),并将所述位的子集作为最终随机输出信号来提供。因此根据设备10的该说明性实施例,该最终随机输出信号密码性强,并且可以由小型包(compact package)快速提供其迭代。
在该说明性实施例中,提供给有限域乘法部件14的第一输入的信号基于初始随机源,因为它是在由初始随机源10控制的选择中从对复用器12的输入中选择的。在不同的实施例中,例如通过直接接收初始随机源10的输出或者在一个或多个预先转换后接收,或者在不同的实施例中通过接收由初始随机源的输出以某种其它方式控制的信号,提供给有限域乘法部件14的输入的信号可以以多种其它方式基于初始随机源10的输出。
后处理块20由此被配置成接收基于初始随机源10的输入信号BM,使用例如有限域乘法部件14和有限域平方部件16的部件对输入信号BM应用有限域运算以产生随机化的输出Z,并通过输出通道20提供输出信号A,其中输出信号A至少部分基于随机化输出Z。输出信号A还被传送给有限域平方部件16,有限域平方部件16进行有限域平方以提供A2=A*A作为其输出,并且将A2提供给有限域乘法部件14的第二输入15。这提供了后处理块20的组合有限域运算,对于随机化信号的每次迭代n,根据Z(n+1)=BM*[A(n)]2产生随机化输出Z。
在更详细地描述设备100的部件之前,可以参照图2的流程图200进一步示例性地说明设备100的功能。图2提供用于示出使用有限域运算产生随机数的方法200的流程图,例如该方法可以由图1的设备100来进行。方法200包括生成初始随机信号的步骤201,例如可以由设备100的初始随机源10执行该步骤。方法200还包括使用初始随机信号作为控制信号以从多个任选输入信号中进行选择的步骤203,例如可以由设备100的复用器12执行该步骤。所述多个任选输入信号可以是两个任选输入信号,如对图1中的复用器12的两个输入所示,或者在其它实施例中可以包括从中进行选择的三个或更多个任选输入。方法200还包括205,其用于对输入信号进行一个或多个有限域运算,例如可以由设备100的例子中的有限域乘法部件14和有限域平方部件16之一或二者来进行。方法200还包括步骤207,其用于至少部分基于所述一个或多个有限域运算的结果提供输出信号,例如可以由设备100中的累加器18和/或输出通道20进行。尽管设备100提供被配置为执行方法200的步骤的硬件元件的某些说明性例子,但是也可以使用多种其它实现方式来执行方法200的不同实施例。
尽管图1中示出了有限域乘法部件14和有限域平方部件16作为后处理块20内的有限域运算元件的说明性例子,但是后处理块的不同实施例可以只包括一个有限域运算元件,或者如图1中所示的两个,或者任意更大数量的有限域运算元件。这种有限域运算元件可以被配置成进行有限域运算,如有限域加法、有限域乘法、有限域平方或者任何其它有限域运算。在不同的实施例中可以以多种配置处理由有限域运算元件接收和产生的信号。尽管图1的说明性实施例展示了向有限域平方元件提供输入的有限域乘法部件和又将其输出作为对有限域乘法部件的输入之一来提供的有限域平方元件,但是这只是一种说明性配置。
例如,其它配置可以使用一个或多个有限域运算元件的输出作为对有限域加法部件的输入,或者对有限域乘法部件的输入,或者对有限域平方部件的输入,或者对其它类型有限域运算部件的输入。还可以将第三、第四或其它数量的有限域运算元件与图1中所示的头两个有限域运算部件相连接,将来自第二有限域运算元件的输出用作第三有限域运算元件的输入,将来自第三有限域运算元件的输出用作第一或第四有限域运算元件的输入,将第四有限域运算元件的输出用作对第一或第五有限域运算元件的输入等等。这些有限域运算元件中的任一个可以是有限域加法元件、有限域乘法元件、有限域平方元件或者任意其它类型的有限域运算元件。因此这些元件有助于配置后处理块20,以对基于初始随机源的信号应用各种有限域预算。因此根据各种不同实施例,可以使用相互连接的有限域运算元件的各种配置来产生密码性强的随机输出。
有限域运算非常适用于产生密码性强的随机输出。有限域是只包含有限多个元素的域。每个有限域具有pn个元素,p是质数,n是大于零的整数,从而有限域通过GF(pn)来表示(其中“GF”表示作为有限域的同义词的伽罗瓦域)。在一些实施例中,发现使用p=2是实用的,从而将有限域表示为GF(2n)。在此情况下,可以将GF(2n)的元素看作是n为二进制矢量。
有限域运算可以以硬件元件有效实施,所述硬件元件如有限域乘法部件14、有限域平方元件16、有限域加法部件(图1的说明性实施例中没有包括)或者其它类型的有限域运算元件。作为说明性的例子,可以使用对应的二进制矢量的逐位相加来实施有限域加法部件。作为另一个说明性例子,可以用包括大约7n2个逻辑“与非”门并具有大约4log(n)的最大数量的逻辑电平的电路来实现有限域乘法元件,如下面表1中所示。作为另外一个说明性实施例,可以使用输入的二进制矢量的循环移位来实现进行有限域平方的有限域平方元件。在其它有限域运算元件中也可以实现其它运算。
例如,在一个说明性实施例中,有限域运算元件可以被配置成在有限域GF(2n)上进行有限域运算,其中n是16和32之间的质数。在该区间内有5个质数:17、19、23、29和31。因此该有限域可能每个具有217、219、223、229或231个元素。以这些有限域进行运算的有限域运算部件例如要用大约7n2个逻辑“与非”门来实现。也可以使用例如由大约7n2个的多个逻辑“与非”门实现的其它有限域运算部件,同时允许与n为17、19、23、29或31情况下的变化类似(或者在一些情况下更大)的值的有效变化范围。在其它例子中,还可以用其它类型的逻辑门,用“与非”门和其它类型逻辑门的混合或者用逻辑门以外的其它装置来实现有限域运算元件。
图3提供可以用作图1中的设备100的初始随机源10的初始随机源310的一个说明性实施例的额外细节。在该示例性实施例中,初始随机源310包括环形振荡器301以及振荡器控制器303。在该例子中,环形振荡器301包括一组若干个串联连接的反相器305。尽管示出了三个反相器305,但是这仅是启发性的,并且环形振荡器301可以包含任意数量的反相器。环形振荡器301还可以包括多种其它类型元件的一组若干个串联连接元件,所述其它类型元件例如缓冲器、逻辑“或”门、或逻辑“与”门。
该系列反相器305连接到复用器307的一个输入。振荡器控制器具有到复用器307的另一个输入的数据信号输出313和到复用器307的控制设置的控制信号输出311。由此在本说明性实施例中复用器307的输出309提供(contribute)初始随机源310的初始随机信号。振荡器控制器303检查环形振荡器301的状态,如果初始随机信号在多个周期(例如10至20个周期)上没有转换,则振荡器控制器303可以使用经由输出311的控制信号和经由输出313的数据信号将该环形振荡器301设置为新值。该结构使环形振荡器310能够重新复位到已知状态或者避免振荡器转变到禁止的中间状态。
类似于图1的设备100,用于不同实施例的初始随机源可以包括一个环形振荡器,如环形振荡器310,或者可以包括两个或更多个环形振荡器,例如,在不同的实施例中,从多个环形振荡器和/或其它随机源发生器的组合运算得到最终的初始随机源。在其它实施例中,初始随机源还可以包括单独的或者与环形振荡器或其它随机发生器元件结合的伪随机源。例如,伪随机源可以包括线性反馈移位寄存器。
例如,初始随机源和后处理块的组合还可以仅仅形成较大设备内的一些元件。设备可以包括以并行方式或者以某种其它协作配置的方式工作的多个随机数发生器,其中一个或多个单独的随机数发生器每个可以包括例如图1的设备100中示出的部件或其它类似随机数发生器配置的完整包。在一个说明性实施例中,整个设备可以例如通过从两个或更多个随机数生成器子系统的每一个中选择一组随机输出位得到基于两个或更多个并行随机数发生器的各个随机输出的最终随机输出。不同的设备还可以包括与后处理块20通信连接并且被配置成接收来自后处理块20的输出信号并对该输出信号进行一个或多个附加变换的附加元件。根据不同的说明性实施例的多种编排,这些和其它机构可以用于进一步增加随机数发生设备的最终输出信号的密码强度的鲁棒性。
尽管已经参照一个或多个实施例描述了本公开,但是本领域的技术人员将想到,在不偏离本公开及所附权利要求的情况下可以在形式和细节上进行变化。作为一个说明性的例子,可以想到在具体实施例中描述的部件可以等价地提供在一个单独的集成电路芯片中,或者由分布在两个或更多个集成电路芯片上的组件来提供,或者由分布在其它类型的电路、计算装置元件以及其它硬件和软件资源上的一些或全部元件来提供。作为另一个说明性的例子,应该理解,“说明性地”描述的元件的任意实例或者作为“说明性例子”描述的元件的任意实例部分意味着它是指具有不同于本文中明确描述的配置的多种其它实施例当中的一个可能的实施例,但是本领域的技术人员应该理解,它也处于由所附权利要求限定的本主题的范围内。作为另一个说明性例子,可以由一个或多个集成电路芯片执行上面描述的方法步骤,或者在其它类型的硬件或软件元件上执行该方法步骤中的一个或多个或全部。在由本公开描述的并且由所附权利要求限定的主题界限和范围内还可以在不同实施例中进行许多其它变化。
Claims (20)
1.一种设备,包括:
初始随机源;以及
与所述初始随机源通信连接的后处理块,其中所述后处理块被配置成接收基于所述初始随机源的输入信号,对所述输入信号应用一个或多个有限域运算以产生随机化输出,并经由输出通道提供输出信号,其中所述输出信号至少部分基于所述随机化输出。
2.根据权利要求1所述的设备,其中所述后处理块被配置成对所述输入信号应用的所述一个或多个有限域运算包括从有限域加法、有限域乘法和有限域平方构成的组中选择的至少一个运算。
3.根据权利要求2所述的设备,其中所述后处理块被配置成对所述输入信号应用的所述一个或多个有限域运算还包括从有限域加法、有限域乘法和有限域平方当中选择的至少一个附加运算。
4.根据权利要求3所述的设备,其中所述后处理块被配置成对所述输入信号应用的所述一个或多个有限域运算包括有限域乘法和有限域平方。
5.根据权利要求1所述的设备,其中所述后处理块被配置成对所述输入信号应用的所述一个或多个有限域运算包括在一质数的n次幂的伽罗瓦域上进行有限域运算,其中n是质数整数。
6.根据权利要求5所述的设备,其中所述后处理块还被配置成使得从17、19、23、29和31构成的组中选择n。
7.根据权利要求5所述的设备,其中所述质数是2。
8.根据权利要求1所述的设备,其中所述后处理块还被配置成提供输出信号作为所述随机化输出的位的子集。
9.根据权利要求1所述的设备,其中所述初始随机源包括环形振荡器。
10.根据权利要求9所述的设备,其中所述环形振荡器包括多个串联连接的元件,其中所述元件包括从反相器、缓冲器、逻辑“或”门和逻辑“与”门构成的组中选择的至少一个元件类型。
11.根据权利要求9所述的设备,其中所述初始随机源包括多个环形振荡器。
12.根据权利要求1所述的设备,其中所述初始随机源包括伪随机源。
13.根据权利要求12所述的设备,其中所述伪随机源包括线性反馈移位寄存器。
14.根据权利要求1所述的设备,其中所述初始随机源和所述后处理块包括在第一随机数发生器中,其中所述设备还包括与所述第一随机数发生器并行操作的一个或多个附加随机数发生器,其中所述设备被配置成使得所述输出信号包括来自所述第一随机数发生器和所述一个或多个附加随机数发生器中每一个的随机位。
15.根据权利要求1所述的设备,还包括与所述后处理块通信连接的一个或多个附加元件,所述一个或多个附加元件被配置成接收来自所述后处理块的输出信号并对该输出信号进行一个或多个附加转换。
16.一种方法,包括:
产生初始随机信号;
使用所述初始随机信号作为控制信号以从多个任选输入信号中进行选择;
对所述输入信号进行一个或多个有限域运算;以及
提供至少部分基于所述一个或多个有限域运算结果的输出信号。
17.根据权利要求16所述的方法,其中所述有限域运算包括从有限域加法、有限域乘法和有限域平方构成的组中选择的一个或多个运算。
18.一种集成电路装置,包括:
环形振荡器;
包括两个数据信号输入、控制信号输入和输出的复用器,其中所述控制信号输入通信连接到所述环形振荡器的输出;
包括第一输入、第二输入和输出的有限域乘法部件,其中所述有限域乘法部件的第一输入通信连接到所述复用器的输出;
包括输入和输出的有限域平方部件,其中所述有限域平方部件的输出通信连接到所述有限域乘法部件的第二输入;以及
包括输入和输出的累加器,其中所述累加器的输入通信连接到所述有限域乘法部件的输出,并且所述累加器的输出通信连接到所述有限域平方部件的输入和输出通道。
19.根据权利要求18所述的集成电路装置,其中所述有限域乘法部件被配置成在2的n次幂的有限域上相乘,其中所述有限域乘法部件包括大约7n2个逻辑“与非”门。
20.根据权利要求18所述的集成电路装置,其中所述有限域平方部件被配置成对输入的二进制矢量进行循环移位。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/821,212 US8250129B2 (en) | 2007-06-22 | 2007-06-22 | Cryptographic random number generator using finite field operations |
US11/821,212 | 2007-06-22 | ||
PCT/US2008/007346 WO2009002404A1 (en) | 2007-06-22 | 2008-06-12 | Cryptographic random number generator using finite field operations |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101772915A true CN101772915A (zh) | 2010-07-07 |
CN101772915B CN101772915B (zh) | 2013-05-08 |
Family
ID=40137619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880101671XA Expired - Fee Related CN101772915B (zh) | 2007-06-22 | 2008-06-12 | 使用有限域运算的密码随机数生成器 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8250129B2 (zh) |
JP (1) | JP5165755B2 (zh) |
KR (1) | KR101332232B1 (zh) |
CN (1) | CN101772915B (zh) |
DE (1) | DE112008001707T5 (zh) |
GB (1) | GB2464037B (zh) |
WO (1) | WO2009002404A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104636115A (zh) * | 2013-11-14 | 2015-05-20 | 国家电网公司 | 一种真随机数后处理装置及方法 |
CN106096695A (zh) * | 2016-06-07 | 2016-11-09 | 无锡键桥电子科技有限公司 | 一种用于无源标签芯片的随机数发生器 |
CN111596892A (zh) * | 2020-05-11 | 2020-08-28 | 南京西觉硕信息科技有限公司 | 一种软随机数发生方法及发生器 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2260376B1 (en) * | 2008-03-04 | 2011-11-16 | SanDisk IL Ltd | Digital random number generator based on digitally-controlled oscillators |
US8390311B2 (en) | 2011-02-08 | 2013-03-05 | Iucf-Hyu (Industry-University Cooperation Foundation Hanvang University) | Apparatus for clocked power logic against power analysis attack |
KR102652735B1 (ko) | 2016-11-24 | 2024-04-02 | 삼성전자주식회사 | 조절 가능한 메타-스테이블 전압을 이용하는 난수 생성기 및 난수 생성 방법 |
US10776480B2 (en) | 2018-04-02 | 2020-09-15 | International Business Machines Corporation | Producing volatile password hashing algorithm salts from hardware random number generators |
CN113206735B (zh) * | 2020-12-23 | 2024-07-09 | 杭州起盈科技有限公司 | 一种采用32位lfsr生成流密码的存储器 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4890252A (en) * | 1987-10-29 | 1989-12-26 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Long period pseudo random number sequence generator |
JPH0250512A (ja) * | 1988-08-10 | 1990-02-20 | Clarion Co Ltd | 疑似ランダム雑音符号発生装置 |
US5327365A (en) * | 1991-08-23 | 1994-07-05 | Fujitsu Limited | Generating system of random-number sequences for a parallel computer system |
US5706218A (en) | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
US5910907A (en) * | 1997-02-20 | 1999-06-08 | C.K. Chen | Shift register based pseudorandom number generator |
US6285761B1 (en) * | 1998-03-04 | 2001-09-04 | Lucent Technologies, Inc. | Method for generating pseudo-random numbers |
US6452959B1 (en) * | 1999-05-28 | 2002-09-17 | Dot Wireless, Inc. | Method of and apparatus for generating data sequences for use in communications |
US6480072B1 (en) * | 2000-04-18 | 2002-11-12 | Advanced Micro Devices, Inc. | Method and apparatus for generating random numbers |
US7072927B1 (en) * | 2001-08-08 | 2006-07-04 | Stephen Clark Purcell | Method and apparatus for generating random numbers for use in a field programmable gate array |
JP3525146B2 (ja) * | 2001-11-05 | 2004-05-10 | 独立行政法人 科学技術振興機構 | 乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体 |
US7512645B2 (en) * | 2004-03-19 | 2009-03-31 | Texas Instruments Incorporated | System and method for generating pseudorandom numbers |
EP1782181B1 (en) * | 2004-08-09 | 2010-10-13 | Telecom Italia S.p.A. | Method and apparatus for generating random data |
JP4668931B2 (ja) | 2005-01-24 | 2011-04-13 | 富士通株式会社 | 電力解析攻撃に対する耐タンパ性を持った暗号化処理装置 |
US20060224647A1 (en) * | 2005-03-30 | 2006-10-05 | Impinj, Inc. | RFID tag using updatable seed values for generating a random number |
US7233212B2 (en) * | 2005-03-31 | 2007-06-19 | International Business Machines Corporation | Oscillator array with row and column control |
WO2007014031A1 (en) * | 2005-07-22 | 2007-02-01 | Psigenics Corporation | Device and method for responding to influences of the mind |
CN1920841A (zh) * | 2006-08-21 | 2007-02-28 | 北京工业大学 | 基于有限域GF(2m)的圆锥曲线公钥加密方法和装置 |
US20080263117A1 (en) * | 2007-04-23 | 2008-10-23 | Gregory Gordon Rose | Initial seed management for pseudorandom number generator |
US7995757B2 (en) | 2007-05-31 | 2011-08-09 | Harris Corporation | Closed galois field combination |
-
2007
- 2007-06-22 US US11/821,212 patent/US8250129B2/en not_active Expired - Fee Related
-
2008
- 2008-06-12 JP JP2010513196A patent/JP5165755B2/ja not_active Expired - Fee Related
- 2008-06-12 KR KR1020107001488A patent/KR101332232B1/ko not_active IP Right Cessation
- 2008-06-12 WO PCT/US2008/007346 patent/WO2009002404A1/en active Application Filing
- 2008-06-12 CN CN200880101671XA patent/CN101772915B/zh not_active Expired - Fee Related
- 2008-06-12 DE DE112008001707T patent/DE112008001707T5/de not_active Withdrawn
- 2008-06-12 GB GB1001005.6A patent/GB2464037B/en not_active Expired - Fee Related
-
2012
- 2012-06-12 US US13/494,636 patent/US20120278372A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104636115A (zh) * | 2013-11-14 | 2015-05-20 | 国家电网公司 | 一种真随机数后处理装置及方法 |
CN104636115B (zh) * | 2013-11-14 | 2017-12-15 | 国家电网公司 | 一种真随机数后处理装置及方法 |
CN106096695A (zh) * | 2016-06-07 | 2016-11-09 | 无锡键桥电子科技有限公司 | 一种用于无源标签芯片的随机数发生器 |
CN111596892A (zh) * | 2020-05-11 | 2020-08-28 | 南京西觉硕信息科技有限公司 | 一种软随机数发生方法及发生器 |
CN111596892B (zh) * | 2020-05-11 | 2023-06-23 | 南京西觉硕信息科技有限公司 | 一种软随机数发生方法及发生器 |
Also Published As
Publication number | Publication date |
---|---|
US20120278372A1 (en) | 2012-11-01 |
US20080320066A1 (en) | 2008-12-25 |
GB2464037A (en) | 2010-04-07 |
GB2464037B (en) | 2012-12-05 |
KR20100053507A (ko) | 2010-05-20 |
JP5165755B2 (ja) | 2013-03-21 |
JP2010531018A (ja) | 2010-09-16 |
CN101772915B (zh) | 2013-05-08 |
DE112008001707T5 (de) | 2010-09-16 |
GB201001005D0 (en) | 2010-03-10 |
US8250129B2 (en) | 2012-08-21 |
KR101332232B1 (ko) | 2013-11-25 |
WO2009002404A1 (en) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101772915B (zh) | 使用有限域运算的密码随机数生成器 | |
JP4052480B2 (ja) | 疑似乱数発生方法、疑似乱数発生器、及び疑似乱数発生プログラム | |
US20150268933A1 (en) | Bit sequence generator and apparatus for calculating a sub-rate transition matrix and a sub-rate initial state for a state machine of a plurality of state machines | |
CN101364171B (zh) | 动态真随机数发生器 | |
US20050097153A1 (en) | Pseudorandom number generator | |
US7480687B2 (en) | Pseudorandom number generator for a stream cipher | |
CN108509180A (zh) | 一种基于二输入异或门低功耗随机数产生装置 | |
Anandakumar et al. | Efficient and lightweight FPGA-based hybrid PUFs with improved performance | |
Gupta et al. | Efficient hardware implementation of pseudo-random bit generator using dual-CLCG method | |
Garipcan et al. | Design, FPGA implementation and statistical analysis of a high-speed and low-area TRNG based on an AES s-box post-processing technique | |
US20060156187A1 (en) | Method and apparatus for multiple polynomial-based random number generation | |
Orúe et al. | Trifork, a new pseudorandom number generator based on lagged fibonacci maps | |
CN103701591A (zh) | 一种序列密码实现方法和密钥流生成方法及装置 | |
Thomas et al. | FPGA-optimised high-quality uniform random number generators | |
CN112306456A (zh) | 熵生成器及生成增强熵的方法 | |
Bhaskar et al. | A survey on implementation of random number generator in FPGA | |
Dogaru et al. | Algebraic normal form for rapid prototyping of elementary hybrid cellular automata in FPGA | |
Yang et al. | Design and analysis of clock fault injection for aes | |
Gupta et al. | Hardware Efficient Hybrid Pseudo-Random Bit Generator Using Coupled-LCG and Multistage LFSR with Clock Gating Network | |
CN107911208B (zh) | 一种混沌序列产生方法及产生器 | |
Garipcan et al. | FPGA modeling of a novel fully-synthesizable and secure TRNG based on key-dependent s-box | |
Kotě et al. | Improved structure of true random number generator with direct amplification of analog noise | |
Fischer et al. | True random number generators in configurable logic devices | |
Kohlbrenner | The design and analysis of a true random number generator in a field programmable gate array | |
Fidus et al. | Design and Implementation of a Secure Stream Cipher for Cryptographic Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130508 Termination date: 20150612 |
|
EXPY | Termination of patent right or utility model |