CN101754009B - 整数反变换方法及其装置 - Google Patents

整数反变换方法及其装置 Download PDF

Info

Publication number
CN101754009B
CN101754009B CN 200810203580 CN200810203580A CN101754009B CN 101754009 B CN101754009 B CN 101754009B CN 200810203580 CN200810203580 CN 200810203580 CN 200810203580 A CN200810203580 A CN 200810203580A CN 101754009 B CN101754009 B CN 101754009B
Authority
CN
China
Prior art keywords
mtd
matrix
mtr
msubsup
mrow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810203580
Other languages
English (en)
Other versions
CN101754009A (zh
Inventor
李昌龙
武晓阳
林福辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN 200810203580 priority Critical patent/CN101754009B/zh
Publication of CN101754009A publication Critical patent/CN101754009A/zh
Application granted granted Critical
Publication of CN101754009B publication Critical patent/CN101754009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明涉及视频编解码领域,公开了一种整数反变换方法及其装置。本发明中,对整数反变化矩阵的奇单元进一步分解成两个矩阵,其中一个满足双尺度对称性,可以与偶单元一样再次分解为两个2×2矩阵之组合,以高效的方式进行计算,而另一个矩阵容易以较少的加法次数完成计算,从而提高了8×8整数反变换矩阵处理逻辑的复用程度,处理效率较高。本发明还对VC-1和AVS的8×8整数反变换提出了优化的矩阵参数,可以得到最优的结果。

Description

整数反变换方法及其装置
技术领域
本发明涉及视频编解码领域,特别涉及反变换模块的大规模集成电路技术。
背景技术
移动通信的发展给用户带来了许多的便利,用户对移动通信的要求也越来越高,从传统的语音、文字发展到视频。移动通信终端的带宽是有限的,视频必须先压缩再传输。在现今市场上流行着多种视频压缩标准,目前广泛应用的视频压缩标准有H.264、数字音视频编解码标准(digital Audio Videocoding Standard,简称“AVS”)、VC-1、RealVideo等。视频压缩标准中反变换模块是编码器和解码器都必不可少的组成部分。
对于以手机为代表的移动通信多媒体终端,需要同时支持多种视频压缩标准才能满足市场要求。换句话说,多媒体终端必须能支持多种视频压缩标准的反变换处理。
为了在一个多媒体终端中支持多种视频压缩标准,有多种方案。目前广泛采用对各个标准进行单独实现的方法,也就是各个标准走不同的路径,这种方案的好处在于各个路径的各个模块设计(如反变换)只需要考虑单一变换情况,逻辑简单,但是硬件面积会与支持的视频标准数量呈线性关系,芯片成本较高。
为了减小面积降低芯片成本,可以采用多标准之间各模块的复用的方法。但是具体设计过程中,反变换算法存在不同尺寸大小的反变换矩阵,8×8、8×4、4×8、4×4甚至2×2,如何让这些不同大小的反变换矩阵复用同一套的硬件电路成为问题的关键。
8×8的整数反变换矩阵满足双尺度对称性(Dyadic symmetry),因此整数反变换的8×8矩阵可分解为两个4×4矩阵单元,其中一个矩阵单元的矩阵元素全部来自8×8矩阵的奇数行,称为奇单元,另一个矩阵单元的矩阵元素全部来自8×8矩阵的偶数行,称为偶单元。偶单元仍满足双尺度对称性,可以再次分解成两个更小、更简单的2×2矩阵单元,这有助于降低加法器数量。但是奇单元不再满足双尺度对称性,无法按照与偶单元一致的方式进行再分解。
由于奇单元和偶单元之间的差异,具体实现的硬件电路不能相互复用,处理逻辑的复用程度较低,芯片成本较高。
发明内容
为解决上述技术问题,本发明的实施方式提供了一种整数反变换方法,提高了8×8整数反变换矩阵处理逻辑的复用程度,它包括以下步骤:
将8×8整数反变换矩阵分解为4×4的奇单元和偶单元的组合,其中反变换矩阵和偶单元均满足双尺度对称性;
将奇单元进一步分解成第一矩阵与第二矩阵之和,该分解满足以下条件:
第一矩阵满足双尺度对称性,并且,完全由加法和移位实现第二矩阵的计算时所需加法次数最少;
分别计算第一矩阵、第二矩阵、偶单元与对应的输入数据的乘积,将第一矩阵和第二矩阵的计算结果相加后与偶单元的计算结果进行组合,得到反变换结果。
本发明的实施方式还提供了一种整数反变换装置,包括:
偶单元处理模块,用于计算偶单元与对应的输入数据的乘积;
第一矩阵处理模块,用于计算第一矩阵与对应的输入数据的乘积;
第二矩阵处理模块,用于计算第二矩阵与对应的输入数据的乘积;
矩阵加法模块,用于将第一矩阵处理模块与第二矩阵处理模块的计算结果相加;
组合模块,用于将矩阵加法模块的计算结果与偶单元处理模块的处理结果进行组合,输出反变换结果;
其中,第一矩阵与第二矩阵之和为奇单元,奇单元分解成第一矩阵与第二矩阵之和时,该分解满足以下条件:
第一矩阵满足双尺度对称性,并且,完全由加法和移位实现第二矩阵的计算时所需加法次数最少;
奇单元和偶单元是4×4的矩阵,奇单元和偶单元的组合构成8×8整数反变换矩阵,该反变换矩阵和偶单元均满足双尺度对称性。
本发明实施方式与现有技术相比,主要区别及其效果在于:
对奇单元进一步分解成两个矩阵,其中一个满足双尺度对称性,可以与偶单元一样再次分解为两个2×2矩阵之组合,以高效的方式进行计算,而另一个矩阵容易以较少的加法次数完成计算,从而提高了8×8整数反变换矩阵处理逻辑的复用程度,加快了运算速度,减小了硬件面积,降低了芯片成本。使用本方案计算8×8整数反变换矩阵的处理逻辑可以兼容4×8、8×4以及4×4的整数反变换矩阵的计算,从而在整体上提升了处理逻辑的复用程度,降低了处理芯片的面积和成本。
本发明还对VC-1和AVS的8×8整数反变换提出了优化的矩阵参数,可以在VC-1和AVS的8×8整数反变换处理上得到最优的结果。
附图说明
图1是本发明第一实施方式中矩阵分解流程示意图;
图2是本发明第一实施方式中反变换流程示意图;
图3是本发明第一实施方式中8点整数反变换结构原理图;
图4是本发明第一实施方式中VC-1反变换结构原理图;
图5是本发明第一实施方式中AVS点整数反变换结构原理图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种整数反变换方法。该方法包括两个流程,一个是将8×8整数反变换矩阵分解成小矩阵的矩阵分解流程,另一个是利用分解得到的小矩阵结合输入数据进行反变换计算的反变换流程。
矩阵分解流程是预先执行的,只执行一次。执行后得到8×8整数反变换矩阵的具体分解方式,包括各个小矩阵的具体矩阵系数。
反变换流程是反复执行的,根据矩阵分解流程所得的结果,结合依次输入的数据反复地运算,输出反变换结果。
下面逐一说明这两个流程。
矩阵分解流程如图1所示。
在步骤101中,将8×8整数反变换矩阵分解为4×4的奇单元和偶单元的组合,其中反变换矩阵和偶单元均满足双尺度对称性。
8×8整数反变换的形式如下:
Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 = a b c d a e f g a d f - g - a - b - c - e a e - f - b - a g c d a g - c - e a d - f - b a - g - c e a - d - f b a - e - f b - a - g c - d a - d f g - a b - c e a - b c - d a - e f - g X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7
上式中的矩阵即8点的整数反变换矩阵C8,C8可以统一表示为下列形式:
C 8 = a b c d a e f g a d f - g - a - b - c - e a e - f - b - a g c d a g - c - e a d - f - b a - g - c e a - d - f b a - e - f b - a - g c - d a - d f g - a b - c e a - b c - d a - e f - g
C8满足双尺度对称性(Dyadic symmetry),即满足下式:
CN(j,2i)=CN(N-1-j,2i)              公式1
CN(j,2i+1)=-CN(N-1-j,2i+1)’
其中CN(j,i)表示CN第(j,i)个元素,N是矩阵的点数。
因此C8按回归算法(Recursive algorithm)可以进一步分解为下式:
Y 0 Y 1 Y 2 Y 3 = a c a f a f - a - c a - f - a c a - c a - f X 0 X 2 X 4 X 6 + b d e g d - g - b - e e - b g d g - e d - b X 1 X 3 X 5 X 7
Y 7 Y 6 Y 5 Y 4 = a c a f a f - a - c a - f - a c a - c a - f X 0 X 2 X 4 X 6 - b d e g d - g - b - e e - b g d g - e d - b X 1 X 3 X 5 X 7
其中,
偶单元矩阵乘法为 q 0 q 1 q 2 q 3 = a c a f a f - a - c a - f - a c a - c a - f X 0 X 2 X 4 X 6 , 令偶单元Ce C e = a c a f a f - a - c a - f - a c a - c a - f ,
奇单元矩阵乘法为 p 0 p 1 p 2 p 3 = b d e g d - g - b - e e - b g d g - e d - b X 1 X 3 X 5 X 7 , 令奇单元Co C o = b d e g d - g - b - e e - b g d g - e d - b .
可以看出,偶单元也满足公式1,也具有双尺度对称性,可以再次分解以简化运算。但奇单元仅仅满足b*d=b*e+d*g+e*g,却不满足双尺度对称特性,所以不能再进行类似于偶单元的再分解与复用。
此后进入步骤102,为了简化奇单元的运算,将奇单元进一步分解成第一矩阵与第二矩阵之和,该分解满足以下条件:
第一矩阵满足双尺度对称性,并且,完全由加法和移位实现第二矩阵的计算时所需加法次数最少。
算式表达如下:
p 0 p 1 p 2 p 3 = a ′ e ′ b ′ f ′ c ′ g ′ d ′ h ′ A * c ′ - B * g ′ A * d ′ - B * h ′ A * a ′ - B * e ′ A * b ′ - B * f ′ X 1 X 3 X 5 X 7 + Y 00 Y 01 Y 02 Y 03 Y 10 Y 11 Y 12 Y 13 Y 20 Y 21 Y 22 Y 23 Y 30 Y 31 Y 32 Y 33 X 1 X 3 X 5 X 7
其中, a ′ e ′ b ′ f ′ c ′ g ′ d ′ h ′ A * c ′ - B * g ′ A * d ′ - B * h ′ A * a ′ - B * e ′ A * b ′ - B * f ′ 为第一矩阵, Y 00 Y 01 Y 02 Y 03 Y 10 Y 11 Y 12 Y 13 Y 20 Y 21 Y 22 Y 23 Y 30 Y 31 Y 32 Y 33 为第二矩阵。
可见,第一矩阵满足双尺度对称性:
CN(j,2i)=A*CN(N-1-j,2i)            公式2
CN(j,2i+1)=-B*CN(N-1-j,2i+1)
公式1和公式2都是双尺度对称性的表达公式,公式1是公式2的一种特例(A=1、B=1)。
第二矩阵应当用最少的加法构成,也就是说尽量使得它的Yi0Yi2以及Yi1Yi3(其中i∈[0,3])系数组合比较容易用最少的硬件实现,同时时序最优。
将奇单元进一步分解成第一矩阵与第二矩阵之和时,使第一矩阵满足双尺度对称性的方案可能有多种,在这些方案中选择完全由加法和移位实现第二矩阵的计算时所需加法次数最少的方案,如果这样的方案还是有多种,任选一种即可。在奇单元的矩阵系数确定时,可以用穷举法算出各种可能的方案,也可以使用更为优化的算法,穷举法等算法为现有技术,这里不进行详细描述了。
此后进入步骤103,分别将偶单元和第一矩阵进一步分解为两个2×2的矩阵的组合。
因为偶单元满足公式1,所以偶单元可以进一步分解为下式:
q 0 q 1 = a a a - a X 0 X 4 + c f f - c X 2 X 6               公式3
q 3 q 2 = a a a - a X 0 X 4 - c f f - c X 2 X 6               公式4
因为第一矩阵满足公式2,所以第一矩阵可以进一步分解为下式:
p 0 ′ p 1 ′ = a ′ b ′ c ′ d ′ X 1 X 5 + e ′ f ′ g ′ h ′ X 3 X 7                             公式5
Figure G2008102035809D00082
     公式6
本实施方式中,通过将奇单元进一步分解成两个矩阵,其中一个满足双尺度对称性,可以再次分解为两个2×2矩阵之组合,以高效的方式进行计算,而另一个矩阵容易以较少的加法次数完成计算,从而提高了8×8整数反变换矩阵的计算效率,简化了处理逻辑的复杂度。使用本方案计算8×8整数反变换矩阵的处理逻辑可以兼容4×8、8×4以及4×4的整数反变换矩阵的计算,从而在整体上提升了处理逻辑的复用程度,降低了处理芯片的复杂度和成本。
反变换流程如图2所示。
在步骤201中,分别计算第一矩阵、第二矩阵、偶单元与对应输入数据的乘积。第一矩阵和偶单元与对应输入数据的乘积可以利用步骤103的分解成果进行计算,即偶单元按公式3、4计算,奇单元按公式5、6计算。第二矩阵与对应输入数据的乘积则完全由移位和加法实现。
此后进入步骤202,将第一矩阵和第二矩阵的计算结果相加。
此后进入步骤203,将相加的结果与偶单元的计算结果进行组合,得到反变换结果。
为了帮助对本发明原理的理解,图3示出了8点整数反变换的结构原理图。
下面再结合VC-1和AVS两个具体的例子对本发明的实施方式进行说明。
先说明VC-1反变换的例子。VC-1反变换的结构原理如图4所示。
VC-1的C8反变换矩阵为:
c 8 = 12 16 16 15 12 9 6 4 12 15 6 - 4 - 12 - 16 - 16 - 9 12 9 - 6 - 16 - 12 4 16 15 12 4 - 16 - 9 12 15 - 6 - 16 12 - 4 - 16 9 12 - 15 - 6 16 12 - 9 - 6 - 16 - 12 - 4 16 - 15 12 - 15 6 4 - 12 16 - 16 9 12 - 16 16 - 15 12 - 9 6 - 4
C8分解为奇单元和偶单元的组合:
偶单元是 C e = 12 16 12 - 6 12 6 - 12 - 16 12 - 6 - 12 16 12 - 16 12 - 6
奇单元是 C o = 16 15 9 4 15 - 4 - 16 - 9 9 - 16 4 15 4 - 9 15 - 16
将奇单元进一步分解为第一矩阵和第二矩阵:
第一矩阵是 16 - 2 - 8 4 16 4 16 - 8 4 - 16 4 32 4 8 - 2 - 16
第二矩阵是 0 17 17 0 - 1 - 8 - 32 - 1 5 0 0 - 17 0 - 17 17 0 .
偶单元满足公式1所描述的双尺度对称性,按公式3和4可以再次分解为 12 12 12 - 12 16 6 6 - 16 两个矩阵的组合。
第一矩阵满足公式2所描述的双尺度对称性,可以再次分解为:
p 0 ′ p 1 ′ = 16 - 8 16 16 X 1 X 5 + - 2 4 4 - 8 X 3 X 7
p 3 ′ p 2 ′ = 1 4 16 - 8 16 16 X 1 X 5 - 4 - 2 4 4 - 8 X 3 X 7
第二矩阵全是由移位和加法实现,且每个 X 1 X 5 或者 X 3 X 7 对应的系数组合,如 X 1 X 5 对应 0 17 - 1 - 32 5 0 0 17 X 3 X 7 对应 17 0 - 8 - 1 0 - 17 - 17 0 都只需要一次加法就可以完成;所以整个奇单元可以在三拍内完成一次计算,与偶单元的时序一致。
下面说明AVS反变换的例子。AVS反变换的结构原理如图5所示。
AVS的C8反变换矩阵为:
c 8 = 8 10 10 9 8 6 4 2 8 9 4 - 2 - 8 - 10 - 10 - 6 8 6 - 4 - 10 - 8 2 10 9 8 2 - 10 - 6 8 9 - 4 - 10 8 - 2 - 10 6 8 - 9 - 4 10 8 - 6 - 4 10 - 8 - 2 10 - 9 8 - 9 4 2 - 8 10 - 10 6 8 - 10 10 - 9 8 - 6 4 - 2
C8分解为奇单元和偶单元的组合:
偶单元是 C e = 8 10 8 4 8 4 - 8 - 10 8 - 4 - 8 10 8 - 10 8 - 4
奇单元是 C o = 10 9 6 2 9 - 2 - 10 - 6 6 - 10 2 9 2 - 6 9 - 10
将奇单元进一步分解为第一矩阵和第二矩阵:
第一矩阵是 2 4 4 2 8 2 - 2 - 8 8 - 2 - 2 8 2 - 4 4 - 2
第二矩阵是 8 5 2 0 1 - 4 - 8 2 - 2 - 8 4 1 0 - 2 5 - 8 .
偶单元满足公式1所描述的双尺度对称性,按公式3和4可以再次分解为 8 8 8 - 8 10 4 4 - 10 两个矩阵的组合。
第一矩阵满足公式2所描述的双尺度对称性,可以再次分解为:
p 0 ′ p 1 ′ = 2 4 8 - 2 X 1 X 5 + 4 2 2 - 8 X 3 X 7
p 3 ′ p 2 ′ = 2 4 8 - 2 X 1 X 5 - 4 2 2 - 8 X 3 X 7
第二矩阵全是由移位和加法实现,且每个 X 1 X 5 或者 X 3 X 7 构成的组合,如 X 1 X 5 对应 8 2 1 - 8 - 2 4 0 5 X 3 X 7 对应 5 0 - 4 2 - 8 1 - 2 - 8 只需要一次加法就可以完成,所以整个奇单元可以在三拍内完成一次计算,与偶单元的时序就能保持一致。
对应于上述两个例子,一种具体的8×8二维反变换实现步骤如下:
(a)对输入数据X进行列重排,依次输入[X1 X0]、[X5 X4]、[X7 X6]、[X3 X2]。
(b)通过2个2×2矩阵(偶单元再分解的结果)计算偶单元对应的结果;由于矩阵系数的构建需要1次加法,每个[X0 X4]或[X2 X6]组合内部还需要一次加法,再将[X0 X4][X2 X6]求和,所以偶单元的每个完整结果需要3次加法;
(c)计算奇单元分解结果的第一矩阵,可以用和偶单元相同的方式处理;值得注意的是由于此矩阵系数全部为2的整数次幂,只需要移位就可构建出矩阵系数,每个[X1 X5]或[X3 X7]组合内部内只需一次加法,所以只需要2次加法;
(d)计算奇单元分解结果的第二矩阵;由于此矩阵每个系数要么为2的整数次幂要么其系数组合只有一个有效,[X1 X5]或[X3 X7]全可以由加法和移位组成,故也只需2次加法
(e)由于上两步都仅仅需要2次加法,所以完整的奇单元结果计算只需3次加法;
(f)将奇单元和偶单元结果相加减,四次加法可以完成整个C8的计算。
奇单元分解出的第一矩阵和偶单元非常相似,所以忽略奇单元分解出的的第二矩阵(使用选通器实现)就可以完全实现偶单元的功能,因此可以同时进行2个偶单元的反变换。例如,对于4×8反变换的实现方法,在列变换之后的行变换就可以同时进行两个4×4的反变换。8×4反变换的实现方法是列变换能同时进行2个4×4的反变换。4×4和2×2的情况类似,不在累述。
综合上述情况,所有不同大小的整数反变换矩阵,除8×8之外的其他反变换都完全可以由2×2的矩阵叠加完成,而8×8矩阵也可以在一定条件下转换为数个2×2矩阵组和另外一个4×4矩阵(奇单元第二部分)的叠加。
本发明的方法实施方式可以以软件、硬件、固件等等方式实现。不管本发明是以软件、硬件、还是固件方式实现,指令代码都可以存储在任何类型的计算机可访问的存储器中(例如永久的或者可修改的,易失性的或者非易失性的,固态的或者非固态的,固定的或者可是换的介质等等)。同样,存储器可以例如是可编程阵列逻辑(Programmable Array Logic,简称“PAL”)、随机存取存储器(Random Access Memory,简称“RAM”)、可编程只读存储器(Programmable Read Only Memory,简称“PROM”)、只读存储器(Read-Only Memory,简称“ROM”)、电可擦除可编程只读存储器(Electrically Erasable Programmable ROM,简称“EEPROM”)、磁盘、光盘、数字通用光盘(Digital Versatile Disc,简称“DVD”)等等。
本发明第二实施方式涉及一种整数反变换装置,该装置包括:
偶单元处理模块,用于计算偶单元与对应的输入数据的乘积。
第一矩阵处理模块,用于计算第一矩阵与对应的输入数据的乘积。
第二矩阵处理模块,用于计算第二矩阵与对应的输入数据的乘积。
矩阵加法模块,用于将第一矩阵处理模块与第二矩阵处理模块的计算结果相加。
组合模块,用于将矩阵加法模块的计算结果与偶单元处理模块的处理结果进行组合,输出反变换结果。
其中,第一矩阵与第二矩阵之和为奇单元,奇单元分解成第一矩阵与第二矩阵之和时,该分解满足以下条件:
第一矩阵满足双尺度对称性,并且,完全由加法和移位实现第二矩阵的计算时所需加法次数最少。
奇单元和偶单元是4×4的矩阵,奇单元和偶单元的组合构成8×8整数反变换矩阵,该反变换矩阵和偶单元均满足双尺度对称性。
偶单元处理模块通过将偶单元分解成两个2×2矩阵的组合来计算偶单元与对应的输入数据的乘积。
第一矩阵处理模块通过将第一矩阵分解成两个2×2矩阵的组合来计算第一矩阵与对应的输入数据的乘积。
以VC-1反变换为例。VC-1的反变换矩阵C8为:
c 8 = 12 16 16 15 12 9 6 4 12 15 6 - 4 - 12 - 16 - 16 - 9 12 9 - 6 - 16 - 12 4 16 15 12 4 - 16 - 9 12 15 - 6 - 16 12 - 4 - 16 9 12 - 15 - 6 16 12 - 9 - 6 - 16 - 12 - 4 16 - 15 12 - 15 6 4 - 12 16 - 16 9 12 - 16 16 - 15 12 - 9 6 - 4
C8由奇单元和偶单元组合而成:
偶单元是 C e = 12 16 12 - 6 12 6 - 12 - 16 12 - 6 - 12 16 12 - 16 12 - 6
奇单元是 C o = 16 15 9 4 15 - 4 - 16 - 9 9 - 16 4 15 4 - 9 15 - 16
将奇单元进一步分解为第一矩阵和第二矩阵:
第一矩阵是 16 - 2 - 8 4 16 4 16 - 8 4 - 16 4 32 4 8 - 2 - 16
第二矩阵是 0 17 17 0 - 1 - 8 - 32 - 1 5 0 0 - 17 0 - 17 17 0 .
偶单元满足公式1所描述的双尺度对称性,按公式3和4可以再次分解为 12 12 12 - 12 16 6 6 - 16 两个矩阵的组合。
第一矩阵满足公式2所描述的双尺度对称性,可以再次分解为:
p 0 ′ p 1 ′ = 16 - 8 16 16 X 1 X 5 + - 2 4 4 - 8 X 3 X 7
p 3 ′ p 2 ′ = 1 4 16 - 8 16 16 X 1 X 5 - 4 - 2 4 4 - 8 X 3 X 7
再以AVS反变换为例。AVS的反变换矩阵C8为:
c 8 = 8 10 10 9 8 6 4 2 8 9 4 - 2 - 8 - 10 - 10 - 6 8 6 - 4 - 10 - 8 2 10 9 8 2 - 10 - 6 8 9 - 4 - 10 8 - 2 - 10 6 8 - 9 - 4 10 8 - 6 - 4 10 - 8 - 2 10 - 9 8 - 9 4 2 - 8 10 - 10 6 8 - 10 10 - 9 8 - 6 4 - 2
C8分解为奇单元和偶单元的组合:
偶单元是 C e = 8 10 8 4 8 4 - 8 - 10 8 - 4 - 8 10 8 - 10 8 - 4
奇单元是 C o = 10 9 6 2 9 - 2 - 10 - 6 6 - 10 2 9 2 - 6 9 - 10
将奇单元进一步分解为第一矩阵和第二矩阵:
第一矩阵是 2 4 4 2 8 2 - 2 - 8 8 - 2 - 2 8 2 - 4 4 - 2
第二矩阵是 8 5 2 0 1 - 4 - 8 2 - 2 - 8 4 1 0 - 2 5 - 8 .
偶单元满足公式1所描述的双尺度对称性,按公式3和4可以再次分解为 8 8 8 - 8 10 4 4 - 10 两个矩阵的组合。
第一矩阵满足公式2所描述的双尺度对称性,可以再次分解为:
p 0 ′ p 1 ′ = 2 4 8 - 2 X 1 X 5 + 4 2 2 - 8 X 3 X 7
p 3 ′ p 2 ′ = 2 4 8 - 2 X 1 X 5 - 4 2 2 - 8 X 3 X 7
第一实施方式是与本实施方式相对应的方法实施方式,本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第一实施方式中。
需要说明的是,本发明装置实施方式中提到的各模块都是逻辑模块,在物理上,一个逻辑模块可以是一个物理模块,也可以是一个物理模块的一部分,还可以以多个物理模块的组合实现,这些逻辑模块本身的物理实现方式并不是最重要的,这些逻辑模块所实现的功能的组合是才解决本发明所提出的技术问题的关键。此外,为了突出本发明的创新部分,本发明上述装置实施方式并没有将与解决本发明所提出的技术问题关系不太密切的模块引入,这并不表明上述设备实施方式并不存在其它的模块。
本发明的技术方案适用于VC-1和AVS的8×8反变换矩阵,其处理逻辑也可以兼容4×8、8×4、4×4、2×2等其它形式反变换矩阵的处理。
以VC-1的4×8矩阵模式为例。
第一个4×8的左乘矩阵可以使用原8×8变换的偶单元部分:
Y 00 Y 01 Y 02 Y 03 Y 04 Y 05 Y 06 Y 07 Y 10 Y 11 Y 12 Y 13 Y 14 Y 15 Y 16 Y 17 Y 20 Y 21 Y 22 Y 23 Y 24 Y 25 Y 26 Y 27 Y 30 Y 31 Y 32 Y 33 Y 34 Y 35 Y 36 Y 37 = a c a f a f - a - c a - f - a c a - c a - f X 00 X 01 X 02 X 03 X 04 X 05 X 06 X 07 X 10 X 11 X 12 X 13 X 14 X 15 X 16 X 17 X 20 X 21 X 22 X 23 X 24 X 25 X 26 X 27 X 30 X 31 X 32 X 33 X 34 X 35 X 36 X 37
第二个4×8的左乘矩阵可以使用原8×8变换的奇单元分解得到的第一矩阵部分:
Y 00 ′ Y 01 ′ Y 02 ′ Y 03 ′ Y 04 ′ Y 05 ′ Y 06 ′ Y 07 ′ Y 10 ′ Y 11 ′ Y 12 ′ Y 13 ′ Y 14 ′ Y 15 ′ Y 16 ′ Y 17 ′ Y 20 ′ Y 21 ′ Y 22 ′ Y 23 ′ Y 24 ′ Y 25 ′ Y 26 ′ Y 27 ′ Y 30 ′ Y 31 ′ Y 32 ′ Y 33 ′ Y 34 ′ Y 35 ′ Y 36 ′ Y 37 ′ = a c a f a f - a - c a - f - a c a - c a - f X 00 ′ X 01 ′ X 02 ′ X 03 ′ X 04 ′ X 05 ′ X 06 ′ X 07 ′ X 10 ′ X 11 ′ X 12 ′ X 13 ′ X 14 ′ X 15 ′ X 16 ′ X 17 ′ X 20 ′ X 21 ′ X 22 ′ X 23 ′ X 24 ′ X 25 ′ X 26 ′ X 27 ′ X 30 ′ X 31 ′ X 32 ′ X 33 ′ X 34 ′ X 35 ′ X 36 ′ X 37 ′
这样可以在只有一套奇单元和偶单元的条件下(节省了硬件面积),同时处理两个4×8待变换矩阵,将结果输出拼接成“一个”8×8矩阵。
对于两个8×4待变换矩阵的右乘,其原理与4×8的左乘矩阵类似。
对于4×4的反变换矩阵 C 4 = a c a f a f - a - c a - f - a c a - c a - f , 可见C4满足公式1,也具有双尺度对称性,其处理逻辑可以复用偶单元或第一矩阵的处理逻辑。
因为偶单元与第一矩阵是通过2个2×2矩阵的组合来完成的,这些2×2矩阵的处理逻辑也可以用于其它2×2矩阵的处理。
虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。

Claims (6)

1.一种视频编解码大规模集成电路中的整数反变换装置,其特征在于,能够提高8×8整数反变换矩阵处理的复用程度,该装置具体包括:
偶单元处理模块,用于计算偶单元与对应的输入数据的乘积;
第一矩阵处理模块,用于计算第一矩阵与对应的输入数据的乘积;
第二矩阵处理模块,用于计算第二矩阵与对应的输入数据的乘积;
矩阵加法模块,用于将所述第一矩阵处理模块与第二矩阵处理模块的计算结果相加;
组合模块,用于将所述矩阵加法模块的计算结果与所述偶单元处理模块的处理结果进行组合,输出反变换结果;
其中,所述第一矩阵与第二矩阵之和为奇单元,奇单元分解成第一矩阵与第二矩阵之和时,该分解满足以下条件:
所述第一矩阵满足双尺度对称性,并且,完全由加法和移位实现所述第二矩阵的计算时所需加法次数最少;
所述奇单元和偶单元是4×4的矩阵,所述奇单元和偶单元的组合构成8×8整数反变换矩阵,该反变换矩阵和所述偶单元均满足双尺度对称性。
2.根据权利要求1所述的视频编解码大规模集成电路中的整数反变换装置,其特征在于,所述偶单元处理模块通过将所述偶单元分解成两个2×2矩阵的组合来计算所述偶单元与对应的输入数据的乘积;
所述第一矩阵处理模块通过将所述第一矩阵分解成两个2×2矩阵的组合来计算所述第一矩阵与对应的输入数据的乘积。
3.根据权利要求2所述的视频编解码大规模集成电路中的整数反变换装置,其特征在于, 
所述8×8整数反变换矩阵是VC-1视频编码标准的C8反变换矩阵:
Figure DEST_PATH_RE-FSB00000640689600011
所述偶单元是
Figure DEST_PATH_RE-FSB00000640689600012
所述第一矩阵是
所述第二矩阵是
4.根据权利要求3所述的视频编解码大规模集成电路中的整数反变换装置,其特征在于,
所述偶单元处理模块通过将偶单元进一步分解成
Figure RE-RE-FSB00000640689600015
的组合进行计算;
所述第一矩阵处理模块通过将第一矩阵进一步分解成
Figure RE-RE-FSB00000640689600017
和 
Figure RE-RE-FSB00000640689600018
的组合进行计算。
5.根据权利要求2所述的视频编解码大规模集成电路中的整数反变换装置,其特征在于,
所述8×8整数反变换矩阵是数字音视频编解码标准的C8反变换矩阵:
Figure FSB00000602428600031
所述偶单元是
Figure FSB00000602428600032
所述第一矩阵是
Figure FSB00000602428600033
所述第二矩阵是
Figure FSB00000602428600034
6.根据权利要求5所述的视频编解码大规模集成电路中的整数反变换装置,其特征在于,
所述偶单元处理模块通过将偶单元进一步分解成
Figure FSB00000602428600035
Figure FSB00000602428600036
的组合进行计算;
所述第一矩阵处理模块通过将第一矩阵进一步分解成
Figure FSB00000602428600037
的组合进行计算。 
CN 200810203580 2008-11-28 2008-11-28 整数反变换方法及其装置 Active CN101754009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810203580 CN101754009B (zh) 2008-11-28 2008-11-28 整数反变换方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810203580 CN101754009B (zh) 2008-11-28 2008-11-28 整数反变换方法及其装置

Publications (2)

Publication Number Publication Date
CN101754009A CN101754009A (zh) 2010-06-23
CN101754009B true CN101754009B (zh) 2012-01-11

Family

ID=42480283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810203580 Active CN101754009B (zh) 2008-11-28 2008-11-28 整数反变换方法及其装置

Country Status (1)

Country Link
CN (1) CN101754009B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568005A (zh) * 2003-06-27 2005-01-19 中国科学院计算技术研究所 一种用于编码处理的8输入/输出的整数变换/反变换方法
CN101184234A (zh) * 2007-10-24 2008-05-21 上海广电(集团)有限公司中央研究院 基于avs的整数变换量化和整数反变换反量化方法
CN101282476A (zh) * 2007-07-29 2008-10-08 浙江大学 应用于视频和图像处理的变换方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568005A (zh) * 2003-06-27 2005-01-19 中国科学院计算技术研究所 一种用于编码处理的8输入/输出的整数变换/反变换方法
CN101282476A (zh) * 2007-07-29 2008-10-08 浙江大学 应用于视频和图像处理的变换方法
CN101184234A (zh) * 2007-10-24 2008-05-21 上海广电(集团)有限公司中央研究院 基于avs的整数变换量化和整数反变换反量化方法

Also Published As

Publication number Publication date
CN101754009A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
Shams et al. NEDA: A low-power high-performance DCT architecture
Yarlagadda et al. Hadamard matrix analysis and synthesis: with applications to communications and signal/image processing
US6178269B1 (en) Architecture for computing a two-dimensional discrete wavelet transform
US20090031089A1 (en) Transpose Memory And Method Thereof
US20080155002A1 (en) Combined fast fourier transforms and matrix operations
JPH08235159A (ja) 逆コサイン変換装置
CN106254883B (zh) 一种视频解码中的反变换方法和装置
CN107645287B (zh) 一种6并行快速fir滤波器
JP3716695B2 (ja) 高速アダマール変換器
US5636152A (en) Two-dimensional inverse discrete cosine transform processor
US9378186B2 (en) Data processing apparatus and method for performing a transform between spatial and frequency domains when processing video data
AU9030298A (en) Variable block size 2-dimensional inverse discrete cosine transform engine
CN114007079A (zh) 变换电路、方法、装置和编码器
CN101605259A (zh) 对多媒体数据进行变换编、解码的装置及方法
CN101754009B (zh) 整数反变换方法及其装置
CN101562744B (zh) 二维反变换装置
CN108184127B (zh) 一种可配置的多尺寸dct变换硬件复用架构
WO2020060832A1 (en) Fast implementation of odd one dimensional transforms
US20030133507A1 (en) Adaptive inverse transformation device
US20100179975A1 (en) Method for decomposing barrel shifter, decomposed circuit and control method thereof
Bodor et al. Error-free interconversion of nonlocal boxes
KR100306745B1 (ko) 알에이씨를사용하는하프밴드서브밴드디씨티/아이디씨티회로및그방법
Hsia et al. VLSI implementation of parallel coefficient-by-coefficient two-dimensional IDCT processor
US7688711B2 (en) Method and apparatus for transforming a digital audio signal and for inversely transforming a transformed digital audio signal
Hegde et al. An efficient hybrid integer coefficient-DCT architecture using quantization module for HEVC standard

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180419

Address after: The 300456 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xinji Lease (Tianjin) Co.,Ltd.

Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20100623

Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Assignor: Xinji Lease (Tianjin) Co.,Ltd.

Contract record no.: 2018990000196

Denomination of invention: Integral inverse transform method and the device thereof

Granted publication date: 20120111

License type: Exclusive License

Record date: 20180801

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221021

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 300456 1-1-1802-7, north area of financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Bonded Port Area)

Patentee before: Xinji Lease (Tianjin) Co.,Ltd.