CN101751483A - 可自动执行差动信号走线对的布局规则检验的布局方法 - Google Patents
可自动执行差动信号走线对的布局规则检验的布局方法 Download PDFInfo
- Publication number
- CN101751483A CN101751483A CN200810183961A CN200810183961A CN101751483A CN 101751483 A CN101751483 A CN 101751483A CN 200810183961 A CN200810183961 A CN 200810183961A CN 200810183961 A CN200810183961 A CN 200810183961A CN 101751483 A CN101751483 A CN 101751483A
- Authority
- CN
- China
- Prior art keywords
- cabling
- line
- centre coordinate
- signal lead
- spacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种可自动执行差动信号走线对的布局规则检验的布局方法。此方法包括有下列步骤：a，从一走线数据中取得一差动信号走线对中的每一信号走线的名称及走线中心坐标。b，依据上述信号走线的名称而从一网络型式数据中取得上述每一信号走线的线宽数据及线距数据。c，依据所取得的走线中心坐标及线宽数据来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方。d，依据所取得的走线中心坐标来计算上述信号走线的长度，据以判断差动信号走线对中的信号走线的长度差是否在容许的误差范围内。e，依照上述走线中心坐标来判断在差动信号走线对中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生。
Description
技术领域
本发明涉及一种布局领域的技术，特别涉及一种布局方法。
背景技术
在印刷电路板(Printed Circuit Board，PCB)的制作上，于多层板的布局(layout)作业中，经常会将走线(trace)透过贯孔(via)来游走于不同层别中，以便连接分置于电路板二表面的组件，或是将电路板表面的组件连接至电路板内层的电源铺铜区。图1即为透过贯孔来走线的示意图。如图1所示，这个电路板共分有八个可供走线的层别，分别以L1～L8来标示，而走线102是透过贯孔(如标示104所示)来连接组件106及108。
在某些特殊的电路设计中，会使用到差动信号走线对(differential traces)来进行布局。差动信号走线对在印刷电路板(printed circuit board，PCB)内是一种很特殊的信号，并且为两条相同属性的信号。而差动信号走线对除了长度需等长之外，亦需完全相邻的将信号走在一起，连转弯皆需相同，并且差动信号走线对在走线时，更要注意不可分跨于不用的电源(power)中。图2即为差动信号走线对的布局示意图。如图2所示，这个差动信号走线对是由第一信号走线202及第二信号走线204所组成。为达到差动信号传输所具有的高度抗噪声优点，因此在布局的时候，便会对第一信号走线202及第二信号走线204的布局方式有很严格的要求。除了第一信号走线202与第二信号走线204必须以互相平行的方式走线的外，二条信号走线的间也必须维持着预定的最小线距，甚至连信号走线的转折处的角度也都有规定。此外，还有一种情况必须注意，就是假如差动信号走线对是在电路板的内层中走线，且于欲走线层别的上、下二个相邻层别中，各具有一个电源铺铜区而将要把差动信号走线对中部分的并行线段上下包夹，而这二个电源铺铜区还是用来提供不同的电压大小(即供应不同电源类别)，这样将会影响到差动信号的稳定性，因此上述被包夹到的并行线段就必须避开这个区域来走线。
就目前而言，上述这些差动信号走线对的布局规则都只能依靠布局工程师(layout engineer)以人工的方式来进行确认，并没有其它的确认方式可供使用，这样便容易有人为的疏忽，导致设计好的印刷电路板品质不佳。此外，这样的作法也使得布局工程师的工作效率不佳。
发明内容
本发明的目的是提供一种可自动执行差动信号走线对的布局规则检验的布局方法，以解决习用的布局方式因以人工方式确认差动信号走线对的布局规则而容易有人为的疏忽，导致设计好的印刷电路板发生品质不佳的情形，同时避免因人为操作而降低布局工程师的工作效率。
本发明提供了一种可自动执行差动信号走线对的布局规则检验的布局方法。此方法包括有下列步骤：a.读取一走线数据，以从中取得一差动信号走线对中的每一信号走线的名称及走线中心坐标。b.读取一网络型式数据，并依据上述信号走线的名称而从网络型式数据中取得上述每一信号走线的线宽数据及线距数据。c.依据所取得的走线中心坐标及线宽数据来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方，以决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作。d.依据所取得的走线中心坐标来计算上述信号走线的长度，据以判断差动信号走线对中的信号走线的长度差是否在容许的误差范围内，以决定是否执行记录所取得的走线中心坐标的操作。e.依照上述走线中心坐标来判断在差动信号走线对中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生，以决定是否执行记录被二个用以供应不同电源类别的电源铺铜区上下包夹的并行线段的走线中心坐标的操作。
依照本发明一实施例所述的布局方法，上述的步骤c更包括有下列子步骤：首先，依据上述信号走线的走线中心坐标、线宽数据及相对位置来取得这二条信号走线彼此所有最接近点的坐标。接着，依据所取得的所有最接近点的坐标来计算上述信号走线的间距。然后，依据计算得出的间距来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方。接下来，依据判断结果决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作。
依照本发明一实施例所述的布局方法，上述的步骤d更包括有下列子步骤：首先，依据所取得的走线中心坐标来计算上述每一信号走线中的各线段的长度，并分别加总上述各信号走线中的所有线段的长度，以分别获得这二个信号走线的长度。接着，判断上述信号走线的长度差是否在容许的误差范围内。然后，依据判断结果决定是否执行记录所取得的走线中心坐标的操作。
依照本发明一实施例所述的布局方法，上述的步骤e更包括有下列子步骤：首先，依据差动信号走线对的走线层别取得其上、下二个相邻层别中的每一电源铺铜区的铺铜范围。接着，依据上述走线中心坐标来取得铺铜范围涵盖到差动信号走线对中至少一对并行线段的电源铺铜区。然后，判断在所有被涵盖到的并行线段中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生。接下来，依据判断结果决定是否执行记录被二个用以供应不同电源类别的电源铺铜区包夹的并行线段的走线中心坐标的操作。
本发明乃是设计一种可自动执行差动信号走线对的布局规则检验的布局方法。此方法包括有下列步骤：a.读取一走线数据，以从中取得一差动信号走线对中的每一信号走线的名称及走线中心坐标。b.读取一网络型式数据，并依据上述信号走线的名称而从网络型式数据中取得上述每一信号走线的线宽数据及线距数据。c.依据所取得的走线中心坐标及线宽数据来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方，以决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作。d.依据所取得的走线中心坐标来计算上述信号走线的长度，据以判断差动信号走线对中的信号走线的长度差是否在容许的误差范围内，以决定是否执行记录所取得的走线中心坐标的操作。e.依照上述走线中心坐标来判断在差动信号走线对中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生，以决定是否执行记录被二个用以供应不同电源类别的电源铺铜区上下包夹的并行线段的走线中心坐标的操作。据此，只要以本发明的布局方法为基础来撰写程序，并将此程序运用在原有的布局软件中，那么布局软件就能够自动地执行差动信号走线对的布局规则检验。如此一来，就不必担心因人为的疏忽而导致设计好的印刷电路板发生品质不佳的情形，同时也可以提升布局工程师的工作效率。
附图说明
图1为透过贯孔来走线的示意图；
图2为差动信号走线对的布局示意图；
图3绘示依照本发明一实施例的可自动执行差动信号走线对的布局规则检验的流程；
图4为差动信号走线对的说明图；
图5绘示差动信号走线对中有同一对水准线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形；
图6绘示步骤c的子步骤的流程；
图7绘示步骤d的子步骤的流程；
图8绘示步骤e的子步骤的流程。
具体实施方式
为了方便与习用的布局方式进行对照，并使读者更容易地了解本发明，以下的实施方式将先假设已有一布局软件运用了以本发明的布局方法为基础的程序，同时将结合附图来具体说明本发明。
假设一布局工程师正在使用此布局软件，那么在操作的过程中，布局软件就会去判断布局工程师是否有进一步要求自动执行差动信号走线对的布局规则检验的操作。若判断为是，布局软件便会执行前面所提到以本发明的布局方法为基础的程序，以自动执行差动信号走线对的布局规则检验。布局软件自动执行差动信号走线对的布局规则检验的操作方式如图3所示。
图3即绘示依照本发明一实施例的可自动执行差动信号走线对的布局规则检验的流程。如图3所示，首先是读取一走线数据，以从中取得一差动信号走线对中的每一信号走线的名称及走线中心坐标(如步骤a所示)。请参照图4来进一步解释什么是走线中心坐标。图4为差动信号走线对的说明图。如图4所示，此差动信号走线对是由信号走线401及402所组成。虚线403所表示的，就是信号走线401的走线中心，而信号走线401的走线中心坐标，就是虚线403的所有点的坐标。由图4可知，虚线403距离信号走线401的左侧边缘及右侧边缘皆为k，而二信号走线的线距为h。此外，这个差动信号走线对中的每一信号走线都是由多个线段(如标示404、405所示)来组成。换句话说，这个差动信号走线对就是由多数对的并行线段来组成(以图4为例，线段404及405就组成一对并行线段)。至于信号走线401及402的名称，通常都会按照一定的规则来命名，例如将信号走线401命名为V1+，而将信号走线402命名为V1-。
请参照回图3，在执行完步骤a而取得该差动信号走线对中的每一信号走线的名称及走线中心坐标的后，接着便可读取一网络型式(net type)数据，并依据上述信号走线的名称而从网络型式数据中取得上述每一信号走线的线宽数据及线距数据(如步骤b所示)。在本实施例中，上述网络型式数据用来记录信号走线在电路板中的所有信号走线数据，其中所有信号走线数据包含信号走线数据，并包含有信号走线在电路板中的坐标位置、线宽、与相邻信号走线最小线距数据。由于所述的二条信号走线属于同一个差动信号走线对，因此所取得的二笔线距数据会相同。接下来，依据所取得的走线中心坐标及线宽数据来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方，以决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作(如步骤c所示)。接着，依据所取得的走线中心坐标来计算上述信号走线的长度，据以判断差动信号走线对中的信号走线的长度差是否在容许的误差范围内，以决定是否执行记录所取得的走线中心坐标的操作(如步骤d所示)。
再来，考虑到差动信号走线对为避免噪声干扰，大多会在电路板的内层中走线，因此容易发生被二个用以供应不同电源类别的电源铺铜区上下包夹的情形，以图5来说明的。图5即绘示差动信号走线对中有同一对水准线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形。如图5所示，在此差动信号走线对的走线层别(例如是图1的走线层L5)的上一个相邻层别(例如是图1的走线层L4)中，具有电源铺铜区501，用以供应电压3.3伏特(V)，而此差动信号走线对的走线层别的下一个相邻层别(例如是图1的走线层L6)中，具有电源铺铜区502，用以供应电压1.3伏特(V)。由图5可知，电源铺铜区501及502的铺铜范围都有涵盖到此差动信号走线对中至少一对并行线段，并且是将被涵盖到的同一对并行线段上下包夹，而这二个电源铺铜区还是用以供应不同电源类别。请参照回图3，为了避免发生类似图5所示的情况，因此在执行完步骤d之后，便可依照上述走线中心坐标来判断在差动信号走线对中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生，以决定是否执行记录被二个用以供应不同电源类别的电源铺铜区上下包夹的并行线段的走线中心坐标的操作(如步骤e所示)。
在此例中，上述的步骤c又分成数个子步骤来施行，如图6所示。图6绘示步骤c的子步骤的流程。请参照图6，在执行完步骤b之后，接下来便先依据上述信号走线的走线中心坐标、线宽数据及相对位置(亦即利用信号走线的X轴与Y轴的坐标来判断信号走线的相对位置)来取得这二条信号走线彼此所有最接近点的坐标(如步骤S602所示)。接着，依据所取得的所有最接近点的坐标来计算上述信号走线的间距(如步骤S604所示)。然后，依据计算得出的间距来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方(如步骤S606所示)。接下来，依据判断结果决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作(如步骤S608所示)。当判断为是时，便记录不符合所载线距的并行线段的走线中心坐标(如步骤S608-1所示)；反之，当判断为否时，则不记录任何并行线段的走线中心坐标(如步骤S608-2所示)。
同样地，在此例中，上述的步骤d也是分成数个子步骤来施行，如图7所示。图7绘示步骤d的子步骤的流程。请参照图7，在执行完步骤S608之后，接下来便先依据所取得的走线中心坐标来计算上述每一信号走线中的各线段的长度，并分别加总上述各信号走线中的所有线段的长度，以分别获得这二个信号走线的长度(如步骤S702所示)。举例来说，计算上述每一信号走线的各线段的长度可依序取得相邻三个走线中心坐标，再判断相邻三个走线中心坐标所连接而成的线段否有转折处。若是判断无转折处时，则继续依序取得相邻三个走线中心坐标，并再次判断相邻三个走线中心坐标所连接而成的线段是否走转折处。若是判断有转折处时，则将相邻三个走线中心坐标中的第二个走线中心坐标作为上一个线段的终点，并同时作为下一条线段的起点，藉以计算出各线段的长度，之后，加总上述所有线段的长度，以获得信号走线的长度。接着，判断上述信号走线的长度差是否在容许的误差范围内(如步骤S704所示)。然后，依据判断结果决定是否执行记录所取得的走线中心坐标的操作(如步骤S706所示)。当判断为是时，便记录上述信号走线的走线中心坐标(如步骤S706-1所示)；反之，当判断为否时，则不记录上述信号走线的走线中心坐标(如步骤S706-2所示)。
类似地，在此例中，上述的步骤e同样是分成数个子步骤来施行，如图8所示。图8绘示步骤e的子步骤的流程。请参照图8，在执行完步骤S706之后，接下来便先依据差动信号走线对的走线层别取得其上、下二个相邻层别中的每一电源铺铜区的铺铜范围(如步骤S802所示)。接着，依据上述走线中心坐标来取得铺铜范围涵盖到差动信号走线对中至少一对并行线段的电源铺铜区(如步骤S804所示)。然后，判断在所有被涵盖到的并行线段中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生(如步骤S806所示)。接下来，依据判断结果决定是否执行记录被二个用以供应不同电源类别的电源铺铜区包夹的并行线段的走线中心坐标的操作(如步骤S808所示)。当判断为是时，便记录被二个用以供应不同电源类别的电源铺铜区包夹的并行线段的走线中心坐标(如步骤S808-1所示)；反之，当判断为否时，则不记录任何并行线段的走线中心坐标(如步骤S808-2所示)。
在执行完上述步骤S808之后，所取得的差动信号走线对的布局规则就已被检验完成。此外，在检验布局规则的过程中，可随时依照记录下来的走线中心坐标来将对应的并行线段及信号走线标亮(high light)起来或是表列出来，或是在布局规则检验完成之后，依照记录下来的走线中心坐标来将对应的并行线段及信号走线同时标亮起来或是一次表列出来，以方便布局工程师进行检视。
另外，虽然在上述的实施方式中，是以依序执行步骤a、b、c、d及e来做说明，然而此领域具有通常知识者应当知道，步骤c是用以执行线距规则检验，步骤d是用以执行线长规则检验，而步骤e是用以执行电源类别检验，这三个步骤在执行上并无先后次序的分别，因此步骤c、d及e可任意排序。进一步地，上述的步骤b、c、d及e还可依照设计的实际需要而予以删减，例如只执行步骤a、b、c，或者只执行步骤a、d、e，甚至也可以只执行步骤a、e，由于变化不胜枚举，在此便不一一列举。
综上所述，本发明乃是设计一种可自动执行差动信号走线对的布局规则检验的布局方法。此方法包括有下列步骤：a.读取一走线数据，以从中取得一差动信号走线对中的每一信号走线的名称及走线中心坐标。b.读取一网络型式数据，并依据上述信号走线的名称而从网络型式数据中取得上述每一信号走线的线宽数据及线距数据。c.依据所取得的走线中心坐标及线宽数据来判断差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方，以决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作。d.依据所取得的走线中心坐标来计算上述信号走线的长度，据以判断差动信号走线对中的信号走线的长度差是否在容许的误差范围内，以决定是否执行记录所取得的走线中心坐标的操作。e.依照上述走线中心坐标来判断在差动信号走线对中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生，以决定是否执行记录被二个用以供应不同电源类别的电源铺铜区上下包夹的并行线段的走线中心坐标的操作。据此，只要以本发明的布局方法为基础来撰写程序，并将此程序运用在原有的布局软件中，那么布局软件就能够自动地执行差动信号走线对的布局规则检验。如此一来，就不必担心因人为的疏忽而导致设计好的印刷电路板发生品质不佳的情形，同时也可以提升布局工程师的工作效率。
以上公开的仅为本发明的几个具体实施例，但本发明并非局限于此，任何本领域的技术人员能思之的变化，都应落在本发明的保护范围内。
Claims (7)
1.一种可自动执行差动信号走线对的布局规则检验的布局方法，其特征在于，该布局方法包括：
a.读取一走线数据，以从中取得一差动信号走线对中的每一信号走线的名称及走线中心坐标；
b.读取一网络型式数据，并依据上述信号走线的名称而从该网络型式数据中取得上述每一信号走线的线宽数据及线距数据；
c.依据所取得的走线中心坐标及线宽数据来判断该差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方，以决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作；
d.依据所取得的走线中心坐标来计算上述信号走线的长度，据以判断该差动信号走线对中的信号走线的长度差是否在容许的误差范围内，以决定是否执行记录所取得的走线中心坐标的操作；以及
e.依照上述走线中心坐标来判断在该差动信号走线对中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生，以决定是否执行记录被二个用以供应不同电源类别的电源铺铜区上下包夹的并行线段的走线中心坐标的操作。
2.如权利要求1所述的布局方法，其特征在于，上述的步骤c更包括有下列子步骤：
依据上述信号走线的走线中心坐标、线宽数据及相对位置来取得这二条信号走线彼此所有最接近点的坐标；
依据所取得的所有最接近点的坐标来计算上述信号走线的间距；
依据计算得出的间距来判断该差动信号走线对中的每一对并行线段是否有不符合线距数据所载线距的地方；以及
依据判断结果决定是否执行记录不符合所载线距的并行线段的走线中心坐标的操作。
3.如权利要求2所述的布局方法，其特征在于，当判断有不符合线距数据所载线距的地方时，便记录不符合所载线距的并行线段的走线中心坐标，而当判断没有不符合线距数据所载线距的地方时，则不记录任何并行线段的走线中心坐标。
4.如权利要求1所述的布局方法，其特征在于，上述的步骤d更包括有下列子步骤：
依据所取得的走线中心坐标来计算上述每一信号走线中的各线段的长度，并分别加总上述各信号走线中的所有线段的长度，以分别获得这二个信号走线的长度；
判断上述信号走线的长度差是否在容许的误差范围内；以及
依据判断结果决定是否执行记录所取得的走线中心坐标的操作。
5.如权利要求4所述的布局方法，其特征在于，当判断上述信号走线的长度差不在容许的误差范围内时，便记录上述信号走线的走线中心坐标，而当判断上述信号走线的长度差在容许的误差范围内时，则不记录上述信号走线的走线中心坐标。
6.如权利要求1所述的布局方法，其特征在于，上述的步骤e更包括有下列子步骤：
依据该差动信号走线对的走线层别取得其上、下二个相邻层别中的每一电源铺铜区的铺铜范围；
依据上述走线中心坐标来取得铺铜范围涵盖到该差动信号走线对中至少一对并行线段的电源铺铜区；
判断在所有被涵盖到的并行线段中，是否有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生；以及
依据判断结果决定是否执行记录被二个用以供应不同电源类别的电源铺铜区包夹的并行线段的走线中心坐标的操作。
7.如权利要求6所述的布局方法，其特征在于，当判断有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生时，便记录被二个用以供应不同电源类别的电源铺铜区包夹的并行线段的走线中心坐标，而当判断并没有同一对并行线段被二个用以供应不同电源类别的电源铺铜区上下包夹的情形发生时，则不记录任何并行线段的走线中心坐标。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101839615A CN101751483B (zh) | 2008-12-16 | 2008-12-16 | 可自动执行差动信号走线对的布局规则检验的布局方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101839615A CN101751483B (zh) | 2008-12-16 | 2008-12-16 | 可自动执行差动信号走线对的布局规则检验的布局方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101751483A true CN101751483A (zh) | 2010-06-23 |
| CN101751483B CN101751483B (zh) | 2011-12-07 |
Family
ID=42478463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101839615A Expired - Fee Related CN101751483B (zh) | 2008-12-16 | 2008-12-16 | 可自动执行差动信号走线对的布局规则检验的布局方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101751483B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109657254A (zh) * | 2017-10-10 | 2019-04-19 | 英业达科技有限公司 | 校正电路板上信号线布局的系统及方法 |
| CN111241779A (zh) * | 2020-01-15 | 2020-06-05 | 苏州浪潮智能科技有限公司 | 基于Cadence设计软件设计不规则平行线的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006215688A (ja) * | 2005-02-02 | 2006-08-17 | Fujitsu Ltd | 配線修正方法および配線修正プログラム |
| CN100520788C (zh) * | 2006-08-11 | 2009-07-29 | 英业达股份有限公司 | 逻辑线路的线距/线宽布局设定方法 |
| CN101201867A (zh) * | 2006-12-15 | 2008-06-18 | 英业达股份有限公司 | 电路板线路布设的方法 |
| CN101206677A (zh) * | 2006-12-18 | 2008-06-25 | 英业达股份有限公司 | 核对差动线对的方法与电脑可读取存储媒介 |
-
2008
- 2008-12-16 CN CN2008101839615A patent/CN101751483B/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109657254A (zh) * | 2017-10-10 | 2019-04-19 | 英业达科技有限公司 | 校正电路板上信号线布局的系统及方法 |
| CN111241779A (zh) * | 2020-01-15 | 2020-06-05 | 苏州浪潮智能科技有限公司 | 基于Cadence设计软件设计不规则平行线的方法 |
| CN111241779B (zh) * | 2020-01-15 | 2022-05-31 | 苏州浪潮智能科技有限公司 | 基于Cadence设计软件设计不规则平行线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101751483B (zh) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1848122B (zh) | 芯片与封装基板的布局数据集合的整合式检错方法及系统 | |
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| JP6502937B2 (ja) | 部品装着座標の作成方法および部品装着座標の作成装置 | |
| CN100456307C (zh) | 设计错误的检查系统及方法 | |
| CN101751483B (zh) | 可自动执行差动信号走线对的布局规则检验的布局方法 | |
| CN107967679B (zh) | 一种基于pcb产品矢量图形的自动选取定位核的方法 | |
| US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
| CN112308816B (zh) | 影像辨识装置、影像辨识方法及其存储介质 | |
| CN106872790B (zh) | 一种检测过孔损耗的方法及系统 | |
| CN100361122C (zh) | Ict测试用转换pcb的自动设计方法 | |
| CN107656187B (zh) | 一种差分线路测试信息确定方法及设备 | |
| CN106170173B (zh) | 电路基板 | |
| CN109061435A (zh) | 一种背钻加工能力的检测装置及方法 | |
| CN100370886C (zh) | 一种印制线路板及其制造方法 | |
| CN1979500A (zh) | 零件摆放自动检查系统及方法 | |
| CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
| CN101303703B (zh) | 穿引通孔的开设系统及方法 | |
| CN105404715A (zh) | 一种线路板的高精度钻孔工程文件制作方法及系统 | |
| Zlatanov | PCB design process and fabrication challenges | |
| CN112601235A (zh) | 一种wlan接口的测试系统及测试方法 | |
| CN105334446A (zh) | 一种工件与治具之间的电测对位方法及系统 | |
| CN108549756A (zh) | 一种布局布线中检查高速线跨岛的方法和系统 | |
| CN101206677A (zh) | 核对差动线对的方法与电脑可读取存储媒介 | |
| CN106650107B (zh) | 一种集成电路版图精确定位短路点的方法 | |
| CN103454570A (zh) | 电路布局的短路检测方法与电路布局的短路检测装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181127 Address after: 186 Jiulong Road, Caoqiao Street, Pinghu City, Jiaxing City, Zhejiang Province Patentee after: Jiaxing jinrisheng Tools Co. Ltd. Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66 Patentee before: Inventec Corporation |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20181216 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |