CN101750900B - 判断哪个光刻工序造成以曝光面积为单位的低良率的方法 - Google Patents
判断哪个光刻工序造成以曝光面积为单位的低良率的方法 Download PDFInfo
- Publication number
- CN101750900B CN101750900B CN2008100441066A CN200810044106A CN101750900B CN 101750900 B CN101750900 B CN 101750900B CN 2008100441066 A CN2008100441066 A CN 2008100441066A CN 200810044106 A CN200810044106 A CN 200810044106A CN 101750900 B CN101750900 B CN 101750900B
- Authority
- CN
- China
- Prior art keywords
- exposure area
- yield rate
- yield
- low yield
- yield loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种判断哪个光刻工序造成以曝光面积为单位的低良率的方法，包括：1)取试验硅片，选取任一个低良率的曝光面积为对象，进行其中一个具体光刻工序的试验，在进行光刻曝光之前，使原曝光面积向任意方向偏移整数个芯片的位置形成新的曝光面积，形成与原曝光面积的一个布局差；2)在相同条件下对所述新的曝光面积进行曝光显影，之后并进行良率测定；3)比较新曝光面积的良率和原曝光面积的良率损失的一致性，如两个良率的损失是一致的，则判定为由该特定光刻工序造成的低良率。
Description
技术领域
本发明涉及一种判断哪一光刻工艺工序造成低良率的方法。
背景技术
在集成电路制造工艺中，光刻工艺是十分重要的一道工艺。完成一个完整的芯片需要很多道光刻。而因硅片尺寸在不断变大，光刻工艺中的曝光通常是以曝光面积为单位进行的，将一整个硅片中多个相邻的芯片作为一个曝光面积(英文为：shot)，以此曝光面积为单元依次曝光已完成整个硅片上全部图形的定义。而在实际的工艺工程中，时常会发生一些原因不明的以曝光面积为单位的低良率或者是电性参数不良等情况，因在制备中需要进行很多道光刻工序，故单单从低良率或是电性的参数上面来看，却难以确定是哪一道特定的光刻工序造成的低良率问题。
发明内容
本发明要解决的技术问题是提供一种判断哪一道光刻工艺工序造成以曝光面积为单位的低良率的方法，其能通过简单的步骤判断出具体的造成低良率的光刻工序。
为解决上述技术问题，本发明的判断哪个光刻工序造成以曝光面积为单位的低良率的方法，包括如下步骤：
1)取试验硅片，选取任一个低良率的曝光面积为对象，进行其中一个具体光刻工序的试验，在进行光刻曝光之前，使原曝光面积向任意方向偏移整数个芯片的位置形成新的曝光面积；
2)在相同条件下对所述新的曝光面积进行曝光显影，之后进行良率测定；
3)比较新的曝光面积的良率损失和原曝光面积的良率损失是否一致，如两个良率损失一致，则可以判定为是由该特定光刻工序造成的低良率问题；如果新曝光面积的良率损失与原曝光面积的良率损失的不一致则说明，良率损失与该层光刻工序无关联。
本发明的方法能够使导致低良率的工程，清晰明了的通过偏移曝光面积的位置的光刻试验，将具体造成低良率的光刻工序定义出来，对此类问题的决绝是十分具有针对性的。且操作简单无须附加条件，成本低。
具体实施方式
本发明的判断哪个光刻工序造成以曝光面积为单位的低良率的方法，用于半导体制备中出现以曝光面积为单位的低良率的情况下，可包括如下步骤：
1)选取任一个位置的低良率的曝光面积为对象，取硅片作试验片进行光刻工艺，在所怀疑的光刻工序上光刻曝光之前，人为的修改光刻机的曝光布局(即曝光面积的位置)，使原曝光面积向任意方向偏移整数个芯片的位置形成新的曝光面积向些特定的位置上，产生光刻布局移动。进行其中一个具体光刻工序的光刻试验(该具体光刻工序的选取可根据经验来排除，也可全部光刻工序均作试验)；
2)在相同条件下对所述新的曝光面积进行曝光显影，之后进行良率测定；
3)比较新的曝光面积的良率损失和原曝光面积的良率损失是否一致，如两个良率损失一致，则可以判定为是由该特定光刻工序造成的低良率问题；如果新曝光面积的良率损失与原曝光面积的良率损失的不一致则说明，良率损失与该层光刻工序无关联。
上述所取的硅片并无特殊的要求。而在实际操作中，光刻布局移动(即曝光面积的偏移)，一般只需在光刻文件制作中人为的加入即可，操作简单。在特定位置的选择上一般有一些原则：一般不选择在预对准的地方；一般不选择后续该工序量测的地方。当曝光完成之后，移动光刻布局的地方只需显微镜检查一下是否有明显位错即可，在以后工序不必特别观测，直到硅片检测量率和电性参数，最后观测良率的硅片图形与偏移的工序是否存在相关性，即可显而易见的得出结论：如低良率的情况继续出现在偏移后的曝光面积上，则可判定该光刻工序与低良率的出现无关，反之相反。
本发明的方法可以在一片硅片上多次进行试验。且在正常工序上不会影响良率偏移的方向上可以使多向性的，可以更具实际情况变化。该方法在应用上一般左右的偏移用于与线宽有关的实验中，而上下或者是斜方向的偏移用于工序与工序之间对准有关的实验。该方法的应用可以使用在光刻技术的所以机型不仅仅限于ASML，CANON，NIDEK等常用机型，只要是一般的曝光机皆可。该方法的同样可以应用所有光刻技术的所有尺寸的硅片上面，不仅限于6寸、8寸、12寸甚至是以后更大的硅片上面。该方法能应用在任何工艺的产品上面不受产品本身工艺要求的限制，能够应用在180nm 130nm甚至是以后更精细的线宽的产品上面。该方法同样不受产品本身工艺平台要求的限制，能够应用在逻辑产品，记忆体产品甚至是以后更先进的产品上面。该方法不会影响到硅片的整体流程，同时可以夹杂任何试验，而不会影响到该方法的应用和结果的考察。同时该方法可以使用于各种重复单元的工艺制造，不仅仅局限有光刻工艺。在以后新研发的工艺中只要存在重复单元工艺即可。
Claims (3)
1.一种判断哪个光刻工序造成以曝光面积为单位的低良率的方法，其特征在于，包括如下步骤：
1)取试验硅片，选取任一个低良率的曝光面积为对象，进行其中一个具体光刻工序的试验，在进行光刻曝光之前，使原曝光面积向任意方向偏移整数个芯片的位置形成新的曝光面积；
2)在相同条件下对所述新的曝光面积进行曝光显影，之后进行良率测定；
3)比较新的曝光面积的良率损失和原曝光面积的良率损失是否一致，如两个良率损失一致，则可以判定为是由该特定光刻工序造成的低良率问题；如果新曝光面积的良率损失与原曝光面积的良率损失不一致则说明，良率损失与该层光刻工序无关联。
2.按照权利要求1所述的方法，其特征在于：所述步骤1)中曝光面积偏移的方法为使原曝光面积向其位置的上方、下方、左侧、右侧、斜上方或斜下方偏移整数个芯片的位置形成新的曝光面积。
3.按照权利要求1或2所述的方法，其特征在于：所述方法在所有尺寸的硅片均可使用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100441066A CN101750900B (zh) | 2008-12-16 | 2008-12-16 | 判断哪个光刻工序造成以曝光面积为单位的低良率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100441066A CN101750900B (zh) | 2008-12-16 | 2008-12-16 | 判断哪个光刻工序造成以曝光面积为单位的低良率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101750900A CN101750900A (zh) | 2010-06-23 |
| CN101750900B true CN101750900B (zh) | 2011-07-20 |
Family
ID=42478023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100441066A Active CN101750900B (zh) | 2008-12-16 | 2008-12-16 | 判断哪个光刻工序造成以曝光面积为单位的低良率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101750900B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811298B (zh) * | 2012-11-15 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 测试对准使用芯片的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW234217B (zh) * | 1993-02-10 | 1994-11-11 | Nat Semiconductor Corp | |
| CN1716519A (zh) * | 2004-06-14 | 2006-01-04 | 中芯国际集成电路制造(上海)有限公司 | 用于半导体器件的成品率相似性的方法和系统 |
-
2008
- 2008-12-16 CN CN2008100441066A patent/CN101750900B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW234217B (zh) * | 1993-02-10 | 1994-11-11 | Nat Semiconductor Corp | |
| CN1716519A (zh) * | 2004-06-14 | 2006-01-04 | 中芯国际集成电路制造(上海)有限公司 | 用于半导体器件的成品率相似性的方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101750900A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8003984B1 (en) | Reticle for wafer test structure areas | |
| US9064084B2 (en) | Topography driven OPC and lithography flow | |
| US20130157389A1 (en) | Multiple-Patterning Overlay Decoupling Method | |
| KR20110120909A (ko) | 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 | |
| US7519941B2 (en) | Method of manufacturing integrated circuits using pre-made and pre-qualified exposure masks for selected blocks of circuitry | |
| TW201423462A (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
| Smayling | Part 3: Test Structures, Test Chips, In-Line Metrology & Inspection | |
| US20100122224A1 (en) | Method and apparatus for designing an integrated circuit | |
| JP2003255509A (ja) | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 | |
| CN108475026A (zh) | 热点及工艺窗监测 | |
| CN110197821B (zh) | 在半导体装置中改善重迭效能的结构及方法 | |
| CN117406545B (zh) | 一种半导体掩膜版及其制作方法 | |
| CN101750900B (zh) | 判断哪个光刻工序造成以曝光面积为单位的低良率的方法 | |
| US9026954B2 (en) | Surface topography enhanced pattern (STEP) matching | |
| JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
| TW200404346A (en) | A method for monitoring overlay alignment on a wafer | |
| CN107908072A (zh) | 一种降低连接孔层程式运行时间的opc修正方法 | |
| CN109901357B (zh) | 光刻板及掩模修正方法 | |
| US8972912B1 (en) | Structure for chip extension | |
| US20140170539A1 (en) | Determination of lithography tool process condition | |
| US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
| JP2007081292A (ja) | 検査方法、検査システムおよびプログラム | |
| Chiang et al. | Three DFM challenges: Random defects, thickness variation, and printability variation | |
| Flack et al. | Large area interposer lithography | |
| US9978625B2 (en) | Semiconductor method and associated apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |