CN101727515A - 生成用于集成电路的目标器件的模型文件的方法 - Google Patents

生成用于集成电路的目标器件的模型文件的方法 Download PDF

Info

Publication number
CN101727515A
CN101727515A CN200910146984A CN200910146984A CN101727515A CN 101727515 A CN101727515 A CN 101727515A CN 200910146984 A CN200910146984 A CN 200910146984A CN 200910146984 A CN200910146984 A CN 200910146984A CN 101727515 A CN101727515 A CN 101727515A
Authority
CN
China
Prior art keywords
curve
model file
target
warpage
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910146984A
Other languages
English (en)
Other versions
CN101727515B (zh
Inventor
许炳坚
曾健庭
苏大卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101727515A publication Critical patent/CN101727515A/zh
Application granted granted Critical
Publication of CN101727515B publication Critical patent/CN101727515B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种生成集成电路的目标器件的模型文件的方法，包括：提供目标器件；提供用于目标器件的器件目标设置，其中器件目标设置包括目标器件参数的目标值；确定关于目标器件的最接近的已知模型，其中最接近的已知模型包括第一模型文件；进行灵敏度分析以确定第一模型文件中的灵敏参数；改变第一模型文件中的灵敏参数以生成第二模型文件；和使用第二模型文件和器件目标设置中的参数值来确定仿真电路的拟合值。

Description

生成用于集成电路的目标器件的模型文件的方法
技术领域
本发明通常涉及集成电路的建模，尤其是涉及通过获得相对现有模型具有基于灵敏度的最小变化生成模型文件。
背景技术
在集成电路制造业中，不断开发新一代的集成电路。为将要产生的集成电路进行电路仿真是重要的，使得设计者可通过仿真设计电路的性能做出设计结果。因此，在物理存在集成电路之前需要开发新一代集成电路的模型。这对模型的开发提出了挑战。
目前，有一些从事集成电路建模的机构。例如，加利福尼亚大学伯克利分校和亚利桑那州立大学开发了为未来晶体管和互连技术提供预测模型文件的预测技术模型(PTM)方法。这些预测模型文件与标准电路模拟器相兼容，例如通用集成电路的仿真程序(SPICE)，而且可应对大范围的工艺变化。利用PTM方法，可以甚至在高级半导体技术完全开发之前，开始有竞争力的电路设计和研究。
然而，PTM模型文件有一些缺陷。PTM模型文件集中在发展的趋势。因此，PTM模型文件反映了多个集成电路开发公司的总体趋势，并且相对固定。每个公司都可以具有他们自己的发展方向，一般来讲虽然它可通过总体趋势反映，但不可避免地存在与PTM模型文件的差异。因此，在没有进行进一步定制的情况下，集成电路开发公司不能使用PTM模型文件。另外，PTM模型文件需要复杂的器件信息以便于使用。在仅可利用部分器件信息的情况下，则不能成功地生成PTM模型文件。还有，PTM模型文件不能适当反映集成电路特征之间的固有物理关系。因此，需要一种开发模型文件的新方法。
发明内容
根据本发明的一个方面，一种生成集成电路目标器件的模型文件的方法包括：提供目标器件；提供用于目标器件的器件目标设置，其中器件目标设置包括目标器件的目标参数值；确定关于目标器件的最接近的已知模型，其中最接近的已知模型包括第一模型文件；进行灵敏度分析以确定第一模型文件中的灵敏参数；改变第一模型文件中的灵敏参数以生成第二模型文件；并利用第二模型文件和器件目标设置中的参数值确定仿真电路的拟合值。
根据本发明的另一方面，一种生成集成电路器件的模型文件的方法包括：提供目标晶体管；提供用于目标晶体管的器件目标设置，其中器件目标设置包括目标参数值；确定关于目标晶体管的备选已知模型的列表；从备选已知模型的列表中选择最接近的已知模型，其中最接近的已知模型包括第一模型文件；由最接近的已知模型生成I-V曲线和C-V曲线；使I-V曲线和C-V曲线翘曲以生成拟合器件目标设置中的至少一个目标参数值的翘曲的I-V曲线和翘曲的C-V曲线；进行灵敏度分析以确定在第一模型文件中的灵敏参数；改变第一模型文件中的灵敏参数以生成第二模型文件；利用第二模型文件仿真目标晶体管的性能；并比较所述性能与翘曲的I-V曲线和翘曲的C-V曲线以确定拟合值。
本发明的有利特征包括在新产生的模型文件中很好体现的器件物理性质，和利用部分器件目标设置生成模型文件的能力。
附图说明
为了更加全面地了解本发明和它的优势，现在结合附图参考下面的描述，其中：
图1示例了本发明的实施例的工作流程图；
图2A示例了由目标晶体管的最接近的已知模型生成的I-V曲线；
图2B示例了由目标晶体管的最接近的已知模型生成的C-V曲线；
图3A示例了翘曲由最接近的已知模型得到的I-V曲线以生成翘曲的I-V曲线，其中饱和电流用于翘曲；和
图3B示例了由最接近的已知模型生成的翘曲的I-V曲线，其中漏电流用于翘曲；和
图3C示例了由最接近的已知模型生成的翘曲的C-V曲线。
具体实施方式
下面详细论述了当前优选实施例的制造和使用。然而，应该意识到，本发明提供了能够以特定上下文的广泛变化具体化的许多可应用的发明概念。论述的特定实施例仅示例了制造和使用该发明的特定方法，但不限制本发明的范围。
在这里论述了开发模型文件的新方法。在后面的论述中，论述了晶体管模型文件的开发以解释说明本发明的概念。然而，本发明的概念可以用于除晶体管之外的器件的开发，和包括多于一个器件的集成电路的开发，例如静态随机存取存储器(SRAM)单元。
图1示例了示出本发明实施例的工作流程的简单方框图。在后面的段落中详细论述了每个方框的功能。在初始步骤中，确定要开发模型文件的器件(在下文中称为目标器件或目标晶体管)。还确定了制造目标器件所使用的技术。在本发明的示范性实施例中，目标器件是包括栅极、源极和漏极的目标晶体管(未示出)，并且目标模型文件假定为用于32/28nm技术和/或22/20nm技术。
随后确定最接近反映目标器件特征的最接近的已知模型(例如，一个或一组模型文件的形式)，如图1中的方框10所示。假定目前有包括使用40nm技术形成的晶体管的模型、使用45nm技术形成的晶体管的模型、和使用65nm技术形成的晶体管的模型的备选已知模型的列表，则对于32nm的情况，最接近的已知模型将是40nm技术。同样，对于不同类型的晶体管，例如平面晶体管、鳍式场效应晶体管(FinFET)、形成在体衬底上的晶体管、形成在绝缘体上硅(SOI)衬底上的晶体管等，可以有现有模型。最接近的已知模型还将被选择以与目标器件的类型相匹配，使得最接近的已知模型尽可能地与目标器件相匹配。
目前，有各种模型文件格式，例如BSIM3、BSIM4、PSP、HiSIM等。最接近的已知模型可以是这些文件格式中的任一种。为目标器件分别生成的模型文件优选与最接近的已知模型的格式相同。然而，如果希望目标器件的模型文件为与最接近的已知模型的格式不同的格式，则首先可以将最接近的已知模型文件改变成目标器件所希望的格式，之后在不改变格式的情况下可以生成目标模型文件，其中在下面的段落中论述了目标模型文件的生成。
接下来，如图1中的方框12所示，生成最接近的已知模型的静态和动态特征。例如，图2A示例了在I-V曲线形式中最接近的已知模型的静态特征，而图2B示例了在C-V曲线形式中最接近的已知模型的动态特征。
为了形成器件模型文件，需要确定器件目标设置(图1中的方框14)，它规定了什么是目标器件的预期性能，例如，利用32nm技术形成的器件。器件目标设置可以是包括目标参数的全部希望的目标值的综合设置，或者仅是指定一些器件参数的部分器件目标设置。在一实施例中，器件目标设置可以由半导体国际技术发展路线图(ITRS)或者像与预测技术模型(PTM)相关的组织一样的其它组织提供。器件目标设置也可以由集成电路制造公司的市场组提供。对于目标晶体管，器件目标设置需要包括饱和电流(Ion)、泄漏电流(Ioff)、电性栅极氧化物厚度(Toxe)、和有效栅极长度(Leff)的至少四个参数的目标值，但是最好是包括更多参数的器件目标设置。
参考图1中的方框16，执行特征翘曲。图3A示例了I-V曲线是如何翘曲的。虚线38是由最接近的已知模型得到的，并且与图2a示出的一样。如前面的段落所述的，器件目标设置包括仍在图3A中示出的Idsat值(如“Idsat目标”所示的)。因此，其它特征电流可以由Idsat目标计算。例如，特征电流包括Id2目标，当漏电压VD等于0.5VDD，且栅电压VG等于电压VDD时则它是希望的电流。由于由最接近的已知模型得知Idsat和Id2之间的固有关系，所以可以得到特征电流。另外，其它的特征电流例如Id1目标和Id0目标也可以由Idsat得到。在一实施例中，Id2、Id1和Id0的值可以通过以某比率乘以最接近的已知模型的I-V曲线的相应值得到。已得知Idsat、Id2目标、Id1目标、Id0目标的值和可能的其它特征电流之后，可以得到目标I-V曲线40(在整个说明书中还称为翘曲的I-V曲线，或目标I-V曲线)。这些线将反映例如关于32nm技术的目标晶体管的希望的静态特征。
类似地，如图3B所示得到了目标泄漏电流。Ioff A是由最接近的已知模型得到的泄漏电流，而Ioff B是在器件目标设置中提供的目标泄漏电流。线42是由最接近的已知模型得到的泄漏线。然后通过绘制穿过Ioff B且平行于线42的线可以得到线44。线44将是目标晶体管希望的泄漏特征。从图3B，可以得到最接近的已知模型和目标晶体管之间的阈值电压ΔVth的差。
类似地，可以得到目标器件的动态特征，如通过图3C中的C-V曲线48所示。得到动态特征的细节基本上与图3A和3B示出的一样，因此在这里不再重复。在示范性实施例中，目标C-V曲线48可以由也在器件目标设置中的参数Toxe得到。
接下来，需要改变最接近的已知模型的模型文件以生成目标器件的模型文件。为了确定需要改变最接近已知模型文件中的哪个参数和改变的量，需要进行灵敏度分析，如由图1的步骤18所示。例如，图3A中，虚线38表示最接近的已知模型。希望当改变最接近的已知模型文件中的参数时，用改变了的模型文件表示的晶体管的I-V曲线能够拟合目标器件的目标I-V曲线40。显然，在最接近的已知模型文件中一些参数值的改变基本不会影响I-V曲线的变化，因此这些参数称为非灵敏参数。另一方面，在最接近的已知模型文件中一些其它参数值的改变会显著影响I-V曲线和/或C-V曲线的变化，因此这些参数称为灵敏参数。这些灵敏度分析用于确定哪些参数是关于在器件目标设置中参数值的改变、以及由此对于I-V曲线和C-V曲线的改变最灵敏的参数。对于晶体管，灵敏参数包括但不限于：电性栅极氧化物的厚度Toxe、阈值电压Vth0、体效应参数k1和k2、迁移率μ0、饱和速率Vsat等。
下面可以解释需要确定最灵敏参数的原因。为了保护作为器件特征之间的固有关系的器件物理性质，希望在最接近的已知模型文件中改变尽可能少的参数，且改变的量优选尽可能小。然而，如果改变非灵敏参数，则将会出现在器件目标设置中的目标参数值基本没有改变(这是将这些参数定义为非灵敏度性的原因)的情况，而且会出现I-V曲线和C-V曲线基本没有改变的情况。然而，还会使器件物理性质扭曲。因此，非灵敏参数的改变具有损坏物理器件的不利特征，且对器件实现希望的目标I-V曲线和目标C-V曲线没有帮助。作为比较，灵敏参数的改变能够最大限度的保护器件物理性质，而且还能更改器件的性能以拟合目标I-V曲线和目标C-V曲线。
由最接近的已知模型文件开始，通过改变最接近的已知模型文件中的灵敏参数的值，由改变的最接近的已知模型文件可以生成新特征曲线，例如I-V曲线和C-V曲线。比较新特征与各个目标I-V曲线40和目标C-V曲线48以便确定拟合度。如果它们彼此基本拟合(拟合值为真)，那么将会得到在器件目标设置中的参数的目标值，而且改变的最接近的已知模型文件将用作目标器件的模型文件，例如，32nm技术的晶体管。然而，如果由改变的最接近的已知模型文件生成的新I-V曲线和C-V曲线不能分别拟合目标I-V曲线40和C-V曲线48(拟合值为假)，则需要进一步改变最接近的已知模型文件。需要重复执行这些改变和比较步骤，直到改变的最接近的已知模型文件(在下文中称为目标模型文件)正确地反映具有可接受的误差差额的目标I-V曲线40、和目标C-V曲线48的希望的器件目标设置。得到模型文件的过程称为目标器件的建模。注意，I-V曲线的改变和拟合仅是实例。为了完成目标模型文件，还需要拟合器件目标设置中的其它参数和其它翘曲的曲线例如泄漏电流曲线44，如图3C所示。当进行拟合时，器件目标设置中的参数可以被分配权重，而且在决定改变和拟合处理之前，与具有更低权重的那些参数相比，被分配更高权重的那些关键参数需更好地拟合。该关键参数包括，但不限制于饱和电流Idsat，泄漏电流Ioff和有效电流Ideff。
在得到目标器件的目标模型文件之后，设计者可以使用目标模型文件以便仿真器件性能，例如，32nm技术的晶体管。优选地，在模型文件的上述改变中，需要保持最小的模型文件改变，这意味着应当改变最少数量的参数，而且改变的量应尽可能的小。因此，在重复改变灵敏参数以拟合目标I-V曲线和目标C-V曲线的步骤中，应当有能够获得相似的拟合程度的多于一个的备选解决方案。例如，如果k1值变化百分之10和k2值变化百分之20生成相同的I-V曲线和C-V曲线，则优先选择改变百分之10。类似地，优先选择具有较少量的改变参数的一个备选解决方案。
在前述段落中描述的本发明的建模方法(称为基于灵敏度最小改变的建模方法，或SMC)为设计者和市场人员提供了解决问“如果......将会怎么样”问题的能力，例如，如果晶体管具有某饱和电流和某泄漏电流时该晶体管性能将是什么的问题。这将有助于确定技术发展的方向和评估潜在的晶体管特征，例如它们在用户电路和产品中的性能。另外，建模方法不需要复杂的器件目标设置。代替地，可以使用不完整(局部)的器件目标设置来生成模型文件。
有利地，根据本发明的实施例，模型文件不限于某些技术、某些器件和/或某些材料。例如，使用本发明的实施例可以开发形成在体衬底上的晶体管、形成在SOI衬底上的晶体管、具有多晶硅栅极的晶体管、具有高k/金属栅极的晶体管、平面晶体管和鳍式场效应晶体管(FinFET)的模型文件。所得到的模型文件将继承相应晶体管的固有特征，如果存在的话。同样，具有多于一个晶体管的电路，例如SRAM单元，也可以使用本发明的实施例来生成模型文件。
虽然已经详细描述了本发明和它的优势，但应该理解，在不偏离由附加权利要求定义的本发明的范围和精神的情况下，在这里可以进行各种变更、替代和改变。另外，本申请的范围不是指限制于说明书中描述的过程、机器、制造、和事件、方式、方法和步骤的组合的特定实施例。由本发明的公开，本领域的普通技术人员将容易地意识到，根据本发明可以使用与在这里描述的相应实施例执行基本相同功能或实现基本相同结果的、目前存在或随后发展的过程、机器、制造、事件、方式、方法或步骤的组合。因此，附加的权利要求意指包括在它们范围内的这种过程、机器、制造、事件、方式、方法或步骤的组合。

Claims (15)

1.一种用于生成集成电路的目标器件的模型文件的方法，该方法包括：
提供目标器件；
提供用于目标器件的器件目标设置，其中器件目标设置包括目标器件参数的目标值；
确定关于目标器件的最接近的已知模型，其中最接近的已知模型包括第一模型文件；
进行灵敏度分析以确定第一模型文件中的灵敏参数；
改变第一模型文件中的灵敏参数以生成第二模型文件；和
使用第二模型文件和器件目标设置中的参数值来确定仿真电路的拟合值。
2.如权利要求1的方法，其中还包括：
利用第一模型文件生成目标器件的静态特征曲线；和
使静态特征曲线翘曲以生成拟合器件目标设置的翘曲的静态曲线，其中利用第二模型文件确定拟合值的步骤包括：
利用第二模型文件生成附加的静态特征曲线；和
比较附加的静态特征曲线与翘曲的静态曲线以确定拟合值。
3.如权利要求1的方法，其中还包括：
利用第一模型文件生成目标器件的静态动态特征曲线；和
使动态特征曲线翘曲以生成拟合器件目标设置的翘曲的动态曲线，其中利用第二模型文件确定拟合值的步骤包括：
利用第二模型文件生成附加的动态特征曲线；和
比较附加的动态特征曲线和翘曲的动态曲线以确定拟合值。
4.如权利要求1的方法，其中目标器件包括晶体管，且器件目标设置包括饱和电流、泄漏电流、电性栅氧化物厚度和有效栅长度。
5.如权利要求1的方法，其中改变第一模型文件中的灵敏参数的步骤包括找到改变灵敏参数的第一备选解决方案和改变灵敏参数的第二备选解决方案，并从第一备选解决方案和第二备选解决方案中选择具有更少数量的改变的灵敏参数的一种方案。
6.如权利要求1的方法，其中改变第一模型文件中的灵敏参数的步骤包括找到改变灵敏参数的第一备选解决方案和改变灵敏参数的第二备选解决方案，并从第一备选解决方案和第二备选解决方案中选择具有其中一个灵敏参数的改变幅值较小的一种方案。
7.一种生成用于集成电路的器件的模型文件的方法，该方法包括：
提供目标晶体管；
提供用于目标晶体管的器件目标设置，其中器件目标设置包括目标参数值；
确定关于目标晶体管的备选已知模型的列表；
从备选已知模型的列表中选择最接近的已知模型，其中最接近的已知模型包括第一模型文件；
由最接近的已知模型生成I-V曲线和C-V曲线；
使I-V曲线和C-V曲线翘曲以生成拟合器件目标设置中的至少一个目标参数值的翘曲的I-V曲线和翘曲的C-V曲线；
进行灵敏度分析以确定第一模型文件中的灵敏参数；
改变第一模型文件中的灵敏参数以生成第二模型文件；
利用第二模型文件仿真目标晶体管的性能；和
将所述性能与翘曲的I-V曲线和翘曲的C-V曲线进行比较以确定拟合值。
8.如权利要求7的方法，其中拟合值是“假的”且该方法还包括：
改变第二模型文件中的灵敏参数以生成第三模型文件；和
利用第三模型文件仿真目标晶体管的附加性能，并比较该附加性能与翘曲的I-V曲线和翘曲的C-V曲线以确定附加拟合值。
9.如权利要求7的方法，其中器件目标设置包括饱和电流、泄漏电流、电性栅氧化物厚度和有效栅长度。
10.如权利要求9的方法，其中翘曲I-V曲线的步骤包括：
由器件目标设置中的饱和电流计算特征电流；和
扩展I-V曲线以拟合饱和电流和特征电流。
11.如权利要求1或7的方法，其中灵敏参数包括电性栅氧化物的厚度、阈值电压、体效应参数k1和k2、迁移率和饱和速率和它们的组合。
12.如权利要求7的方法，其中目标晶体管是从主要从包括形成在体衬底上的晶体管、形成在绝缘体上硅(SOI)衬底上的晶体管、具有多晶硅栅极的晶体管、具有金属栅极的晶体管、平面晶体管和鳍式场效应晶体管(FinFET)的组中选择的类型，且最接近的已知模型是用于与目标晶体管相同类型的晶体管。
13.如权利要求7的方法，其中还包括：
给器件目标设置中的第一参数分配第一权重；
给器件目标设置中的第二参数分配第二权重，其中第二权重大于第一权重；和
比较所述性能与器件目标设置中的目标参数值，其中拟合值是不真的，直到所述性能拟合第二参数不比拟合第一参数更差为止。
14.如权利要求1或7的方法，其中在生成第二模型文件的步骤期间，基本上只有在执行灵敏度分析的步骤中确定的灵敏参数被改变。
15.如权利要求1或7的方法，其中还包括重复在改变灵敏参数的步骤和确定拟合值的步骤之间的步骤。
CN2009101469843A 2008-10-27 2009-06-05 生成用于集成电路的目标器件的模型文件的方法 Expired - Fee Related CN101727515B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/259,050 US8122406B2 (en) 2008-10-27 2008-10-27 Generating models for integrated circuits with sensitivity-based minimum change to existing models
US12/259,050 2008-10-27

Publications (2)

Publication Number Publication Date
CN101727515A true CN101727515A (zh) 2010-06-09
CN101727515B CN101727515B (zh) 2012-07-18

Family

ID=42118338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101469843A Expired - Fee Related CN101727515B (zh) 2008-10-27 2009-06-05 生成用于集成电路的目标器件的模型文件的方法

Country Status (2)

Country Link
US (1) US8122406B2 (zh)
CN (1) CN101727515B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113343630A (zh) * 2021-06-25 2021-09-03 海光信息技术股份有限公司 建模方法及建模装置、电子设备及存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8515715B2 (en) 2011-06-17 2013-08-20 International Business Machines Corporation Method, system and program storage device for simulating electronic device performance as a function of process variations
US8375345B1 (en) * 2012-02-16 2013-02-12 International Business Machines Corporation Soft-bounded hierarchical synthesis
DE102013106539B4 (de) * 2013-03-12 2020-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
WO2024178380A1 (en) * 2023-02-24 2024-08-29 Tokyo Electron Limited Method for cell layout

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788983B2 (ja) * 2003-07-10 2006-06-21 松下電器産業株式会社 半導体集積回路装置
CN1272736C (zh) * 2004-02-20 2006-08-30 清华大学 基于模块变形和概率局部搜索的集成电路模块级布局方法
US7251806B2 (en) * 2004-04-09 2007-07-31 Synopsys, Inc. Model-based two-dimensional interpretation filtering
US7310792B2 (en) * 2004-06-15 2007-12-18 Cadence Design Systems, Inc. Method and system for modeling variation of circuit parameters in delay calculation for timing analysis
JP2008523516A (ja) * 2004-12-10 2008-07-03 アノバ・ソリューションズ・インコーポレーテッド 集積回路設計および製造のための確率解析プロセス最適化

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113343630A (zh) * 2021-06-25 2021-09-03 海光信息技术股份有限公司 建模方法及建模装置、电子设备及存储介质
CN113343630B (zh) * 2021-06-25 2023-09-05 海光信息技术股份有限公司 建模方法及建模装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN101727515B (zh) 2012-07-18
US8122406B2 (en) 2012-02-21
US20100106469A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
US8037433B2 (en) System and methodology for determining layout-dependent effects in ULSI simulation
Yang et al. FinPrin: FinFET logic circuit analysis and optimization under PVT variations
Kaczer et al. The relevance of deeply-scaled FET threshold voltage shifts for operation lifetimes
CN101727515B (zh) 生成用于集成电路的目标器件的模型文件的方法
Rossi et al. Reliable power gating with NBTI aging benefits
Kaczer et al. The defect-centric perspective of device and circuit reliability—From gate oxide defects to circuits
Toledano-Luque et al. Defect-centric perspective of time-dependent BTI variability
Mukhopadhyay et al. Modeling and analysis of loading effect on leakage of nanoscaled bulk-CMOS logic circuits
Chaudhuri et al. Accurate leakage estimation for FinFET standard cells using the response surface methodology
Amuru et al. An efficient gradient boosting approach for PVT aware estimation of leakage power and propagation delay in CMOS/FinFET digital cells
Agarwal et al. Accurate estimation and modeling of total chip leakage considering inter-& intra-die process variations
da Silva et al. PVT variability analysis of FinFET and CMOS XOR circuits at 16nm
Rjoub et al. Efficient multi‐threshold voltage techniques for minimum leakage current in nanoscale technology
Yang et al. Fin Prin: analysis and optimization of FinFET logic circuits under PVT variations
Khursheed et al. Modeling the impact of process variation on resistive bridge defects
Han et al. Variation-aware aging analysis in digital ICs
Zhang et al. Fast, accurate variation-aware path timing computation for sub-threshold circuits
Brendler et al. Work-function fluctuation impact on the SET response of FinFET-based majority voters
Lee Compact modeling for simulation of circuit reliability: Historical and industrial perspectives
da Silva et al. Finfet variability and near-threshold operation: Impact on full adders design using XOR blocks
Tassis et al. Variability of nanoscale triple gate FinFETs: Prediction and analysis method
Sootkaneung et al. NBTI in FinFET circuits under the temperature effect inversion
Singh et al. A Machine Learning Based Reliability Analysis of Negative Bias Temperature Instability (NBTI) Compliant Design for Ultra Large Scale Digital Integrated Circuit
Garg et al. Accurate and efficient estimation of dynamic virtual ground voltage in power gated circuits
Aziz et al. Analyze of threshold voltage in SOI PMOSFET device using Taguchi method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

CF01 Termination of patent right due to non-payment of annual fee