CN101726320A - 正余弦输出型编码器本身精度补偿系统 - Google Patents

Abstract

本发明公开了一种正余弦输出型编码器本身精度补偿系统，是在正余弦输出型编码器细分技术为基础，在对正余弦输出型编码器进行提高分辨率的细分过程中将误差进行补偿，从而提高编码器反馈值的精度。通过正余弦输出型编码器本身精度补偿方法结合正余弦编码器精度补偿装置，包括差补周期产生模块、正余弦数据采样和计算模块、整周期计算模块、查表模块、输出模式选择模块、脉冲模式输出模块、绝对值输出模块、误差表存放模块以及求和模块；使该系统具有实施简单、使用效果好，而且具有良好的适应性适于在所有使用正余弦信号输出的位置测量、角度测量、运动控制领域，如数控机床、高精度的测量仪器等领域广泛推广。

Description

正余弦输出型编码器本身精度补偿系统

技术领域

本发明涉及一种编码器精度补偿系统，尤其涉及一种正余弦输出型编码器本身精度补偿系统。

背景技术

近几年新兴的产品正余弦输出的编码器以其精度好，后续处理简单快捷，数值直观易用在数控领域被广泛应用，正余弦输出的编码器是高分辨率高精度低成本的平衡产品，有很多优势：

1、输出波形包含相对的相位信息，因此可以利用特定插值法实现分辨率大大提高，而不需要提高物理刻线。

2、正余弦输出的编码器输出频谱比较纯净，频谱特异成分少，因此较方波输出和绝对值输出编码器更加适合远距离的传输，衰减小，距离远。

3、在相同的数学分辨率下，物理刻线比方波式输出的编码器少很多，可以提供更高的转速。

基于以上的特点，正余弦编码器在很多中档至高档的数控机床和测绘系统中被大量使用。通过细分技术(此技术为本专利申请人同时上报的另一项专利的内容，具体内容在下面进行介绍。)可以大大提高正余弦输出型编码器的分辨率(最高可到上万倍)。但确无法提高正余弦输出型编码器的精度，因为精度又正余弦输出型编码器生产完成后已经固定，编码器生产厂商会根据不同的精度将正余弦输出型编码器分成不同的档次，精度越高的价格越贵，而且精度特别高的种类还对我国禁运，而对于低精度产品进行补偿的装置或系统目前尚未被研制，所以一种具有精度补偿功能的新型的细分系统急需被研制，来解决低精度编码器如何提高精度的问题。

如图1所示上述细分技术具体内容如下：一种正余弦细分装置，首先，差补周期产生模块产生整个装置的计算周期脉冲信号，用以控制装置启动和按照规定的时钟周期进行各命令的执行；然后，正余弦数据采样和计算模块用于接收编码器输出的两路正余弦信号(两路正余弦信号为A，B相或C，D相信号)，对这两路正余弦信号的电压值先进行12位(或14位)的A/D转换，就能得到这个两路正余弦信号的电压值所对应的数字量。该数字量为12位A/D转换器得到的，所以可达到的最大细分倍数为2的12次幂，即4096倍。同理用14位A/D转换器可以达到的最大细分倍数16384倍；其中的计算过程是，将采样过程获得的两路正余弦信号的电压值的数字量进行除法的操作，即用A相信号A/D转换后的数字量除以B相信号A/D转换后的数字量(或用C相信号A/D转换后的数字量除以D相信号A/D转换后的数字量)。其中A/D的位数决定的是细分倍数的最大值，如12位的A/D最大的细分倍数可达4096倍。也可以实现比它小的2048，1024，512，256，128，64，32倍。

整周期计算模块，用于对编码器输入的正余弦信号进行整周期的计数。正余弦信号的整周期计算模块，将编码器输出的正余弦信号进行整周期的计数，编码器旋转一周，计数值的增量等于编码器的线数，要对输入信号要进行滤波，要处理整周期波形的滞后现象。

通过一种数字滤波的方法(就是在一个高频的时钟控制下对方波信号的高电平(或低电平)进行多次采样，取多数的情况。(如对高电平采样5次，由于干扰有一次为0，四次为1，就认为结果为1))，将高频干扰滤除掉，以防整周期计数值出现偏差。其中，要处理整周期波形的滞后现象包括想对输入的正余弦波进行整周期计数，先要对正余弦波进行方波整形，是通过比较器实现的，(就是正余弦信号的电压高于某个值时，如2.5V，就整成高电平，低于2.5V时就整成低电平)也是很通用的方法。(这是对整周期波形的处理)。否则无法进行计数。整形完成后进行计数操作，在这期间需要将滞后的部分补偿回来。

正余弦波进行整形包括在纯硬件基础上将波形变为易处理的形式，但在这一过程中，新的波形将相对输入的波形产生滞后。为解决这种滞后进行周期计算时需要将整周期的滞后值进行补偿，通过AD输出值的采样和计算模块中得到的一个同步信号，将滞后值进行补偿计算，从而使整周期计数值不会因为滞后产生误差。

其中正余弦数据采样和计算模块处理后的数据交与查表模块，由查表模块根据内储存的两路正余弦波电压值数字量的除法值所对应细分值的数据表进行比较，以此获取细分值。由于输入的A，B两相正余弦信号经过A/D转换后得到它们的数字量。计算过程是将这两个数字量进行除法操作，这个除法所的到的值和采样A，B相信号的值共同确定了这个除法值在一个正余弦周期内的唯一性，所以进行具体如下操作以实现两路正余弦波电压值数字量的除法值所对应细分值的数据表的形成：

以32倍细分为例进行说明，取相位差为90°两路正余弦波e和f(A相与B相或C相与D相信号相位相差为90°)，e的相位超前于f 90°(A相是超前于B相90°的，C相是超前于D相90°的)，它们的振幅为M，当使用12位A/D转换器时，A，B相正余弦信号的振幅为4096，因此取M为4096，同理当使用14位A/D转换器时，M的值取16384，这样就可以保证所取的e，f正余弦波与A，B相正余弦信号(或C，D相正余弦信号)在幅度和相位上完全一致。也就可以保证e，f正余弦波与A，B相正余弦信号(或C，D相正余弦信号)在同一个位置上所算得的除法值是相同的。将e，f的一个周期均等的分成32份，取e，f正余弦波32份中每一份的起点和终点的幅度值进行除法(用e除以f，这个与A除以B对应)，因为第一段的终点是第二段的起点，所以得到了32个除法的结果，将除法之后的数值形成一个表，存储在查表模块中。

查找的过程是一个比较的过程，每一次采样和计算模块得到一个A，B相正余弦信号经过A/D转换后的数字量的除法结果后，将这一个结果同表中的32个已存储的数据进行比较大小的操作，经比较后会发现这一次A，B相正余弦信号经过A/D转换后的数字量的除法结果会在32段中某一段的起点除法值和终点除法值之间，假设在第5段起点除法值和终点除法值之间，那么得到的细分值就是5，后交与求和模块进行具体值的求得。

求和模块进行的操作是，先将整周期计数模块所得到的对A，B相正余弦信号的整周期的计数值乘以当前的细分倍数，然后用这一乘法后的结果与查表模块查出的当前A，B相正余弦信号的细分值进行加法操作；将整周期计算值和细分值进行求和后经过输出模式选择模块的选择，以脉冲的形式输出或以绝对值的形式输出。

输出模式选择模块根据参数选择输入模块输入的指令进行输出模式的切换工作，当选择脉冲输出模式时，本模块将求和模块最终得到的加法的结果传递给脉冲输出模块；同样当选择绝对值输出模式时，本模块将求和模块最终得到的加法的结果传递给绝对值输出模块。

脉冲模式输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以脉冲的形式输出；实现过程如下：例如：假设差补周期为800ns，在这个周期的起始点将输出模式选择模块传递过来的求和和模块最终得到的加法的结果记录一次，然后在这个周期的结束点再记录一次输出模式选择模块传递过来的求和和模块最终得到的加法的结果，用后一次记录的数据减去前一次的得到的记录数据所得到的数值就是要输出的脉冲个数，然后用800ns除以要输出的脉冲个数就能得到要输出的一个脉冲的时钟周期，最后将这些脉冲在800ns中连续的输出。

输出模式选择模块传递过来的求和模块最终得到的加法的结果就是要输出的绝对位置数据。将这一数据通过串行数据传输的方式输出，即将绝对值输出模块接收到的输出模式选择模块传递过来的求和模块最终得到的加法的结果转化成二进制数据，然后从数据的低位到高位依次的输出。

参数选择输入模块，提供用户选择的参数信息读入到系统中，然后根据这一信息，来控制细分专用芯片的某些模块根据用户的选择进行相应的工作方式的切换。

1、参数选择输入模块将A，B相正余弦信号是否需要互换位置的信息传递给采样和计算模块，这样采样和计算模块就可以根据这一信息进行A，B相正余弦信号是否互换位置的操作，这么做的好处是当连接信号线的人员将输入到细分器的编码器信号线中的A相信号接到B相上，B相信号接到A相上时，可以不必从新接线，通过细分器专用芯片用户参数输入方式快速的将A，B相正余弦信号互换位置。

2、参数选择输入模块将用户所需要的细分倍数的信息传递给查表模块，查表模块就可以根据这一信息生成用户要求选择的细分倍数的的表格。

3、参数选择输入模块将用户所需要的细分倍数的信息传递给求和模块，求和模块中整周期的计数值乘以的细分倍数就可以根据这一信得到。

4、参数选择输入模块将用户所需要的输出模式信息传递给输出模式选择模块，输出模式选择模块就可以根据这一信息进行输出模式的切换工作。

发明内容

本发明针对以上问题的提出，而研制一种以正余弦输出型编码器细分技术为基础，在对正余弦输出型编码器进行提高分辨率的细分过程中将误差进行补偿，从而提高编码器反馈值的精度。本发明具体采用的技术手段如下：

一种正余弦输出型编码器本身精度补偿方法，其特征在于包括如下步骤：

1)将一个需要修正的低精度正余弦输出型编码器与一个高精度正余弦输出型编码器进行同轴安装；

2)将低精度正余弦输出型编码器和高精度正余弦输出型编码器分别连接细分器；

3)根据两个编码器的线数来调整细分器的细分倍数，使两个编码器旋转一周得到的相同的位置值数；

4)在编码器旋转的一周之内取相应个测试点，在每个测试点上分别取低精度正余弦输出型编码器和高精度正余弦输出型编码器的细分值；

5)然后将两个值作差，得到低精度正余弦输出型编码器相对于高精度正余弦输出型编码器的测试点的相对误差值；

6)将两个测试点之间近似为一条线段，连接相邻的两点得到低精度正余弦输出型编码器旋转一周的误差曲线，根据误差曲线可以获得低精度正余弦输出型编码器一周任意点的相对误差值；

7)将步骤6获取的误差值作成误差表，作为低精度正余弦输出型编码器输出各个位置的补偿值，对低精度编码器的误差进行修正。

还包括对补偿误差值进行修正的步骤，具体如下：

a)将误差表输入到低精度正余弦输出型编码器的细分器中，继续上述1至4的步骤，将低精度正余弦输出型编码器各测试点的绝对位置值同当前绝对位置值对应在误差表的修正值相加；

b)将经修正后的修正值同高精度正余弦输出型编码器测得的位置值进行比对，以获取误差值；

c)判断步骤b获得的各测试点的误差值是否满足设定的精度要求，满足则将上述步骤中获得取的误差表作为最终低精度正余弦输出型编码器的误差表；不满足则返回上述步骤1从新进行低精度正余弦输出型编码器误差表的获取。

一种正余弦编码器精度补偿装置，包括：

差补周期产生模块，，用于产生启动脉冲信号和整个装置运行的周期时序；

正余弦数据采样和计算模块，用于接收编码器输出的两路正余弦信号，并对这两路正余弦信号的电压值进行A/D转换，已获得这个两路正余弦信号的电压值所对应的数字量，后对采样获得的两路正余弦信号的电压值的数字量进行除法的操作；

整周期计算模块，用于对编码器输入的正余弦信号进行整周期的计数；

查表模块，用于将正余弦数据采样和计算模块处理后的数据，同查表模块内储存的两路正余弦波电压值数字量的除法值所对应细分值的数据表进行比较，以此获取细分值；

输出模式选择模块，用于根据输入的指令进行输出模式的切换工作，当选择脉冲输出模式时，本模块将求和模块最终得到的加法的结果传递给脉冲输出模块；同样当选择绝对值输出模式时，本模块将求和模块最终得到的加法的结果传递给绝对值输出模块；

脉冲模式输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以脉冲的形式输出；

绝对值输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以数据的形式直接输出；

其特征在于还包括：误差表存放模块，用于存储上述方法获得的正余弦输出型编码器一周任意点的误差值；

求和模块，用于将查表模块查出的当前正余弦信号的细分值相对误差表存放模块的误差值进行累加后的补偿值，与整周期计数模块所得到的编码器输入整周期正余弦信号个数乘以当前的细分倍数后的结果进行加法操作；

所述正余弦数据采样和计算模块及周期计算模块同编码器相连接进行同步采样，所述正余弦数据采样和计算模块同整周期计算模块相连接向其发送同步信号；所述差补周期产生模块同正余弦数据采样和计算模块相连接向其发送启动脉冲信号，所述正余弦数据采样和计算模块同查表模块相连接；所述整周期计算模块将计录编码器输入的整周期正余弦信号的个数发送到与其连接的求和模块中；所述求和模块将与其连接的查表模块查出的当前正余弦信号的细分值，经与求和模块相连接的误差表存放模块的误差值进行累加后的补偿值同整周期计算模块发送过来的输入整周期正余弦信号个数乘以当前的细分倍数值进行求和后，发送到与其连接的输出模式选择模块上，经输出模式选择模块的选择后，由脉冲模式输出模块以方波的形式输出或由绝对值输出模块以数据形式直接输出。

还包括单圈整周期计数模块同求和模块相连接，用于对正余弦信号的整周期计数操作但当编码器过零点时将该模块的计数值进行清零。

各组成模块都集成在现场可编程门阵列FPGA中。

在掌握了正余弦输出型编码器的细分技术后，在细分的过程中将低精度编码器产生的误差进行修正，就能在低成本的前提下获得高精度正余弦输出型编码器相同的效果，从而提高使用这种编码器设备的精度，也能打破无法获得高精度正余弦输出型编码器的尴尬。

单芯片系统是将电子系统的全部设备集中设计在同一片芯片上，通过一定的协调机制对系统中的各个设备进行协作管理，以达成系统级的功能实现。单芯片系统普遍具有结构简单的特点，同时硅知识产权核复用技术也简化并加快了单芯片系统的设计过程，既可以根据具体需求方便的对应用功能模块进行增减，又可以使升级和修改变得更为容易。另外，发明所述方法实施简单、使用效果好，而且具有良好的适应性。其装置结构简单，不仅便于生产，而且成本低廉适于在所有使用正余弦信号输出的位置测量、角度测量、运动控制领域，如数控机床、高精度的测量仪器等领域广泛推广。

附图说明

图1为背景技术所述细分装置的结构示意图；

图2为采用正余弦输出型编码器本身精度补偿方法的系统结构示意图；

图3为本发明所述正余弦编码器精度补偿装置的结构示意图；

图4为采用正余弦输出型编码器本身精度补偿方法流程图；

图5为实施例中未经过补偿前的误差测试点和这些测试点连成的曲线图；

图6为实施例中经过补偿后再次测得的误差曲线图。

具体实施方式

如图3所示，该系统所使用的装置包括：差补周期产生模块，正余弦数据采样和计算模块，整周期计算模块，查表模块，输出模式选择模块，脉冲模式输出模块和绝对值输出模块。其功能和结构同背景技术中所介绍的细分装置的完全相同这里就不在进行描述。不同的在于新增加了误差表存放模块，用于存储上述方法获得的正余弦输出型编码器一周任意点的误差值；原来的求和模块变为，将查表模块查出的当前正余弦信号的细分值相对误差表存放模块的误差值进行累加后的补偿值，与整周期计数模块所得到的编码器输入整周期正余弦信号个数乘以当前的细分倍数后的结果进行加法操作。另外，为配合使用该装置还设置了单圈整周期计数模块同求和模块相连接，用于对正余弦信号的整周期计数操作但当编码器过零点时将该模块的计数值进行清零。

上述各组成模块都集成在现场可编程门阵列FPGA中或将各模块按FPGA的形式进行设计将其集成在单芯片中。

下面重点介绍该系统采用的补偿方法：

如图2、图3和图4所示的正余弦输出型编码器本身精度补偿方法，包括如下步骤：

1)将一个需要修正的低精度正余弦输出型编码器与一个高精度正余弦输出型编码器进行同轴安装(如图2所示)；

2)将低精度正余弦输出型编码器和高精度正余弦输出型编码器分别连接细分器；

3)根据两个编码器的线数来调整细分器的细分倍数，使两个编码器旋转一周得到的相同的位置值数；

4)在编码器旋转的一周之内取相应个测试点，在每个测试点上分别取低精度正余弦输出型编码器和高精度正余弦输出型编码器的细分值；

5)然后将两个值作差，得到低精度正余弦输出型编码器相对于高精度正余弦输出型编码器的测试点的相对误差值；

6)将两个测试点之间近似为一条线段，连接相邻的两点得到低精度正余弦输出型编码器旋转一周的误差曲线，根据误差曲线可以获得低精度正余弦输出型编码器一周任意点的相对误差值；具体实现如下：

上述单圈整周期计数模块与整周期计数模块相比同样完成对A，B相正余弦信号的整周期计数操作，不同的是当编码器过零点(即Z信号脉冲出现)时将单圈整周期计数模块的计数值进行清零操作，以2048线编码器为例，整周期计数值等于编码器当前运行的完整的圈数乘以2048再加上单圈整周期的计数值。这样做的目的是为了确定编码器当前距零点旋转到的角度值。例如，当单圈整周期计数值为1024(以2048线的编码器为例)时，编码器距零点旋转过了180°。每个误差点的横坐标就是当前编码器距零点旋转过的这个角度值，每个误差点的纵坐标为当前测试所得到的误差值。

每两个误差点之间近似为一条线段(1个合格的编码器应该满足这一条件)，就可以根据这两个误差点横坐标和纵坐标计算出这条线段的斜率(如图5所示，A段的两个误差点的坐标分别是(120，-25)和(132，-17)，这样斜率即为2/3)，然后根据斜率可以计算出这两点之间任意点的误差值，从而计算出整周(编码器旋转一周)内的误差值。如果细分的倍数有限就可以直接计算出每个细分值的误差值，并将其存储在误差表中；当细分倍数比较大，相对细分值的误差值的误差表也就比较庞大，为避免这种情况发生，采用下列方法简化误差表：将获得的误差点坐标存储到误差表存放模块中，根据单圈整周期计数值就可以计算出当前编码器距零点旋转的角度值(当前编码器停留点的横坐标)，将当前点的横坐标与误差表中误差点的横坐标进行比较操作，当前点的横坐标介于误差表中某两个相邻的误差点的横坐标之间时，就确定了当前点在误差表中这两个相邻的误差点所形成的线段上，这条线段的斜率由这条线段的起始点和结束点坐标算出，又知道当前点的横坐标，所以可以计算出当前点的纵坐标，也就是当前的误差值。

7)将步骤6获取的误差值作成误差表，作为低精度正余弦输出型编码器输出各个位置的补偿值存放在上述装置的误差表存放模块中，对低精度编码器的误差进行修正。

为保证其进度对补偿误差值进行修正的步骤，具体如下：

a)将误差表输入到低精度正余弦输出型编码器的细分器中，继续上述1至4的步骤，将低精度正余弦输出型编码器各测试点的绝对位置值同当前绝对位置值对应在误差表的修正值相加；

b)将经修正后的修正值同高精度正余弦输出型编码器测得的位置值进行比对，以获取误差值；

c)判断步骤b获得的各测试点的误差值是否满足设定的精度要求，满足则将上述步骤中获得取的误差表作为最终低精度正余弦输出型编码器的误差表；不满足则返回上述步骤1从新进行低精度正余弦输出型编码器误差表的获取。

修正后的绝对位置值是由绝对位置值加上当前编码器距零点旋转的角度的补偿值根据细分器的工作原理的描述，求和模块中最后得到的是当前编码器运行的绝对位置值(即整周期计数乘以当前细分倍数再加上当前细分值)，根据单圈整周期计数值可以确定编码器距零点旋转的角度，再根据，以2048线编码器为例，整周期计数值等于编码器当前运行的完整的圈数乘以2048再加上单圈整周期的计数值，单圈整周期计数值与整周期计数值是同步加减的。所以可以根据单圈整周期的计数值所算出的编码器距零点旋转的角度值，来确定修正后的绝对位置值是由绝对位置值加上当前编码器距零点旋转的角度的补偿值。

求和模块运算的最终结果变为修正后的绝对位置值，然后进行重复之前的误差测出步骤。例如：在编码器旋转的一周之内取若干个测试点，在每个测试点上分别取低精度正余弦输出型编码器和误差为±1″的高精度正余弦输出型编码器的细分值。

然后将两个值作差，得到低精度正余弦输出型编码器相对于误差为±1″的高精度正余弦输出型编码器的相对误差值。

将两个测试点之间近似为一条线段，连接相邻的两点得到低精度正余弦输出型编码器旋转一周的误差曲线，根据误差曲线可以计算出低精度正余弦输出型编码器一周任意点的相对误差值。重新得到新的误差表，然后分析新的误差表数据，看是否已将满足精度要求，假设低精度编码器的物理精度是±35″(测得的曲线如图5所示)，要求修正到的精度是±5″，当经过一次误差补偿后，测得的新的误差曲线满足±5″(如图6所示)的精度时，补偿操完成，当进行一次误差补偿后，测得的新的误差曲精度大于±5″，那么就根据新的误差曲线来进行二次修正工作，如此循环操作，直到误差曲线满足精度的要求。

这样编码器一周内的任意位置都对应唯一一个误差修正值，从而很好的改善了低精度正余弦输出型编码器的精度。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种正余弦输出型编码器本身精度补偿方法，其特征在于包括如下步骤：

1)将一个需要修正的低精度正余弦输出型编码器与一个高精度正余弦输出型编码器进行同轴安装；

2)将低精度正余弦输出型编码器和高精度正余弦输出型编码器分别连接细分器；

3)根据两个编码器的线数来调整细分器的细分倍数，使两个编码器旋转一周得到的相同的位置值数；

4)在编码器旋转的一周之内取相应个测试点，在每个测试点上分别取低精度正余弦输出型编码器和高精度正余弦输出型编码器的细分值；

5)然后将两个值作差，得到低精度正余弦输出型编码器相对于高精度正余弦输出型编码器的测试点的相对误差值；

6)将两个测试点之间近似为一条线段，连接相邻的两点得到低精度正余弦输出型编码器旋转一周的误差曲线，根据误差曲线可以获得低精度正余弦输出型编码器一周任意点的相对误差值；

7)将步骤6获取的误差值作成误差表，作为低精度正余弦输出型编码器输出各个位置的补偿值，对低精度编码器的误差进行修正。

2.根据权利要求1所述的一种正余弦输出型编码器本身精度补偿方法，其特征在于还包括对补偿误差值进行修正的步骤，具体如下：

a)将误差表输入到低精度正余弦输出型编码器的细分器中，继续上述1至4的步骤，将低精度正余弦输出型编码器各测试点的绝对位置值同当前绝对位置值对应在误差表的修正值相加；

b)将经修正后的修正值同高精度正余弦输出型编码器测得的位置值进行比对，以获取误差值；

c)判断步骤b获得的各测试点的误差值是否满足设定的精度要求，满足则将上述步骤中获得取的误差表作为最终低精度正余弦输出型编码器的误差表；不满足则返回上述步骤1从新进行低精度正余弦输出型编码器误差表的获取。

3.一种正余弦编码器精度补偿装置，包括：

差补周期产生模块，用于产生启动脉冲信号和整个装置运行的周期时序；

正余弦数据采样和计算模块，用于接收编码器输出的两路正余弦信号，并对这两路正余弦信号的电压值进行A/D转换，已获得这个两路正余弦信号的电压值所对应的数字量，后对采样获得的两路正余弦信号的电压值的数字量进行除法的操作；

整周期计算模块，用于对编码器输入的正余弦信号进行整周期的计数；

查表模块，用于将正余弦数据采样和计算模块处理后的数据，同查表模块内储存的两路正余弦波电压值数字量的除法值所对应细分值的数据表进行比较，以此获取细分值；

输出模式选择模块，用于根据输入的指令进行输出模式的切换工作，当选择脉冲输出模式时，本模块将求和模块最终得到的加法的结果传递给脉冲输出模块；同样当选择绝对值输出模式时，本模块将求和模块最终得到的加法的结果传递给绝对值输出模块；

脉冲模式输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以脉冲的形式输出；

绝对值输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以数据的形式直接输出；

其特征在于还包括：误差表存放模块，用于存储上述方法获得的正余弦输出型编码器一周任意点的误差值；

求和模块，用于将查表模块查出的当前正余弦信号的细分值相对误差表存放模块的误差值直接或误差值计算后进行累加的补偿值，与整周期计数模块所得到的编码器输入整周期正余弦信号个数乘以当前的细分倍数后的结果进行加法操作；

所述正余弦数据采样和计算模块及周期计算模块同编码器相连接进行同步采样，所述正余弦数据采样和计算模块同整周期计算模块相连接向其发送同步信号；所述差补周期产生模块同正余弦数据采样和计算模块相连接向其发送启动脉冲信号，所述正余弦数据采样和计算模块同查表模块相连接；所述整周期计算模块将计录编码器输入的整周期正余弦信号的个数发送到与其连接的求和模块中；所述求和模块将与其连接的查表模块查出的当前正余弦信号的细分值，经与求和模块相连接的误差表存放模块的误差值进行累加后的补偿值同整周期计算模块发送过来的输入整周期正余弦信号个数乘以当前的细分倍数值进行求和后，发送到与其连接的输出模式选择模块上，经输出模式选择模块的选择后，由脉冲模式输出模块以方波的形式输出或由绝对值输出模块以数据形式直接输出。

4.根据权利要求3所述的正余弦编码器精度补偿装置，其特征在于还包括单圈整周期计数模块同求和模块相连接，用于对正余弦信号的整周期计数操作但当编码器过零点时将该模块的计数值进行清零。

5.根据权利要求3或4所述的正余弦编码器精度补偿装置，其特征在于上述各组成模块都集成在现场可编程门阵列FPGA中。

Images