CN101720463A - 基于设计规则和用户约束的半导体布图修正方法 - Google Patents
基于设计规则和用户约束的半导体布图修正方法 Download PDFInfo
- Publication number
- CN101720463A CN101720463A CN200880019633A CN200880019633A CN101720463A CN 101720463 A CN101720463 A CN 101720463A CN 200880019633 A CN200880019633 A CN 200880019633A CN 200880019633 A CN200880019633 A CN 200880019633A CN 101720463 A CN101720463 A CN 101720463A
- Authority
- CN
- China
- Prior art keywords
- proximity
- triggering factors
- design rule
- constraints
- semiconductor layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种半导体布图的修正方法,所述布图包含具有角和边的半导体材料的对象,该方法包括以下步骤:接收接近性、触发因素和设计规则的组的步骤(61),接近性指示相邻的边和/或角之间的关系;触发因素规定这样的修正边界:在此边界内接近性是有效的;而设计规则描述半导体布图的物理要求;基于接收到的接近性、触发因素和设计规则产生约束组的步骤(62),其中每个约束规定了在不改变接近性的条件下半导体布图可以被修正的限度;以及求解约束以获得修正了的半导体布图的步骤(63)。
Description
技术领域
本发明涉及半导体布图的修正方法。半导体布图包含具有角和边的半导体材料的对象。本方法包括接收布图描述,产生描述布图可以被修正的程度的方程,以及求解这些方程得到修正的布图。
本发明还涉及用于修正半导体布图的系统和计算机程序产品。
背景技术
半导体布图包含通过导电材料或者半导体材料相互连接的半导体材料的对象。这些对象通常是具有角和边的多边形,这些多边形具有在二维坐标系中的坐标。这些对象可以位于不同的层,使布图成为三维系统。
布图修正包括,例如,布图移植、设计规则改正或者布图压缩。布图压缩是使半导体布图的尺寸最小化的方法。其他修正技术主要基于布图压缩,但还具有其他的优化基准。在布图压缩系统中,其主要优化基准是布图的尺寸。在进行优化时要考虑设计规则组。半导体布图必须符合若干设计基准,这些基准被记为设计规则以及附加的(局部)约束组。在一维压缩中,通过两遍处理来修改布图:在第一遍处理中,边仅沿一个维度移动,而在第二遍处理中,沿其他维度移动边。在此过程中,利用给定的约束组和设计规则优化布图的优化问题通常被翻译成可以利用已知的算法解决的线性问题。
但是,一维修正的确有一些缺点。沿一个维度的修正对在其他维度上的修正有影响。一维修正的结果不是最优的,原因在于问题被分成了两个不同的单独的优化问题。另外,修正操作的结果取决于哪一个维度先被修正,而并未考虑二维设计规则和约束。
由David P.Marple提出的、公开号为US 2003/009728的美国专利申请给出了一种二维压缩方法,该方法允许横向、纵向和对角线约束。对角线约束本质上是非线性的,因此非常难以解决。为了使该压缩可执行,对非线性约束采用了线性近似。如此就线性解决器解决了二维压缩问题。如果在压缩后发现非线性函数的线性化不是良好的近似,就进行附加的迭代以改正布图。
Marple方法以及其他的二维压缩方法的问题在于,二维压缩给予了大量的移动自由度,因此难以预测在输出结果中哪些布图对象是相邻的。相邻的对象需要被约束,例如它们之间的最小距离。因此,如果,在理论上,每个对象可以与其他每个对象相邻,则必须对所有的布图对象对之间施加约束。因此约束的数量的数量级关于布图对象数量为二次关系。对于当前的大芯片设计,这将导致大量的约束从而使问题变得对于当前的计算机和内存而言太大。
发明内容
本发明的目的在于提供一种适合于二维布图修正并使用了合理数量的约束的半导体布图的修正方法。此处所谓“合理”意指约束的数量大大少于布图对象数量的二次方的数量级。
根据本发明的第一方面,该目的通过提供一种半导体布图的修正方法来实现,其中布图包含具有角和边的半导体材料的对象。该方法包括以下步骤:接收接近性、触发因素和设计规则的组的步骤,接近性指示相邻的边和/或角之间的关系,触发因素规定这样的修正边界:在此边界内接近性是有效的,而设计规则描述半导体布图的物理要求;基于接收到的接近性、触发因素和设计规则产生约束组的步骤,其中约束组中的每个约束规定了在不改变接近性的条件下半导体布图可以被修正的限度;以及求解约束以获得修正了的半导体布图的步骤。
接近性是相邻的边和/或角之间的关系。触发因素描述了在哪些边界内布图可以被修正以及在哪些边界内当前的接近性组是有效的。由于仅在直接相邻的对象之间定义了接近性,关系的数量保持得比较小并且与对象得数量成线性关系。欧洲专利申请第07104863号给出了一种用于扫描半导体布图并将接近性和触发因素存储于数据库中的方法和系统。上述专利申请还给出了对接近性和触发因素的扩展描述,通过引用将上述专利申请包含于此。
当对接近性施加设计规则时就得到了约束。一个示例性的设计规则可以规定两个对象之间的最小距离。接近性组定义了在布图中必须施加该设计规则的位置。接近性可以和与此相关的布图信息以及要施加于此的设计规则一起产生约束。
约束还源于触发因素。触发因素定义了这样的边界:在这些边界内部,接近性组提供布图的拓扑的提供有效描述。通过基于触发因素产生约束,保证了接近性在布图修正后依然有效。因此,可以不考虑初始布图中不直接相邻的对象之间的关系。这使得要求解的约束组比较小。然后求解从接近性、触发因素和设计规则导出的约束组,其解描述了修正了的布图。
本发明的优选实施方式还包括以下步骤:识别至少一个关键约束,该关键约束通过限制特定的一个对象的移动自由度来禁止对半导体布图的进一步优化;调适至少一个触发因素以增加特定的一个对象的移动自由度;基于调适后的触发因素再产生约束组;以及求解再产生的约束组。
利用本发明的方法,半导体布图中的对象被从起始位置移动至终点位置。当在当前的约束组内不能再进行进一步优化时,修正结束。约束保证了对象不被移动至违反设计规则的位置或者初始的接近性组无效的位置。当修正结束时,一个或更多个对象可能被移动至几乎违反设计规则或者越过触发因素。这些禁止布图进一步优化的约束被称为“关键约束”。所有关键约束的列表称为“关键路径”。接近性和触发因素的组可以随后被改变以去除这些关键约束的至少一个并提供更大的移动自由度。优选地,通过首先受限去除或改变造成关键约束的触发因素来改变约束组。改变触发因素导致更大的移动自由度,或者至少在期望方向上导致更大的自由度。然后,调适接近性组以包含当使用新的移动自由度时可能直接相邻的对象间的相邻关系。为此目的,检查改变或者删除掉的触发因素四周的区域的接近性组的改变。某些接近性可能不再相关,因此可以被去除。可以从新的接近性和触发因素的组可以产生新的约束组。优选地,触发因素、接近性和/或约束的组的调适仅围绕关键路径局部地展开以避免不必要的计算。然后对修正的约束组求解以得到更好的布图。对前一个约束组的解最好可以用作解下一个需求组的基础。对触发因素和接近性的组的局部调适、约束的再产生以及对再产生的约束求解优选地重复直至获得满足优化基准的预定目标值的布图结构为止。优选地,由自动化系统进行调适,但是也可以要求需要操作者作出决定并指示系统施加一个或更多个调适。
根据本发明的第二方面,提供了一种用于修正半导体布图的系统,该布图包括具有角和边的半导体材料的对象。该系统包括输入单元和处理器。输入单元被设置为接收接近性、触发因素和设计规则的组,接近性指示相邻的边和/或角之间的关系;触发因素规定这样的修正边界:接近性在此边界内部有效;而设计规则描述半导体布图的物理要求。处理器被设置为基于接收到的接近性、触发因素和设计规则的组来产生约束组并求解约束组以获得修正后半导体布图,约束组中的每个约束定义了在不改变接近性的条件下半导体布图可以被修正的限度。
附图说明
在附图中,
图1给出了具有三个对象的半导体布图的一部分。
图2表示半导体布图的修正。
图3给出了半导体布图中对象的两个邻边。
图4给出了半导体布图中对象的两个邻边。
图5给出了半导体布图中的在对角线上的两个对角。
图6给出了根据本发明的方法的实施方式的流程图。
图7给出了在修正半导体布图后调适触发因素和接近性的示例。
具体实施方式
图1给出了具有三个对象(10,11,12)的二维半导体布图。根据其功能,对象(10,11,12)可以为导体、半导体或者绝缘材料。布图例如可以包含晶体管、连线、电阻、电容等。在图1中,对象以多边形表示。根据欧洲专利申请第07104863号所述的方法,布图的拓扑存储于具有边和接近性的数据库中。接近性(13,14,15)是直接相邻的边或角之间的关系。图1给出了所示的对象(10,11,12)的边和角之间的接近性关系(13,14,15)的部分。
本发明的方法利用了这样一个事实:即,直接相邻的要素之间的相互作用远比其他对象之间的相互作用重要。当修正布图时,要特别考虑直接相邻的要素之间的相互作用的影响。布图修正系统从数据库接收接近性组并分析接近性以发现设计规则的实例。例如,设计规则可以指定两个对象(10,12)的边之间的最小距离。接近性数据库包括这些边之间的接近性13。通过分析接近性组发现了边L与Q之间的设计规则的实例。产生限制边L与Q相对彼此移动的约束。在分析布图后,所获得的约束组得到解决以获得不违反约束且不违反设计规则的修正的布图。
图1还给出了边L和R的在对角线上的两个对角之间的接近性14。关于在对角线上的两个对边之间的距离的设计规则可以规定在两个方向(x和y)上的最小距离为100nm。接近性关系14与设计规则的组合可以得到以下两个约束:
xR-xL>=100
yT-yB>=100
图1还给出了对象11的两个对边之间的接近性15。关于对象11的最小和/或最大宽度的设计规则产生限制边的移动自由度的约束。
约束不仅仅从设计规则导出。图2给出了半导体布图的修正。在第一种情况下,对象22位于对象20和21之间。接近性关系26存在于对象21和22的邻边之间。当对象21被移动至新的位置时,由于相应的边不再直接相邻,接近性26消失。另外,需要新的触发因素24和27以定义对象21的边或角与对象20和22的边或角的新的关系。对象21中的接近性关系25并不受对象21移动到其新位置的影响。当对象21移动并越过对象22时,它变得更接近对象20。在第一种情况下,并未在对象20和21之间施加接近性,因此也不产生防止对象21向对象20移动得太近的约束。
为了防止在移动对象21时违反设计规则的可能性,必须对对象21的移动自由度进行限制。这通过基于触发因素增加额外的约束来实现。触发因素定义了对布图修正的限制,超出此限制则相应的接近性无效且布图的拓扑被改变。触发因素基于存储的相邻以及相应边缘和角部的相对位置确定。根据该发明,触发因素和接近性可以从数据库接收。替代地,作为布图修正方法的一部分,触发因素从接收到的布图信息产生。
图3给出了半导体布图中对象的两个邻边L和R,以及相关的接近性31和触发因素32,33,34。可以基于接近性31和设计规则产生第一约束:
xR-xL>=50
该第一约束防止边L和R彼此太近。例如,当边R沿角Ltop向上移动时,接近性31消失,布图的拓扑被改变。这可以通过定义触发因素33并从触发因素33和相应的边来产生约束来防止:
yRbottom<=yLtop
附加的约束可以保持角Rtop位于Ltop上方以及Rbottom位于Lbottom上方:
yRtop>=yLtop
yRbottom>=yLbottom
仅当边L的长度可变时才需要后一个约束。如果边L的高度保持恒定,则第三约束(yRtop>=yLtop)也防止角Rbottom移动到Lbottom下方。
图4给出了在半导体布图中对象的邻边L和R以及相关的接近性41和触发因素42、43的另一种情况。以下三个约束保证了缘R的整体保持在边L的右侧并以50nm的最小距离与之相对置:
yRtop<=yLtop
yRbottom>=yLbottom
xR-xL>=50
图5给出了半导体布图中对象的在对角线上的两个对角Ltop和Rbottom,以及相关的接近性51和触发因素52,53。为了保持Rbottom对角位于Ltop上方,以下两个约束就足够了:
xR>xL
yRbottom>yLtop
这些约束分别源自触发因素52和53。设计规则还可另外指定沿至少一个方向的最小距离,例如40nm。该设计规则产生至少其中之一不能被违反的以下约束:
xR-xL>=40
yRbottom-yLtop>=40
图5中的阴影部分表示角Rbottom会违反上述约束之一的区域。在欧几里德距离规则的情况下,后两个方程不是最优的,而利用欧几里德(二次)距离方程可以获得可能更小的结果。二次方程可以利用非线性解决器或者通过首先将二次方程线性化的方式求解(如US2003/0009728中所采用的那样)。
图6给出了本发明的方法的实施方式的流程图。在初始化步骤60期间,定义了一些起始参数。这种起始参数可以包括要解决的修正问题的类型(例如压缩、移植)、布图尺寸、输出设定、输入数据的存储位置等。
在数据输入步骤61,布图修正系统接收接近性、触发因素和设计规则的组。接近性可以从在扫描布图后存储于系统自身内的数据库获得。替代地,布图扫描可以由独立的系统进行,而接近性数据可以从外部来源得到。与边之间的接近性一起,可以关于施加接近性的材料和位置的拓扑来存储信息。这样的信息可以包括接近性关系的类型定义(空间、宽度、延伸、覆盖)。触发因素可以与接近性一起接收,或者系统可以基于接收到的接近性以及其他布图信息来确定触发因素。接近性和触发因素是描述布图的拓扑的信息。系统还接收设计规则。用于预定的修正的特定的设计规则可以由半导体芯片的制造商提供或采用标准设计规则。
在约束产生步骤62中,在数据输入步骤61接收的信息受到处理。系统遍历接近性组以发现设计规则的实例。在应该施加设计规则的位置,列出限制与该位置的相邻关系相对应的边缘的移动自由度的方程。如上所述,参照图3、4和5,方程也从触发因素导出。根据布图修正的目的用优化函数对方程组进行补充。在布图压缩系统中主要的优化标准是布图的尺寸。
在方程的求解步骤63中,可以利用一维或者二维布图修正来求解方程。在当前的约束组中的优化标准得到满足时求解步骤63结束。例如,当没有任何布图改动能够进一步减小布图尺寸而不违反约束时布图压缩结束。
求解通常在一个或者更多个约束限制一个或者多个对象在期望方向上的移动的点处结束。例如,在压缩布图期间,将第一对象从位于第二对象上方70nm处移动至第二对象上方50nm处。设计规则可以规定两个对象之间的最小距离为50nm。然后,与此设计规则和对象对应的约束禁止将第一对象移动得更低。因此,该约束被称为紧约束。如果没有进一步的布图改动可以在不违反约束的前提下缩小布图尺寸,则解决器停止。这些禁止进一步布图优化的紧约束被称为“关键约束”。
在结果分析步骤64中,关键约束被识别并产生所有关键约束的列表(此后称为“关键路径”)。某些紧约束是源自设计规则的距离约束。除非改变设计规则,否则这些约束不能够被去除。通常,设计规则是不可改变的固定规则。但有时,设计规则可能导致不能被同时满足的矛盾的约束。系统在可选地询问用户后可以决定改变或者删除设计规则。仅在布图中的某些特定的局部可以改变设计规则。其他关键约束由触发因素引起。触发因素与设计规则无关,如果将其忽略并不必然地导致违反设计规则。在忽略或改动这些触发因素(的一部分)后,布图对象的移动自由度发生改变,可以超出原始限制地修正布图。将对象移动超出原始边界会导致对布图的进一步优化。
触发因素定义这样的边界:接近性组在边界之间有效。在删除或改变触发因素后,可能会有供布图改动的空间。为了安全地改动布图而不引入设计规则违反,需要根据所用的标准产生新的接近性和约束,并需要删除冗余项。在调适步骤65中,触发因素的调整的结果得到计算。优选地,接近性的调适仅在改动后的触发因素的相邻者中局部地进行。通过仅局部地调适接近性组,避免了耗时的完整的布图扫描。在去除/改动了触发因素后选择重扫描区域的好的方法是仅考虑与触发因素相关的对象以及这些对象的直接相邻者。需要注意的是,在调适步骤65中布图并未被修正,仅修正了接近性、触发因素和约束。
调整后的接近性和触发因素的组,可选地与调整后的设计规则组一起,被用于以调适后的信息为输入数据重复执行约束产生步骤62。然后在求解步骤63中对再产生的约束组进行求解,其结果在结果分析步骤64中受到分析。这种反复过程重复执行直至修正产生期望的结果或者直至布图不可能进一优化为止。
图7给出了在修正半导体布图后调适触发因素和接近性的一个例子。在本发明的该示例性实施方式中,第一对象71平行于第二对象72地向下移动。源自触发因素73的约束使得第一对象71的底边位于第二对象72的底边的上方。其结果,第一对象71保持在第二对象72的右侧。在本发明的修正过程进行了一次后,第一对象71向下移动至第一对象71的底边与第二对象72的右下边恰好在同一高度之处。如果第一对象71进一步向下移动,则原始的接近性组将不再有效。如果源自该触发因素73的约束在“关键路径”上,即它禁止布图的进一步优化,则其是关键约束,最好将其去除或者改动。
进一步向下移动第一对象71并由此违反约束,并不立刻导致设计规则违反。因此,触发因素73可以被改动或者去除。此时,原始的约束(bottom2<=bottom1)被改成新的约束(bottom2>=bottom1),第一对象71的底边被允许移至第二对象72的底边的下方。但是,将第一对象71移动超出原始约束的确会产生多个新的接近性关系74。为了避免第一对象71移动得离第二对象72下方的对象太近,基于这些新的接近性关系74产生新的约束。为此目的,假定第一对象71在需要额外的接近性74的L下方移动了一个无限小的距离ε。优选地,对新的接近性和触发因素的扫描以及新的约束的产生仅在去除/改动的触发因素附近的区域内局部地进行。例如,当调适约束组时,仅考虑与触发因素的改动相关的对象71和72以及上述对象71、72的直接相邻者74、75。注意,在拓扑调整期间布图未被修正,仅修正了接近性、触发因素和约束。
注意,上述实施方式对本发明进行了说明而非限制本发明,本领域技术人员可以在不偏离所附的权利要求的范围的条件下设计各种替代实施方式。在所附的权利要求中,使用动词“包括”及其变化形态并不排除权利要求中所述以外的元素或步骤的出现。元素之前的不定冠词“a”或“an”并不排除多个此种元素的出现。本发明可以通过包含若干不同元素的硬件方式以及适当地编程的计算机的方式实现。在列举了若干措施的权利要求中,这些措施中的若干个可以通过一个和相同的硬件实施。事实上,在相互不同的从属权利要求中陈述的特定措施并不意味着不能使用这些措施的组合来获得有益效果。
Claims (9)
1.一种半导体布图的修正方法,所述布图包含具有角和边的半导体材料的对象,该方法包括以下步骤:
接收接近性、触发因素和设计规则的组的步骤(61),接近性指示相邻的边和/或角之间的关系;触发因素规定这样的修正边界:在此边界内接近性是有效的;而设计规则描述半导体布图的物理要求;
基于接收到的接近性、触发因素和设计规则产生约束组的步骤(62),其中约数组中的每个约束规定了在不改变接近性的条件下半导体布图可以被修正的限度;以及
求解约束以获得修正了的半导体布图的步骤(63)。
2.根据权利要求1的方法,还包括以下步骤:
识别至少一个关键约束的步骤(64),该关键约束通过限制特定的一个对象的移动自由度来禁止对半导体布图的进一步优化;
调适至少一个触发因素以增加所述特定的一个对象的移动自由度的步骤(65);
基于调适后的触发因素再产生约束组的步骤(62);以及
求解再产生的约束组的步骤(63)。
3.根据权利要求2的方法,其中,
识别步骤(64)、调适步骤(65)、再产生步骤(62)以及求解步骤(63)反复执行直至满足预定的优化基准为止。
4.根据权利要求2方法,其中,
调适步骤(65)包括去除、改变或者增加触发因素。
5.根据权利要求4的方法,其中,
调适步骤(65)还包括为与被去除、改变或者增加的触发因素相关的边增加或者去除接近性。
6.根据权利要求1的方法,其中,
修正导致对象的二维移动。
7.根据权利要求1的方法,其中,
求解约束组的步骤(63)包括采用预定的优化函数以使布图尺寸在修正后最小化。
8.一种用于半导体布图修正的计算机程序产品,其中,程序可操作以使处理器执行权利要求1所述的方法。
9.一种半导体布图的修正系统,所述布图包括具有角和边的半导体材料的对象,该系统包括:
输入单元,被设置为接收接近性、触发因素和设计规则的组,接近性指示相邻的边和/或角之间的关系;触发因素规定这样的修正边界:接近性在此边界内部有效;而设计规则描述半导体布图的物理要求,以及
处理器,被设置为基于接收到的接近性、触发因素和设计规则的组来产生约束组并求解约束组以获得修正后半导体布图,约束组中的每个约束规定了在不改变接近性的条件下半导体布图可以被修正的限度。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07111309.6 | 2007-06-28 | ||
EP07111309 | 2007-06-28 | ||
PCT/EP2008/058372 WO2009000934A1 (en) | 2007-06-28 | 2008-06-30 | Semiconductor layout modification method based on design rule and user constraints |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101720463A true CN101720463A (zh) | 2010-06-02 |
CN101720463B CN101720463B (zh) | 2012-09-26 |
Family
ID=39832433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880019633XA Expired - Fee Related CN101720463B (zh) | 2007-06-28 | 2008-06-30 | 基于设计规则和用户约束的半导体布图修正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8266567B2 (zh) |
JP (1) | JP5367703B2 (zh) |
CN (1) | CN101720463B (zh) |
WO (1) | WO2009000934A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8756048B2 (en) | 2011-04-15 | 2014-06-17 | Stmicroelectronics S.R.L. | Method for technology porting of CAD designs, and computer program product therefor |
TWI496019B (zh) * | 2011-12-06 | 2015-08-11 | Taiwan Semiconductor Mfg Co Ltd | 自動計算半導體製造程序邊界的方法 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
US8775979B2 (en) * | 2010-01-30 | 2014-07-08 | Synopsys. Inc. | Failure analysis using design rules |
US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
US9064063B1 (en) * | 2011-12-30 | 2015-06-23 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing interactive, real-time checking or verification of complex constraints |
US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
CN104854698A (zh) | 2012-10-31 | 2015-08-19 | 三重富士通半导体有限责任公司 | 具有低变化晶体管外围电路的dram型器件以及相关方法 |
US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
US10503862B1 (en) * | 2017-09-25 | 2019-12-10 | Cadence Design Systems, Inc. | Electronic circuit design editor with off-screen violation display and correction |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5636132A (en) * | 1994-11-22 | 1997-06-03 | Mentor Graphics Corporation | Method and apparatus for constraining the compaction of components of a circuit layout |
EP1405228B1 (en) * | 2001-06-29 | 2012-09-05 | Cadence Design Systems, Inc. | Two dimensional compaction system and method |
US7240305B2 (en) * | 2004-06-02 | 2007-07-03 | Lippincott George P | OPC conflict identification and edge priority system |
JP4241582B2 (ja) * | 2004-11-16 | 2009-03-18 | 繁寿 中武 | レイアウト作成装置及びレイアウト作成方法 |
JP2006309748A (ja) * | 2005-03-30 | 2006-11-09 | Tokyo Univ Of Agriculture & Technology | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム |
US20070101303A1 (en) * | 2005-11-03 | 2007-05-03 | Lizotech, Inc. | Method and apparatus for integrated circuit layout optimization |
US7360199B2 (en) * | 2006-05-26 | 2008-04-15 | International Business Machines Corporation | Iterative method for refining integrated circuit layout using compass optical proximity correction (OPC) |
US7930667B2 (en) * | 2006-08-18 | 2011-04-19 | International Business Machines Corporation | System and method of automated wire and via layout optimization description |
US7984410B2 (en) * | 2007-07-27 | 2011-07-19 | Springsoft Usa, Inc. | Hierarchy-based analytical placement method for an integrated circuit |
-
2008
- 2008-06-30 US US12/666,988 patent/US8266567B2/en active Active
- 2008-06-30 WO PCT/EP2008/058372 patent/WO2009000934A1/en active Application Filing
- 2008-06-30 JP JP2010513955A patent/JP5367703B2/ja active Active
- 2008-06-30 CN CN200880019633XA patent/CN101720463B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8756048B2 (en) | 2011-04-15 | 2014-06-17 | Stmicroelectronics S.R.L. | Method for technology porting of CAD designs, and computer program product therefor |
TWI496019B (zh) * | 2011-12-06 | 2015-08-11 | Taiwan Semiconductor Mfg Co Ltd | 自動計算半導體製造程序邊界的方法 |
CN103151284B (zh) * | 2011-12-06 | 2015-10-21 | 台湾积体电路制造股份有限公司 | 用于半导体工艺的自动边界控制的系统和方法 |
US9250619B2 (en) | 2011-12-06 | 2016-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods of automatic boundary control for semiconductor processes |
Also Published As
Publication number | Publication date |
---|---|
JP5367703B2 (ja) | 2013-12-11 |
WO2009000934A1 (en) | 2008-12-31 |
US20100199235A1 (en) | 2010-08-05 |
CN101720463B (zh) | 2012-09-26 |
JP2010531505A (ja) | 2010-09-24 |
US8266567B2 (en) | 2012-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101720463B (zh) | 基于设计规则和用户约束的半导体布图修正方法 | |
Huang et al. | NTUplace4dr: A detailed-routing-driven placer for mixed-size circuit designs with technology and region constraints | |
US7257783B2 (en) | Technology migration for integrated circuits with radical design restrictions | |
Chen et al. | Area fill synthesis for uniform layout density | |
Lin et al. | POLAR: Placement based on novel rough legalization and refinement | |
EP1405228B1 (en) | Two dimensional compaction system and method | |
US7904840B2 (en) | Method and system to redistribute white space for minimizing wire length | |
US20100042963A1 (en) | Constrained Physical Design Tuning | |
US11714347B2 (en) | Process proximity correction method and the computing device for the same | |
US20100001403A1 (en) | Method for designing semiconductor integrated circuit which includes metallic wiring connected to gate electrode and satisfies antenna criterion | |
US7117456B2 (en) | Circuit area minimization using scaling | |
JP2004259967A (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
US10372861B2 (en) | Method of macro placement and a non-transitory computer readable medium thereof | |
US9601478B2 (en) | Oxide definition (OD) gradient reduced semiconductor device | |
US7120887B2 (en) | Cloned and original circuit shape merging | |
US7313778B1 (en) | Method system and apparatus for floorplanning programmable logic designs | |
Choi et al. | A floorplanning algorithm using rectangular Voronoi diagram and force-directed block shaping | |
US11687694B1 (en) | Method, product, and system for automated, guided, and region-based layer density balancing | |
Jeong et al. | Eliminating Minimum Implant Area Violations With Design Quality Preservation | |
Saxena | On controlling perturbation due to repeaters during quadratic placement | |
US8954901B2 (en) | Parameter variation improvement | |
Lim et al. | Graph Neural Network-Based Detailed Placement Optimization Framework | |
Chiu et al. | A Macro Legalization Approach Considering Minimum Channel Spacing and Buffer Area Reservation Constraints | |
Guan et al. | ATT-TA: A Cooperative Multiagent Deep Reinforcement Learning Approach for TSV Assignment in 3-D ICs | |
Tessier | Frontier: A fast placement system for FPGAs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20190630 |