JP2006309748A - 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム - Google Patents
矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム Download PDFInfo
- Publication number
- JP2006309748A JP2006309748A JP2006096157A JP2006096157A JP2006309748A JP 2006309748 A JP2006309748 A JP 2006309748A JP 2006096157 A JP2006096157 A JP 2006096157A JP 2006096157 A JP2006096157 A JP 2006096157A JP 2006309748 A JP2006309748 A JP 2006309748A
- Authority
- JP
- Japan
- Prior art keywords
- arrangement
- constraint
- rectangular
- rectangular elements
- symmetrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 データ/操作指示入力部301からの入力によって、矩形要素集合取得・保持部302が、複数の矩形要素のそれぞれの識別情報と、各矩形要素の高さ及び幅の値を取得、保持する。また、seq-pair制約条件取得・設定部303は、これらの複数の矩形要素の相対位置関係を示す制約条件を取得し、これらの制約条件を線形の制約式に変換する。また、対称配置制約条件取得・設定部304は、矩形要素の対称配置制約条件を取得し、この対称配置制約条件を線形の制約式に変換する。そして、線形計画法演算部305が、相対位置関係に基づく制約式、及び対称配置制約条件に基づく制約式を使用して、線形計画法による演算を行い、平面上に複数の矩形要素を最密に配置する際の各矩形要素の配置位置を決定する。
【選択図】 図3
Description
⇔Γ- -1(sym(y))<Γ- -1(sym(x)) ・・・(1)
⇔Γ- -1(yr)<Γ- -1(xr) ・・・(2)
上述のように、特許文献3や非特許文献2に開示されている技術によれば、seq−pair制約及び対称配置制約の両方を満たす配置が存在するための必要十分条件は、式(1)や式(2)によって表される。
また、特許文献3や非特許文献2に開示されている技術に係るx座標決定アルゴリズムは、対称軸が垂直軸(y軸に平行な軸)である対称集合が1つの場合にのみ対応している。このx座標決定アルゴリズムでは、モジュールの幅、対称配置制約、symmetric feasible sequence−pairが入力される。そして、最初にseq−pairに基づいて左詰めにx座標を求め、対称配置制約によって規定されている対称に配置すべきモジュール対に関して、左モジュールの左辺x座標と右モジュールの右辺x座標との中心のx座標(左モジュールの左辺x座標及び右モジュールの右辺x座標の両方から等距離となるx座標)、及び自己対称モジュールの中心のx座標のうちの最も大きいものを対称軸のx座標と決める。
また、特許文献3や非特許文献2に開示されている技術に係るy座標決定アルゴリズムも、上記のx座標決定アルゴリズムと同様に、対称軸が水平軸(x軸に平行な軸)である対称集合が1つの場合にのみ対応している。このy座標決定アルゴリズムでは、モジュールの高さ、対称配置制約、symmetric feasible sequence−pairが入力される。そして、seq−pairに基づいて、Γ+の逆順にモジュールのy座標を1つずつ決定していくが、対称に配置すべきモジュール対の一方(すなわち、左モジュール若しくは右モジュール)のy座標が決定された場合には、対となる他方のモジュールのy座標も同一の値とする。
対称集合が複数存在する場合については、特許文献3や非特許文献2では簡単に拡張できるとだけ記載されている。しかしながら、例えば対称配置制約{(al1,ar1)}及び{(bl2,br2)}をseq−pair(al1bl2br2ar1;bl2al1ar1br2)に基づいて配置しようとすると、このseq−pairはそれぞれの対称集合についてsymmetric feasible sequence−pairであるが、al1の下にbl2が、ar1の上にbr2が制約され、seq−pair制約と対称配置制約とを同時に満たすことができない。特許文献3や非特許文献2では、このような配置不可能なseq−pairの存在については何も記載されていないという問題点がある。上記のような配置不可能な例に対しては、配置不可能であると出力されるべきである。なお、本明細書では、それぞれ異なる対称軸を有する複数の対称集合が存在する場合の対称配置制約を、上記の対称配置制約{(al1,ar1)}及び{(bl2,br2)}のように、対称集合の列挙によって表記する。
(1)「平面上における複数の矩形要素の配置が最密となるように、前記複数の矩形要素のそれぞれの配置位置を決定する矩形要素配置方法であって、
前記平面上に配置する前記複数の矩形要素の集合を取得する矩形要素集合取得ステップと、
前記複数の矩形要素のそれぞれに関して、左右方向及び上下方向の位置関係が記述された相対位置関係に係る制約条件を取得する相対位置関係制約条件取得ステップと、
前記複数の矩形要素のうち、対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせ、又は対称軸を挟んで自己対称となる前記矩形要素が記述された対称配置制約に係る制約条件を取得する対称配置制約条件取得ステップと、
前記矩形要素集合取得ステップで取得された前記複数の矩形要素の集合に対して、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件を課して、線形計画法による演算を行う線形計画法演算ステップと、
前記線形計画法演算ステップにおける前記演算によって得られた最適解を、前記平面上における前記複数の矩形要素の配置の最密配置解として出力する最密配置解出力ステップとを、
有する矩形要素配置方法。」が提供される。
この構成により、対称配置制約及び相対位置関係に係る制約を共に満たす最適配置解を求めることが可能となる。
本発明では、周知手法、たとえば従属変数の消去や式の消去により、前記線形計画法演算ステップにおける演算量を削減することは容易である。具体的には、本発明では、矩形要素の組み合わせ(すなわち、「seq−pair」)の全てについて、線形計画法による演算を行うことができる。
また、奥田等による、“対称性保持の制約を扱えるレイアウトコンパクションアルゴリズム”(電子情報通信学会論文誌(A),Vol.J70−A,No.3,pp.536−543,1990)に開示の手法を適用して、簡易化制約グラフを得ておき、対称性を持つseq−pairのみを、線形計画法の演算対象とすることができる。簡易化制約グラフは、その都度求めることもできるし、予めデータベース化しておくこともできる。これにより簡易化制約グラフおける節点についての経路長が他の節点を経由する経路長と同じ長さの経路となったときは、線形計画法における連立式のうちの1つまたは2つ以上を省略する演算を行うことができる。
線形計画法では、seq−pairから得られる不等式と対称配置制約から得られる等式とからなる連立式を解くことで、最密配置解を算出するので、対称性を持つseq−pairのみを線形計画法の演算対象とすることで、連立式の個数を削減できるケースが多くなる。すなわち、対称配置制約から得られる対応式を、前記対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせの一方の矩形に対応する変数、および前記自己対称となる前記矩形要素に対応する変数についてまとめることができる。まとめた式を、seq−pairから得られた不等式に代入することにより、線形計画法における連立式のうちのさらに1つまたは2つ以上を省略する演算を行うこともできる。さらに等式の数だけ、変数も省略することができる。
(2)「前記線形計画法演算ステップにおける前記演算によって解が得られなかった場合には、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件の両方を満たす前記平面上における前記複数の矩形要素の配置が存在しない旨を出力する配置不可能通知ステップを有する矩形要素配置方法。」が提供される。
この構成により、対称配置制約及び相対位置関係に係る制約を共に満たす矩形要素の配置が不可能な旨を通知することが可能となる。
(3)「平面上における複数の矩形要素の配置が最密となるように、前記複数の矩形要素のそれぞれの配置位置を決定する矩形要素配置装置であって、
前記平面上に配置する前記複数の矩形要素の集合を取得する矩形要素集合取得手段と、
前記複数の矩形要素のそれぞれに関して、左右方向及び上下方向の位置関係が記述された相対位置関係に係る制約条件を取得する相対位置関係制約条件取得手段と、
前記複数の矩形要素のうち、対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせ、又は対称軸を挟んで自己対称となる前記矩形要素が記述された対称配置制約に係る制約条件を取得する対称配置制約条件取得手段と、
前記矩形要素集合取得手段で取得された前記複数の矩形要素の集合に対して、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件を課して、線形計画法による演算を行う線形計画法演算手段と、
前記線形計画法演算手段における前記演算によって得られた最適解を、前記平面上における前記複数の矩形要素の配置の最密配置解として出力する最密配置解出力手段とを、
有する矩形要素配置装置。」が提供される。
この構成により、対称配置制約及び相対位置関係に係る制約を共に満たす最適配置解を求めることが可能となる。
(4)「前記線形計画法演算手段における前記演算によって解が得られなかった場合には、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件の両方を満たす前記平面上における前記複数の矩形要素の配置が存在しない旨を出力する配置不可能通知手段を有する矩形要素配置装置。」が提供される。
この構成により、対称配置制約及び相対位置関係に係る制約を共に満たす矩形要素の配置が不可能な旨を通知することが可能となる。
(5)「平面上における複数の矩形要素の配置が最密となるように、前記複数の矩形要素のそれぞれの配置位置を決定する矩形要素配置方法をコンピュータによって実行させるための矩形要素配置用プログラムであって、
前記平面上に配置する前記複数の矩形要素の集合を取得する矩形要素集合取得ステップと、
前記複数の矩形要素のそれぞれに関して、左右方向及び上下方向の位置関係が記述された相対位置関係に係る制約条件を取得する相対位置関係制約条件取得ステップと、
前記複数の矩形要素のうち、対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせ、又は対称軸を挟んで自己対称となる前記矩形要素が記述された対称配置制約に係る制約条件を取得する対称配置制約条件取得ステップと、
前記矩形要素集合取得ステップで取得された前記複数の矩形要素の集合に対して、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件を課して、線形計画法による演算を行う線形計画法演算ステップと、
前記線形計画法演算ステップにおける前記演算によって得られた最適解を、前記平面上における前記複数の矩形要素の配置の最密配置解として出力する最密配置解出力ステップとを、
有する矩形要素配置方法をコンピュータによって実行させるための矩形要素配置用プログラム。」が提供される。
この構成により、対称配置制約及び相対位置関係に係る制約を共に満たす最適配置解を求めることが可能となる。
(6)「前記線形計画法演算ステップにおける前記演算によって解が得られなかった場合には、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件の両方を満たす前記平面上における前記複数の矩形要素の配置が存在しない旨を出力する配置不可能通知ステップを有する矩形要素配置方法をコンピュータによって実行させるための矩形要素配置用プログラム。」が提供される。
この構成により、対称配置制約及び相対位置関係に係る制約を共に満たす矩形要素の配置が不可能な旨を通知することが可能となる。
また、本発明は、対称配置制約及び相対位置関係に係る制約を共に満たす矩形要素の配置が不可能な場合には、その旨を通知することができるという効果を有している。
以下、図面を参照しながら、本発明の第1実施形態について説明する。
まず、図1を参照しながら、本発明の適用が可能なLSIの製造工程について説明する。図1は、本発明の実施の形態に係るLSIの製造工程の一例を示すフローチャートである。なお、VLSIの製造工程も、図1に図示されているLSIの製造工程と同一である。
=x(ar)−axisx ・・・(4)
y(al)=y(ar) ・・・(5)
x(db)+2−x(es)≦0
x(du)+2−x(es)≦0
x(c)+2−x(du)≦0
x(c)+2−x(db)≦0
x(ar)+2−x(c)≦0
x(al)+2−x(ar)≦0
x(bs)+2−x(c)≦0
2axis1−x(bs)−2=0
2axis1−x(al)−2−x(ar)=0
y(du)−y(db)=0
《第2実施形態》
以下、図面を参照しながら、変数の数や連立式の数を削減する本発明の第2実施形態について説明する。
具体的には、x方向について考えると、シーケンスペアの制約に基づき、「aはbの左」という制約から、モジュールaの左辺x座標をx(a),幅をw(a)とすると、
x(a)+w(a)≦x(b)
を得る。なお、「aはbの左」かつ「bはcの左」と制約されているとき、シーケンスペアの定義から、必ず「aはcの左」という制約が得られるが、後者から得られる制約式である、x(a)+w(a)≦x(c)は、前の2つから得られる制約式、x(a)+w(a)≦x(b)と、x(b)+w(b)≦x(c)とから求められることから不要であり、したがって、高速化のために省略することができる。
Axisx−(x(al)+w(al))
=x(ar)−Axisx
となる。
y方向については、
y(al)=y(ar)
となる。
自己対称モジュールasについては、x方向についての制約式は、
Axisx−(x(as)+w(as))=x(as)−Axisx
となる。この場合、y方向については、制約式は得られない。
具体的には、対称なモジュールのソースとシンクに対応する節点間の全ての最長パスを求めて記録しておき、その1つずつについて、他の節点を経由して同じ長さ以下の経路となったなら不要であると判定する。この場合には、予め多数の制約グラフを仮想作成することができる。この方法により、結果取得がO(s3)時間で可能となる。なお、簡易制約グラフをデータベース化しておき、これから最長パスを求めるようにしてもよい。
更に、対称モジュールに対応する節点とソース点とシンク点には、制約枝が不要な対が多いことを利用し、得られる制約式の数をeとしてO(se)時間で必要か不要かを判定することができる。
最長パスを求め、必要であれば制約式を出力するためのアルゴリズム(計算複雑度がO(snloglogn+se))を以下に示す。
x方向について、下記の制約式集合〔I〕、
0≦x(al)
x(al)+1≦x(bs)
x(al)+1≦x(c)
x(bs)+1≦x(ar)
x(c)+3≦x(ar)
x(ar)+1≦x(sink)
Axisx−x(al)=(x(ar)+1)−Axisx
Axisx−x(bs)=(x(bs)+1)−Axisx
と、変数6個、制約式8個の制約式の集合が得られる。
0≦x(al)
x(al)+1≦x(bs)
x(al)+4≦x(ar)
x(bs)+1≦x(ar)
x(ar)+1≦x(sink)
Axisx−x(al)=(x(ar)+1)−Axisx ・・・(7)
Axisx−x(bs)=(x(bs)+1)−Axisx ・・・(8)
のように、変数5個、制約式7個の制約式の集合を得ることができ、変数1個、制約式1個を減少させることができる。
対称配置制約から得られる制約式は等式で表され、対称軸と対称対との距離が等しいことを表す。
ここで、等式で表される制約式を右モジュール、もしくは自己対称モジュールに対応する変数でまとめ、他の制約式に代入することで、変数の数、および制約式の数を減らすことができる。
x(ar)=2*Axisx−(x(al)+1)
x(bs)=Axisx−0.5
を制約式集合〔II〕に代入すると、
0≦x(al)
x(al)−Axisx≦−1.5 ・・・(9)
x(al)−Axisx≦−2.5 ・・・(10)
x(al)−Axisx≦−1.5 ・・・(11)
2×Axisx−(x(al)+1)≦x(sink)・・・(12)
となり、変数変数2個、制約式2個がさらに減少する。
この様な冗長な制約式を除去することで、更に制約式の数を減らすことができる。
上の例は、冗長な制約式を除去することで最終的に、
0≦x(al)
x(al)−Axisx≦−2.5
2×Axisx−(x(al)+1)+1≦x(sink)
となり、変数3個、制約式3個の制約式集合が得られ、制約式2個がさらに減少した。
《SA法による配置実験》
(手法1)第1実施形態における手法
(手法2)第2実施形態において簡易化制約グラフを使った手法
(手法3)第2実施形態においてさらに連立式や変数を削減した手法
線形計画法を解く手法としては単体法(simplex法)を用いた。入力として、適当に作成した、対称軸が垂直線のみで、モジュール数、対称制約数の異なる5種類のモジュール集合を、初期温度と終了温度と探索回数を揃えて、解を得るまでの所要時間を比較した実験結果を表2に示す。
また、入力BおよびCは核問題を考慮しただけでは,さほど速くなっていないが、これは、対称モジュールの数が多い程、線形計画法で解く変数の数が増えてしまい、遅くなるからである。
提案手法が非常に高速化しているのは、y座標をグラフを用いて得ると共に、y方向制約グラフからその解がインフィージブルと判断した場合に、線形計画法を使うことなく、次の隣接解を生成し線形計画法を用いる回数が減少しているためである。
準最適従来手法に示されている図から抽出した、垂直軸についての3つの対称集合(対称対4,対称対6,対称対2自己対称1)を含んだ65個のモジュール集合を入力とし、内部クロック3.2GHzのマイクロプロセッサの計算機を用いて653.6秒で得られた。
この入力データは準最適従来手法と同様のものである。
なお、準最適従来手法では、パッキング率103%の配置をおよそ7分で求めており、この実験から、提案手法が非常に高速に、密に詰まった配置を得ることが可能であると分かった。
提案手法をSA法に組み込んでの配置実験結果(計算時間653.6秒,パッキング率108.8%)を図7に示す。
202 メモリ
203 ディスプレイ
204 操作入力部
205 ハードディスク
206 CD−ROMドライブ
207 ネットワークカードドライブ
208 バス
301 データ/操作指示入力部
302 矩形要素集合取得・保持部
303 seq−pair制約条件取得・設定部
304 対称配置制約条件取得・設定部
305 線形計画法演算部
306 演算結果判断部
307 最密配置解出力部
308 配置不可能通知部
309 データ出力部
2051 OS(オペレーティングシステム)
2052 矩形要素配置用プログラム
Claims (6)
- 平面上における複数の矩形要素の配置が最密となるように、前記複数の矩形要素のそれぞれの配置位置を決定する矩形要素配置方法であって、
前記平面上に配置する前記複数の矩形要素の集合を取得する矩形要素集合取得ステップと、
前記複数の矩形要素のそれぞれに関して、左右方向及び上下方向の位置関係が記述された相対位置関係に係る制約条件を取得する相対位置関係制約条件取得ステップと、
前記複数の矩形要素のうち、対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせ、又は対称軸を挟んで自己対称となる前記矩形要素が記述された対称配置制約に係る制約条件を取得する対称配置制約条件取得ステップと、
前記矩形要素集合取得ステップで取得された前記複数の矩形要素の集合に対して、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件を課して、線形計画法による演算を行う線形計画法演算ステップと、
前記線形計画法演算ステップにおける前記演算によって得られた最適解を、前記平面上における前記複数の矩形要素の配置の最密配置解として出力する最密配置解出力ステップとを、
有する矩形要素配置方法。 - 前記線形計画法演算ステップにおける前記演算によって解が得られなかった場合には、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件の両方を満たす前記平面上における前記複数の矩形要素の配置が存在しない旨を出力する配置不可能通知ステップを有する請求項1に記載の矩形要素配置方法。
- 平面上における複数の矩形要素の配置が最密となるように、前記複数の矩形要素のそれぞれの配置位置を決定する矩形要素配置装置であって、
前記平面上に配置する前記複数の矩形要素の集合を取得する矩形要素集合取得手段と、
前記複数の矩形要素のそれぞれに関して、左右方向及び上下方向の位置関係が記述された相対位置関係に係る制約条件を取得する相対位置関係制約条件取得手段と、
前記複数の矩形要素のうち、対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせ、又は対称軸を挟んで自己対称となる前記矩形要素が記述された対称配置制約に係る制約条件を取得する対称配置制約条件取得手段と、
前記矩形要素集合取得手段で取得された前記複数の矩形要素の集合に対して、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件を課して、線形計画法による演算を行う線形計画法演算手段と、
前記線形計画法演算手段における前記演算によって得られた最適解を、前記平面上における前記複数の矩形要素の配置の最密配置解として出力する最密配置解出力手段とを、
有する矩形要素配置装置。 - 前記線形計画法演算手段における前記演算によって解が得られなかった場合には、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件の両方を満たす前記平面上における前記複数の矩形要素の配置が存在しない旨を出力する配置不可能通知手段を有する請求項3に記載の矩形要素配置装置。
- 平面上における複数の矩形要素の配置が最密となるように、前記複数の矩形要素のそれぞれの配置位置を決定する矩形要素配置方法をコンピュータによって実行させるための矩形要素配置用プログラムであって、
前記平面上に配置する前記複数の矩形要素の集合を取得する矩形要素集合取得ステップと、
前記複数の矩形要素のそれぞれに関して、左右方向及び上下方向の位置関係が記述された相対位置関係に係る制約条件を取得する相対位置関係制約条件取得ステップと、
前記複数の矩形要素のうち、対称軸を挟んで前記左右方向又は前記上下方向に対称となる前記矩形要素の組み合わせ、又は対称軸を挟んで自己対称となる前記矩形要素が記述された対称配置制約に係る制約条件を取得する対称配置制約条件取得ステップと、
前記矩形要素集合取得ステップで取得された前記複数の矩形要素の集合に対して、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件を課して、線形計画法による演算を行う線形計画法演算ステップと、
前記線形計画法演算ステップにおける前記演算によって得られた最適解を、前記平面上における前記複数の矩形要素の配置の最密配置解として出力する最密配置解出力ステップとを、
有する矩形要素配置方法をコンピュータによって実行させるための矩形要素配置用プログラム。 - 前記線形計画法演算ステップにおける前記演算によって解が得られなかった場合には、前記相対位置関係に係る制約条件及び前記対称配置制約に係る制約条件の両方を満たす前記平面上における前記複数の矩形要素の配置が存在しない旨を出力する配置不可能通知ステップを有する矩形要素配置方法をコンピュータによって実行させるための請求項5に記載の矩形要素配置用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006096157A JP2006309748A (ja) | 2005-03-30 | 2006-03-30 | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099830 | 2005-03-30 | ||
JP2006096157A JP2006309748A (ja) | 2005-03-30 | 2006-03-30 | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006309748A true JP2006309748A (ja) | 2006-11-09 |
Family
ID=37476509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006096157A Pending JP2006309748A (ja) | 2005-03-30 | 2006-03-30 | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006309748A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140011A (ja) * | 2006-11-30 | 2008-06-19 | Shigehisa Nakatake | 集積回路設計装置及び集積回路設計用プログラム |
JP2010531505A (ja) * | 2007-06-28 | 2010-09-24 | サガンテック イスラエル リミテッド | 設計規則及びユーザ制約に基づく半導体レイアウト修正方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267344A (ja) * | 1985-05-22 | 1986-11-26 | Hitachi Ltd | Lsiのチツプレイアウト方式 |
JPS6366674A (ja) * | 1986-09-08 | 1988-03-25 | Hitachi Ltd | レイアウト処理装置 |
JPH06110978A (ja) * | 1992-09-30 | 1994-04-22 | Toshiba Corp | 電子部品のレイアウト設計支援装置 |
JPH08305745A (ja) * | 1995-05-11 | 1996-11-22 | Hitachi Ltd | 半導体集積回路のセル配置方法 |
JP2000231577A (ja) * | 1999-02-09 | 2000-08-22 | Mitsubishi Electric Corp | 部品配置装置および部品配置方法 |
JP2001084281A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | レイアウトエディタ装置、レイアウト方法、及びレイアウトプログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2003085225A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Instruments Inc | 集積回路設計装置、集積回路設計方法及びコンピュータに集積回路設計処理を行わせるためのプログラム |
JP2005062943A (ja) * | 2003-08-12 | 2005-03-10 | Jedat Innovation:Kk | 集積回路設計装置 |
-
2006
- 2006-03-30 JP JP2006096157A patent/JP2006309748A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267344A (ja) * | 1985-05-22 | 1986-11-26 | Hitachi Ltd | Lsiのチツプレイアウト方式 |
JPS6366674A (ja) * | 1986-09-08 | 1988-03-25 | Hitachi Ltd | レイアウト処理装置 |
JPH06110978A (ja) * | 1992-09-30 | 1994-04-22 | Toshiba Corp | 電子部品のレイアウト設計支援装置 |
JPH08305745A (ja) * | 1995-05-11 | 1996-11-22 | Hitachi Ltd | 半導体集積回路のセル配置方法 |
JP2000231577A (ja) * | 1999-02-09 | 2000-08-22 | Mitsubishi Electric Corp | 部品配置装置および部品配置方法 |
JP2001084281A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | レイアウトエディタ装置、レイアウト方法、及びレイアウトプログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2003085225A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Instruments Inc | 集積回路設計装置、集積回路設計方法及びコンピュータに集積回路設計処理を行わせるためのプログラム |
JP2005062943A (ja) * | 2003-08-12 | 2005-03-10 | Jedat Innovation:Kk | 集積回路設計装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140011A (ja) * | 2006-11-30 | 2008-06-19 | Shigehisa Nakatake | 集積回路設計装置及び集積回路設計用プログラム |
JP2010531505A (ja) * | 2007-06-28 | 2010-09-24 | サガンテック イスラエル リミテッド | 設計規則及びユーザ制約に基づく半導体レイアウト修正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11847397B1 (en) | Barycenter compact model to determine IR drop exact solution for circuit network | |
US10860769B2 (en) | Method and system for integrated circuit design with on-chip variation and spatial correlation | |
US8103996B2 (en) | Method and apparatus for thermal analysis of through-silicon via (TSV) | |
US7971174B1 (en) | Congestion aware pin optimizer | |
US10713410B2 (en) | Method for legalizing mixed-cell height standard cells of IC | |
TW201009624A (en) | Method and system for model-based design and layout of an integrated circuit | |
US10558772B1 (en) | Partitioning a system graph for circuit simulation to obtain an exact solution | |
CN116151179B (zh) | 芯片设计的布局规划方法及相关设备 | |
Chen et al. | Routability-driven blockage-aware macro placement | |
US9471733B1 (en) | Solving a circuit network in multicore or distributed computing environment | |
Kahng et al. | TritonRoute-WXL: The open-source router with integrated DRC engine | |
Kahng et al. | PROBE: A placement, routing, back-end-of-line measurement utility | |
Kahng et al. | RosettaStone: connecting the past, present, and future of physical design research | |
CN116090396B (zh) | 显示芯片设计的数据流的方法及相关设备 | |
JP2006309748A (ja) | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム | |
US20150302137A1 (en) | Expanded Canonical Forms Of Layout Patterns | |
CN110096725A (zh) | 用于单元交换的方法 | |
US8132141B2 (en) | Method and apparatus for generating a centerline connectivity representation | |
US8181143B2 (en) | Method and apparatus for generating a memory-efficient representation of routing data | |
US11176303B2 (en) | Constrained cell placement | |
US20050138587A1 (en) | Analysis of congestion attributed to component placement in an integrated circuit topology floor-plan | |
Sham et al. | Congestion prediction in early stages of physical design | |
US20160063172A1 (en) | Connectivity-Aware Layout Data Reduction For Design Verification | |
US20200364316A1 (en) | Circuit layout similarity metric for semiconductor testsite coverage | |
Arnaldo et al. | Boosting the 3D thermal‐aware floorplanning problem through a master‐worker parallel MOEA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |