CN101714814A - 用于改善电源中的动态响应的系统和方法 - Google Patents

Abstract

本发明提供了用于改善电源中的动态响应的系统和方法。一种用于改善电源中的动态响应的系统包括：具有存储器和大型机微处理器的大型机模块，该大型机处理器被配置为计算多个表格，其中每个表格表示电源的电流/电压(I/V)特性曲线；耦合到大型机模块的至少两个电源模块，每个电源模块具有随机访问存储器元件，随机访问存储器元件被配置为接收并存储第一表格和第二表格；其中，大型机微处理器将第一表格传送到每个电源模块，并且，在大型机处理器为每个电源模块计算第二表格以及大型机处理器将第二表格传送到每个电源模块的同时，每个电源模块运行各自的第一表格。

Description

用于改善电源中的动态响应的系统和方法

技术领域

本发明涉及用于改善电源中的动态响应的系统和方法。

背景技术

有许多不同类型的电源是可得到的。一类电源被称为直流(DC)电源，因为它一般提供与DC电压直接相关的电流这种形式的输出。一种特定类型的DC电源被用于模仿太阳能阵列(solar array)的性能。这种电源有时被称为太阳能阵列仿真器(SAS)。

太阳能阵列仿真器是一种专门的DC电源，其能够对砷化镓或硅太阳能面板或太阳能面板阵列的静态电流/电压(I/V)特性进行仿真。所仿真的阵列一般是(但并非只能是)诸如通信卫星之类的航天器中使用的那种类型的。在可能的限度内，这些电源还尝试对动态行为进行仿真。动态行为表现在两个不同的维度中。其中的第一个涉及太阳能阵列对变化的负载状况的动态响应。第二个涉及太阳能阵列对变化的照明的动态响应，其中照明的变化通常是响应于日蚀事件或者随着阵列相对于太阳的朝向发生变化而发生的。

可利用若干种可用的数学模型之一来对太阳能阵列的I/V特性进行仿真。一个这种模型是本领域的技术人员所知的指数模型。指数模型将阵列输出电压描述为负载电流的函数。从该模型导出的数值算法可用于为仿真定义电压输入、电流输出基础，即充当电流源。在纯静态或低带宽动态实现方式中，提供给负载的电压被测量并用于数值算法中以提取出与阵列在所测得电压值下源发(source)电流的能力相对应的受控电流值。电源被作为恒定电流(CC)源来操作并被编程到所提取的值，从而对太阳能阵列的I/V特性进行仿真。在算法和硬件实现所限定的分辨率限度内，每个测得的电压值具有相应的唯一电流值。若干个这样的有序对可用于定义电流-电压曲线，该曲线表征了特定阵列针对给定照明的特性。阵列的设计或配置的变化、阵列中使用的砷化镓或硅电池(cell)的半导体属性的变化、构成阵列的各个电池之间的连接的变化、以及照明或温度的变化是改变I/V特性曲线的多种因素中的一些。

以上所述的动态行为的两个维度中的带宽在第一种情况下可通过提高响应于变化的负载电压而检索表格条目的速度来改善，在第二种情况下可通过预先计算多组有序I/V对并将它们汇集为可响应于照明变化而迅速切换的查找表来改善。两者都可被认为是带宽的改善。

至于太阳能阵列对变化的负载状况的动态响应，可通过提高响应于变化的负载电压而应用表格条目的速度来改善带宽。这例如可通过提高响应于变化的负载状况而搜索表格条目的速度来实现。

至于太阳能阵列对变化的照明的动态响应，希望准确地对进入和脱离日蚀时的转变进行仿真，因为日蚀导致照明的变化，这进而又会改变太阳能阵列的I/V特性。这使得希望能够迅速地切换表格。一些卫星被配置为使太阳能阵列始终保持指向太阳。对于这些卫星，当卫星进入地球的阴影时就会发生日蚀。日蚀发生的速度以及所认识到的对于对转变状况进行准确仿真的需求决定了表格更新速率。其他卫星被配置为在自转的同时工作。对于这些卫星来说，随着卫星自转，日蚀反复发生，并且可能表现出短至三秒或更短的周期。在这些状况下，表格更新速率可能相当地高，尤其如果希望对满照明和日全蚀(total eclipse)之间的转变状况进行准确仿真的话。

对于高功率卫星上的复杂太阳能阵列的仿真要考虑的另一个因素涉及具有许多面板的太阳能阵列。这些复杂阵列通常包括许多个体面板，这些面板相对于太阳可能具有各种各样的朝向，尤其是在卫星被设计成自转的情况下更是如此。对于这种配置，可能需要具有五十个或更多个单独的SAS“通道”的系统，其中每个通道应当能够严格同步地迅速切换表格。另外，如果希望对转变状况进行很准确的仿真，则可能必须在每个通道上的大量的表格中迅速循环。由于各个面板的朝向是各种各样的，因此每个通道可能具有类似或相同的一组表格，但相对于卫星及其照明源也会具有不同的“相位”关系。典型的场景可能涉及各具有36个表格(对应于10度旋转分辨率)的72个通道和10秒的自转周期。被设计来支持该应用的系统需要提供具有～260表格每秒的总速率的表格变化。还假定每个表格由4096个条目(典型值)构成，则总数据速率超过了1亿条目每秒。用于定义I/V关系的方程和数值方法使得以该速率对表格条目进行实时计算必然伴随着极大的计算负担。

因此，希望就动态行为涉及太阳能阵列对变化的负载状况的动态响应而言以及就动态行为涉及太阳能阵列对变化的照明的动态响应而言来对动态行为进行仿真。

发明内容

根据一个实施例，一种用于改善电源中的动态响应的系统包括：具有存储器和大型机(mainframe)微处理器的大型机模块，该大型机处理器被配置为计算多个表格，其中每个表格表示电源的电流/电压(I/V)特性曲线；耦合到大型机模块的至少两个电源模块，每个电源模块具有随机访问存储器元件，随机访问存储器元件被配置为接收并存储第一表格和第二表格；其中，大型机微处理器将第一表格传送到每个电源模块，并且，在大型机处理器为每个电源模块计算第二表格以及大型机处理器将第二表格传送到每个电源模块的同时，每个电源模块运行各自的第一表格。

将参考附图和详细描述来论述本发明的其他实施例和方法。

附图说明

将参考附图在对示例性实施例的描述中以示例方式来描述本发明。

图1是示出对太阳能阵列的I/V特性曲线的仿真的图示。

图2是示出包括用于改善电源中的动态响应的系统的实施例的简化电源的示意图。

图3是示出图2的基于RAM的门阵列的实施例的框图。

图4是示出处理器和每个电源模块之间的通信的定时关系的定时图。

图5是示出图3的RAM的示例的框图。

图6A和6B是总地示出图5的RAM的物理和逻辑存储器结构的框图。

图7是示出图3的表格查找状态机的实施例的框图。

图8是I/V特性表格的一部分的图示。

图9是示出可用于控制I/V表格的分辨率的示例性电路的示意图。

图10是示出用于改善电源中的动态响应的方法的实施例的操作的流程图。

图11是示出用于改善电源中的动态响应的方法的另一种实施例的操作的流程图。

具体实施方式

虽然以下描述的是用于对太阳能阵列的响应进行仿真的电源中，但用于改善电源中的动态响应的系统和方法可用于任何希望改善对多种情形的动态响应的电源中。

图1是示出对太阳能阵列的典型I/V特性曲线10的仿真的图示。例如，对I/V特性曲线的仿真可使用I/V对的表格来实现，其中每个I/V对定义了迹线12上的一个点。可以基于测试结果或者基于若干个I/V工作点处的规格来定义特性曲线。也可以利用一组方程来定义特性曲线。在先前提到的指数模型的情况下，这些方程将阵列输出电压描述为负载电流的函数。指数模型方程不能被反转以提供作为电压函数的电流的闭式解，但数值技术可用于实现同样的效果。迹线12对于电压低于最大功率点14(也称为“拐点”)的工作点近似了在曲线12的部分16上示出的恒定电流行为，并且在点14以上近似了在曲线12的部分18上示出的恒定电压(CV)行为。

图2是示出包括用于改善电源中的动态响应的系统的实施例的简化电源100的示意图。电源100包括通过控制器接口104连接到多个大型机模块110的系统控制器102。在一个实施例中，系统控制器102提供整体系统控制，并且可利用个人计算机(PC)或其他通用或专用计算设备来实现。控制器接口104例如可以是双向局域网(LAN)、通用串行总线(USB)接口、根据IEEE 488实现的通用总线接口(GPIB)、或者大型机模块110可通过其来与系统控制器102通信的任何其他双向通信信道。在图示示例中，大型机模块之一被认为是主设备，并且其他大型机模块被认为是从设备。例如，大型机模块110-1可以是主设备，而其余的大型机模块110-2至110-N将被认为是从设备。大型机模块110-1通过触发总线106耦合到从大型机模块。这样，大型机模块110-1可向其余的大型机模块提供触发信号。下文中将描述触发信号。但是，电源100也可以只包含一个大型机模块110。

不论大型机模块是主设备还是从设备，大型机模块中的每一个对于用于改善电源中的动态响应的系统和方法的结构和操作而言都是类似的。以下的描述将只说明大型机模块110-1的组件，这些组件描述了用于改善电源中的动态响应的系统和方法的结构和操作。另外，以下的描述将只关注可编程电源的与理解用于改善电源中的动态响应的系统和方法有密切关系的组件、元件和电路。

在一个实施例中，大型机模块110-1包括大型机微处理器112-1并且包括电源模块118和122。在另一种实施例中，大型机模块可包括单个电源模块，或者可包括多于两个电源模块。以下的描述假定大型机模块110包括两个电源模块。电源模块118通过连接114耦合到大型机微处理器112-1，并且电源模块122通过连接116耦合到大型机微处理器112-1。连接114和116可包括在2007年10月17日提交的题为“ImprovedCommunications System for Implementation of Synchronous，Multichannel，Galvanically Isolated Instrumentation Devices”的共同未决的美国发明专利申请No.11/873,429中描述的串行通信总线，该美国发明专利申请No.11/873,429被转让给本申请的受让人并通过引用被并入在此，并且是2004年5月28日提交的题为“Improved Communications System forImplementation of Synchronous，Multichannel，Galvanically IsolatedInstrumentation Devices”的美国发明专利申请No.10/857,134的部分继续案，该美国发明专利申请No.10/857,134被转让给本申请的受让人并通过引用被并入在此。

大型机微处理器112可以是通用或专用高性能浮点微处理器，或者可以是作为分布式处理系统的一部分的微处理器内核。在一个实施例中，每个大型机模块110包括两个电源模块。但是，如上所述，设想到了大型机模块可包括更多或更少的电源模块。每个电源模块118和122通过一般被称为“背板”(backplane)的物理和逻辑连接而耦合到大型机微处理器112。背板一般包括电源模块和大型机微处理器之间的提供通信接口的物理和逻辑连接，例如连接114和116。在一个实施例中，连接114和116包括利用若干个物理连接来实现的如上所述的串行通信接口。但是，其他通信接口也是可能的。另外，下文中将在这样一种状态机的上下文中描述术语“背板”：该状态机可被实现来对与电源模块118和122相关联的存储器的各个部分进行寻址。在这种上下文中，术语“背板”可包括用于将大型机微处理器112耦合到电源模块118和122的任何物理、逻辑和寻址连接。

电源模块118包括控制器134，控制器134包括基于随机访问存储器(RAM)的门阵列300-1。电源模块118还包括电力电路138。电力电路138包括通过通道144将电源模块118连接到配电系统160的电路。在一个实施例中，通道144可以是用于将太阳能阵列仿真器耦合到卫星配电系统或者在其他实施例中耦合到任何配电系统的通道。

电源模块122包括控制器136，控制器136包括基于RAM的门阵列300-2。电源模块122还包括电力电路142。电力电路142包括通过通道146将电源模块122连接到配电系统160的电路。电源模块122中的元件与电源模块118中的相应元件类似。

大型机模块110-2类似地包括大型机微处理器112-2，该大型机微处理器112-2通过相应的连接162和164耦合到电源模块124和电源模块126。连接162和164与连接114和116类似。电源模块124通过连接148连接到配电系统160，并且电源模块126通过连接152耦合到配电系统160。为了清晰，在电源模块124和电源模块126中将不示出以上描述的位于电源模块118和电源模块122内的元件。

大型机模块110-N类似地包括大型机微处理器112-N，该大型机微处理器112-N通过相应的连接166和168耦合到电源模块128和电源模块132。连接166和168与连接114和116类似。电源模块128通过连接154连接到配电系统160，并且电源模块132通过连接156耦合到配电系统160。为了清晰，在电源模块128和电源模块132中将不示出以上描述的位于电源模块118和电源模块122内的元件。

图3是示出图2的基于RAM的门阵列300-1的实施例的框图。将在不带“-1”的情况下提及图3中的大型机模块110和基于RAM的门阵列300，以表明图3中的大型机模块110和基于RAM的门阵列300可包括图2中描述的任何相应元件。基于RAM的门阵列300包括随机访问存储器(RAM)元件500，该RAM 500在此实施例中被配置为双端口RAM设备。RAM 500的第一端口(端口A)的控制输入耦合到背板接口状态机310，而RAM 500的第二端口(端口B)的控制和数据读输出耦合到表格查找状态机320。与表格查找状态机320的连接包括寻址元件308a和读数据元件308b。在一个实施例中，背板接口状态机310在大型机微处理器112和RAM 500之间提供控制和寻址。基于RAM的门阵列300内的其他元件为电源模块118内的其余电路提供类似的功能。后者的这些元件(为了清晰没有详细示出)被包含在通信接口312和电源控制逻辑350内。

RAM 500的端口A的数据输入和输出还经由通信接口312耦合到大型机模块110，该通信接口312通过连接114耦合到大型机模块110中的相应通信接口302。通信接口302和312提供了信号转换，使得大型机模块110能够与基于RAM的门阵列300通信。

如上所述，基于RAM的门阵列300还包括电源控制逻辑350。电源控制逻辑350包括总地控制电源模块118的操作的处理和控制逻辑。电源控制逻辑350包括使得电源模块118在多种不同模式中工作的功能，其中一种模式是充当太阳能阵列仿真器。应当提到的是，电源模块118还可充当不对太阳能阵列的操作进行仿真的可编程电源。

背板接口状态机310、RAM 500、表格查找状态机320和电源控制逻辑350通过连接314耦合到通信接口312。连接314传输控制信息、数据和触发信号。

电源控制逻辑350通过数模(D/A)转换器354和D/A转换器366并且通过模数(A/D)转换器376和A/D转换器384耦合到电力电路138。D/A转换器366的输入是通过多路复用器360生成的。多路复用器360由被称为SAS_MODE的控制信号通过连接362来控制。连接362上的控制信号决定D/A转换器366的输入是通过连接392从表格查找状态机320发源，还是通过连接358从电源控制逻辑350发源。多路复用器360的输出通过连接364被提供到D/A转换器366。

连接362上的控制信号被解除断言(de-assert)，以使得电源模块118充当未被配置为太阳能阵列仿真器的可编程电源。在这种操作模式中，电流编程信号I_PROG被从电源控制逻辑350提供到电力电路138。连接362上的控制信号被断言，以使得电源模块118充当被配置为太阳能阵列仿真器的可编程电源，如本文中所述。在这种操作模式中，电流编程信号I_PROG被从表格查找状态机320通过连接392提供到电力电路138，下文中将对此进行描述。

电源控制逻辑350通过连接352将电压编程信号V_PROG提供给D/A转换器354，D/A转换器354通过连接356将V_PROG信号提供给电力电路138。

电力电路138通过连接378将电压测量数据信号提供给A/D转换器376，该电压测量数据信号被称为V_RDBK。A/D转换器376通过连接372将电压测量数据信号V_RDBK提供给电源控制逻辑350和表格查找状态机320。

电源控制逻辑350还通过连接388与电力电路138交换控制和状态信息。

在一个实施例中，大型机模块110包括存储器元件330，该存储器元件330包括I/V表格参数304。在假定使用指数模型来对太阳能阵列的I/V特性进行仿真的此示例中，I/V表格参数包括短路电流(Isc)、最大功率下的电流(Imp)、最大功率下的电压(Vmp)、以及开路电压(Voc)。使用其他模型来对太阳能阵列的I/V特性进行仿真也是可能的。如下文中将更详细描述的，大型机微处理器112使用参数304来计算被发送到RAM 500的有序IV对的表格。I/V对的表格定义了太阳能阵列的特性曲线，从而阵列的特性可被准确地仿真。

在图2和图3中描述的示例性实施例中，与大型机模块110相关联的两个电源模块118和122中的每一个充当能够源发多至约600W的功率的独立SAS通道。每个大型机模块110中的大型机微处理器112计算有序I/V对的表格，同时每个基于RAM的门阵列300通过对从大型机微处理器112提供来的预计算的表格进行操作来迅速实现SAS表格查找算法。每个大型机模块110中的并行体系结构提供了对大型机微处理器112和位于每个电源模块中的基于RAM的门阵列300之间的数据的同时、并行和高带宽传送。整个布置非常适合于用来对大太阳能阵列进行仿真的基于并行处理的系统的实现，并且提供了优异的动态响应特性。这转化为在动态操作状况下对卫星太阳能阵列系统进行仿真的更加强大的能力。

参考图2和图3，在收到用户命令后，系统控制器102向每个大型机模块110中的每个大型机微处理器112提供SAS表格参数的“列表”。对于使用指数模型的太阳能阵列仿真的基于表格的实现方式，I/V关系是由具有以下四个输入参数的方程来确立的：短路电流(Isc)、最大功率下的电流(Imp)、最大功率下的电压(Vmp)、以及开路电压(Voc)。这些参数被存储在大型机模块110中，并且由大型机微处理器112计算。

因为在使用指数模型时针对给定阵列和照明状况的I/V表格完全是由这四个参数定义的，所以可以将很长的表格参数列表存储在与大型机模块110相关联的存储器330中。对使用简短参数列表来定义I/V曲线的任何数学模型的使用在所描述的实施例中提供类似的优点。一旦为每个电源模块存储了参数列表(其中带有适当的相位偏移量以反映每个模块或“通道”所仿真的各个面板的不同朝向，或者如果太阳能阵列面板是不同的则带有不同的参数)，每个大型机模块110中的大型机微处理器112就利用Isc、Imp、Vmp和Voc的接连值集合来计算有序I/V对的表格。这些表格被按照需求计算，并被随后传送到电源模块118和122以便运行。需求是利用系统级的更新表格命令来确立的。在此上下文中，术语“运行”指的是电源模块118和122搜索表格以寻找表格内与负载电压的接连测量值相对应的恒定电流编程条目。在每个模块中提供的硬件处理系统(即，基于RAM的门阵列300)中独立发生表格运行，下文中将对其进行更详细描述。

系统级的更新I/V表格的命令通过触发总线106被从主大型机模块(在此示例中是110-1)导向从大型机模块(在此示例中是110-2至110-N)。在此示例中，主大型机模块110-1被称为“系统触发源”。主大型机模块110-1内的触发信号可源自由系统控制器102提供的命令，源自可由停留时间(dwell time)列表控制的内部定时器(未示出)(该列表具有针对每组SAS表格定义参数(Isc、Imp、Vmp和Voc)的条目)、或者源自外部触发源。来自主大型机模块110-1的触发信号被导向其电源模块118和122和触发总线106。被称呼为“从”的大型机模块经由触发总线106接收来自主大型机模块110-1的触发信号，并立即将其传递到其相应的电源模块124、126、128和132。利用由上述体系结构定义的可用串行通信定时约束，整个系统中的表格变化的整体同步通常将在+/-2.5μs内。对串行通信协议的改进可用于将同步误差减小到小于1μs。

在一个实施例中，图2中描述的分布式处理确保了每个大型机微处理器112被用于为不多于两个电源模块计算I/V表格。当额外的电源模块被添加到系统时，额外的大型机模块也被添加，从而处理资源随着整个系统的大小而自动缩放。结果，表格更新带宽不会受系统中通道总数增大的不利影响。类似地，因为每个电源模块具有专用的硬件处理器以便“运行”，所以添加通道对于由这些处理器控制的动态性能的维度(即，表格查找带宽)也只有很小的影响或没有影响。

图4是示出大型机微处理器112和每个电源模块118和112之间的通信的定时关系的定时图400。对于定时图400来说，第一电源模块118被称为模块#1，而第二电源模块122被称为模块#2。大型机微处理器112的定时序列利用定时序列402来示出，电源模块#1的定时序列在404示出，电源模块#2的定时序列在406示出。大型机微处理器112将交替地为电源模块118和122计算I/V表格。为了易于描述，交替的I/V表格在这里将被称为表格“A”和表格“B”。另外，表格“A”可被称为“第一”表格，且表格“B”也可被称为“第二”表格。应当注意，将表格称呼为“A”和“B”完全是任意的，其意图仅在于说明表格计算、传送和运行的顺序性。在任何时间点为各个通道计算和运行的表格与一个或多个其他通道上处于类似状态中的表格可以是相同的、相同但相位不同的、或者完全不同的。称呼为“A”和“B”与下面描述的RAM元件500中称呼端口“A”和“B”也没有关系。

大型机微处理器112在其参数列表304中为第一表格计算I/V对，并将该表格传送到每个电源模块中的RAM 500。如定时序列402中所示，在时间段451期间为第一电源模块118计算第一I/V表格(称呼为表格“A”)，并且在时间段452期间为第二电源模块122计算第一I/V表格(也称呼为表格“A”，但它与时间段451期间计算的表格“A”可能具有不同的定义参数或相位)。在时间段454期间，第一“A”表格被同时传送到电源模块118和电源模块122两者，如时间段425和435处分别所示。能够向电源模块118和122两者同时传送“A”表格是因为大型机110的通信体系结构的并行性和基于RAM的门阵列300内的存储器(RAM500)的结构。下文中将更详细描述基于RAM的门阵列300内的存储器(RAM 500)的结构。

一旦“A”表格对于所有电源模块118和122就位，大型机微处理器112就通过向电源模块发送起动命令(arming command)来发起电源模块中的表格运行，如时间段455处所示，从而使得电源模块118和122能够对单个触发事件作出响应。

在从主大型机模块110-1递送到所有从大型机模块和每个大型机模块内的电源模块的触发信号414所指示的时间，表格“A”被电源模块118和122所运行，分别如时间段432和442期间所示。这些表格被每个电源模块118和122中的电源模块表格查找状态机320所运行。

在“A”表格被电源模块118和122中的每一个运行的同时，大型机微处理器112在时间段456期间为电源模块118计算第二表格(被称为“B”表格)，并且在时间段457期间为电源模块122计算第二表格(被称为“B”表格)。如上所述，对于每个电源模块，“B”表格可以是相同的、相同但相位不同的或者完全不同的。在时间段458期间，“B”表格被从大型机微处理器112同时传送到电源模块118和122，分别如时间段427和437期间所示。

大型机微处理器112在时间段459期间再次起动电源模块118和122。在由触发信号422指示的时间，电源模块118和电源模块122各自运行“B”表格，分别如时间段434和444期间所示。

在“B”表格被电源模块118和122运行的同时，大型机微处理器112在时间段461期间为电源模块118重新计算经修正的“A”表格，并且在时间段462期间为电源模块122重新计算经修正的“A”表格。同样，这些经修正的“A”表格在内容上可能是相同或不同的。在时间段464期间，重新计算出的“A”表格被从大型机微处理器112传送到电源模块118和122两者，分别如时间429和439期间所示。该过程随后继续重复，从而大型机微处理器112重新计算交替的表格，同时相对立的表格在相应的电源模块118和122中被运行。应当注意，下文中将详细描述的RAM 500的结构允许了在一个表格(例如，表格“B”)被加载到RAM500中的同时，另一个表格(例如，表格“A”)被电源模块运行。

在大型机微处理器112中计算表格、将表格加载到电源模块并且在电源模块中同时运行表格的过程重复，直到被来自大型机微处理器112的命令所终止为止。利用容易得到的处理技术，触发事件和电源模块内更新后表格可用之间的期望时间流逝对于4096点表格来说约为250-500ms。另一种低分辨率高速模式可被实现来提供256点表格，同时表格更新的时间按比例缩短。在该低分辨率高速模式中，预期大约30-50ms的表格更新等待时间。使用可得到但是成本更高的技术的其他实际实施例可用来提供快得多的更新速率。

在图4中示出，在电源模块内使用基于硬件的并行处理允许了一个表格在数据被传送到位于同一电源模块内的第二表格的同时被运行。

除了有序I/V对的表格之外，将其他控制信息作为每个触发发起的数据传送的一部分来发送可能是有利的，并且这里设想了对这种其他数据的传送。如果数据被无中断地作为单个无缝块发送以设置或改变电源模块内的地址位置，则I/V表格和其他控制信息的传输更为高效。如下文将要描述的，电源模块内的执行地址控制的存储器元件和电路被设计为接受作为单个块的不同数据元素。此外，自动索引方法自动地递增地址，从而进一步提高了表格传送的定时效率。

图5是示出图3的RAM 500的示例的框图。RAM 500的结构被称为“双端口”。出于论述目的，这两个端口将被称为“端口A”和“端口B”。但是，端口A和B的命名不应当与以上对图4的论述中提及的表格“A”和表格“B”相混淆。由大型机微处理器112计算的被表示为表格“A”和表格“B”的I/V表格根据背板接口状态机310(图3)的操作被加载到被称呼为“端口A”的RAM端口中。表格查找状态机(图3的320)经由被称呼为“端口B”的RAM端口来访问这些表格以运行表格。

RAM 500包括若干个存储器块，在此示例中这些存储器块被称为502-1至502-8，以说明由八(8)个8K×2的子块(表示为502-1至502-8)构成的8K×16块的布置。RAM 500还包括1K×16存储器子块块504。八个存储器块502至502-8是出于说明目的示出的。可以实现更多或更少的存储器块。

图5示出了可在每个电源模块内组织RAM 500中的存储器资源以帮助接收I/V对(作为上述的表格“A”和“B”)以及其他信息类型的一种方式。虽然这里描述的RAM 500具有双端口结构，但并不一定要具有双端口结构。但是，双端口结构提供了某些便利和优点。出于论述目的，图的下部示出了对RAM 500的端口A的访问，并且图的上部示出了对RAM500的端口B的访问。图5的下部示出了提供给背板接口状态机310的控制和寻址访问，而图5的上部示出了提供给表格查找状态机320的控制、地址和数据访问。

在一个实施例中，如上所述，RAM 500被布置为提供两个不同的子块。其中之一被配置为由八(8)个8K×2子块502-1至502-8构成的8K×16块501，而另一个被配置为1K×16块504。但是，其他存储器分区体系结构也是可能的。在一个实施例中，对8K×2子块的使用是由特定的现场可编程门阵列(FPGA)的可用特征集所驱动的。希望把被加载到8K×16块501中的I/V表格与其余RAM资源(即，1K×16子块块504)在物理上分开来。如下文中将详细描述的，为了帮助在基于RAM的门阵列300中运行I/V表格，希望为数字低通滤波器提供一组系数。这些系数被加载到子块504中。如下文中也将详细描述的，端口B处对RAM子块501和504的寻址在稳态条件下是相同的，但在瞬时事件期间一般将是不同的。

图6A和6B是总地示出图5的RAM 500的物理和逻辑存储器结构的框图。在图6A中，8K×16块501被示为具有下部614和上部616，下部614包括范围从地址位置0至地址位置4095的表格存储器块_1，上部616包括范围从地址位置4096至地址位置8191的表格存储器块_2。

1K×16块504在部分624中存储存储器块_1的滤波系数，并且在部分626中存储存储器块_2的滤波系数。

图6B示出了8K×16块501和1K×16块504的逻辑内容，其中表格存储器块_1构成部分652，并且存储器块_1的滤波系数构成部分656。表格存储器块_2构成部分662，并且存储器块_2的滤波系数构成部分666。

再次参考图5，连接506上的地址信号ADDR[11:0]被用于经由ADDRA[11:0]输入对8K×16块501中的4K范围直接寻址，而连接507上的信号ADDR[6:0]被用于经由ADDRA[6:0]输入对1K×16块504中的128字范围寻址。信号ADDR[12]被以反相形式使用以使能8K×16块501，并且还被以同相形式使用以使能1K×16RAM块504。假定连接508上的信号BANK_SLCT被保持在逻辑低状态中，则通过连接506、507和512将ADDR[12:0]连接到两个RAM块501和504确立了从0-4223(即0-(4095+128))的连续地址范围，该连续地址范围在逻辑地址从值4095转变到值4096时从一个物理RAM块(图6A中的614)无缝地切换到另一个RAM块(图6A中的616)。该布置确立了所需的连续地址空间，同时也提供了对两个物理上不同的R AM块的访问。注意，连接509也被标记为ADDR[12]。该称呼指的是其相对于RAM块501的逻辑功能，从背板接口状态机310内提供的端口A地址生成的角度来看，该功能不同于充当ADDR[12]的信号(连接)512的功能。端口A地址生成的更多细节将在以下对图9的论述中提供。

RAM的物理布置使得表格A和B(在对图6A和6B的论述中也称为“表格存储器块_1”和“表格存储器块_2”)在电源模块可工作时始终存在于RAM中，并且实际上是连续的，其中最高位RAM地址充当表格之间的“切换”。最高地址位对于RAM块501是ADDR[12]，而对于RAM块504是ADDR[7]。这些表格中的一个或另一个(上面的或下面的，这取决于电流状态)始终可供端口B侧的表格查找状态机320“运行”。另一个表格始终经由端口A侧背板接口状态机310可供大型机微处理器112更新。一旦更新完成，两个完全可用的表格就出现在RAM中。这些表格中的一个在运行，而另一个表格待处理，直到接收到表格改变触发为止。在接收到表格改变触发后，待处理的表格成为运行表格，而先前运行的表格则变得可供端口A侧大型机微处理器112访问以便更新。对于I/V表格和系数表格来说都是如此。

如果用于将数据从大型机模块110中的大型机微处理器112传送到电源模块118和122的串行传输系统通过背板接口状态机310而被配置为在并行化的串行数据被正确地提供给RAM的并行数据输入端口522(W_DATA[1:0]和W_DATA[15:14])时分别驱动两个RAM块501和504的写使能输入532和534，并且另外如果控制逻辑被提供来使得能够在每个串行分组传输时段期间的不同时间递增连接到RAM块501和504的地址输入506和512的二进制计数器(在以下对图9的论述中描述)，则可以通过预加载计数器来设置起始地址，在此之后，取决于当前地址值，在每个后续串行通信分组上，新的数据字可被写入到RAM块501或504，并且地址被自动递增(自动索引)。该方法确立了一种用于将相关的但在物理上可分离的数据从大型机模块110传送到电源模块118和122的最优高效手段。大型机模块110与电源模块118和122之间的并行串行数据路径114和116提供了所需的用于将新表格和控制信息并行传送到系统100中的每个电源模块的高效系统级手段。

连接508上的BANK_SLCT信号可被设置到逻辑高状态或逻辑低状态。连接508上的BANK_SLCT信号被缓冲并作为ADDR[12]被施加到用于8K×16块501的连接509上的端口A RAM地址ADDRA[12:0]。连接508上的BANK_SLCT信号还作为ADDR[7]被施加到用于1K×16块504的连接524上的端口A RAM地址ADDRA[7:0]。在以这种方式施加的情况下，BANK_SLCT能够对上述的逻辑表格“A”(块_1)或“B”(块_2)寻址，从而表格“A”(块_1)包括8K×16块501中的下方4K位置(图6A中的614、图6B中的652)，而表格“B”(块_2)包括8K×16块501中的上方4K位置(图6A中的616、图6B中的662)。类似地，表格“A”(块_1)包括1K×16块504中的前128个位置(图6A中的624)，而表格“B”(块_2)包括1K×16块504中的接下来128个位置(图6A中的626)。1K×16块504中的其余768个位置(图6A中的628)未被使用，因此连接526上的ADDRA[9:8]端口A RAM地址输入被固定为低。

应当注意，这里描述的布置可以容易地扩展来包括RAM的额外物理块，或者包括其内容可用于其他目的的个体控制寄存器。RAM的块也可以基于具体应用而具有不同的大小。

在用于改善电源中的动态响应的系统和方法的实施例中，表格查找状态机320(图3)可被实现为访问RAM 500的端口B侧以高效地运行I/V表格A和B。

控制电源模块(例如电源模块118)以使得其输出符合所需的特性I/V曲线是通过以下步骤实现的：测量电压(或电压和电流的组合)、将测得值与所需值相比较、并且修改电源模块的至少一个控制输入以使所需输出与实际输出之间的误差最小化。这种反馈控制系统在电源模块118中一般是利用包括一个或多个A/D转换器、数字信号处理器(DSP)计算系统、以及一个或多个D/A转换器的数字反馈系统来实现的，该一个或多个A/D转换器对输出电压和/或电流进行数字化，该数字信号处理器计算系统将测得值与所需值相比较并且执行校正信号计算，该一个或多个D/A转换器将更新后的以数字方式生成的校正控制信号转换回模拟形式以用于驱动电源模块。嵌入在反馈环中的数字比较器的基准输入是以数字形式表述的I/V特性表格。通常，该表格中的条目包括与沿着所需特性曲线的若干个工作点相对应的I/V对的浮点表示。利用现代DSP处理器和广泛可得的A/D和D/A转换器，该方法支持对10-30μs或更长范围内的表格更新(采样)速率的有效实现。

就检测负载变化并对其作出反应而言，更高的采样速率(samplingrate)相当于改善的动态性能或带宽。采样速率受到A/D和D/A转换器的转换时间的限制，但DSP处理时间也占将更新后的控制输入递送到电源模块所需的总时间的很大部分。尤其对于A/D转换器，采样率的显著提高意味着成本的大大增加。因此，用于与更加适度地提高A/D和D/A转换器的原始转换速率相结合地急剧降低DSP处理时间的一种成本效率较高的方法提供了用于改善数字反馈系统的总采样时间从而改善用户所感知到的带宽的一种成本优化的手段。

暂参考图5的上部，描述了表格查找操作的速度的改善，以及随之而来的响应于负载变化的带宽的改善。连接516上的信号SAR[11:0]连接到8K×16RAM块501的ADDRB输入(端口B地址)，而信号SAR[11:5]连接到1K×16RAM块504的ADDRB输入(也是端口B地址)。这些连接分别帮助实现电压匹配和滤波系数查找特征，下文中将对此进行描述。连接514上的BANK_SLCT信号的反相被用于在两个可用的4K I/VRAM块和两个可用的128字系数RAM块之间进行选择，如上所述。

图7是示出图3的表格查找状态机320的实施例的框图。表格查找状态机320可利用在状态机700的数字信号处理器(DSP)实现方式中描述的硬件和逻辑来实现。在图7所示的实施例中，DSP功能被实现为使用硬件的低级别计算块，即实现为现场可编程门阵列(FPGA)中的硬件功能。如将要描述的，该布置以非常低的增加成本提供了高性能。该设计成本效率尤其高，因为FPGA是基于RAM的门阵列300的一部分，并且已经存在来提供电源模块内的其他功能。

状态机700包括A/D转换器376，该A/D转换器376在此实施例中对电源模块118的电压输出进行测量和数字化。输出电压的经数字化的采样通过连接372a被接收作为输入V_RDBK[15]，并且通过连接372b被接收作为输入V_RDBK[14:0]。该数据采取16位2补码的形式。因为控制算法不应当被提供以负值，并且因为希望在复杂度、门利用率和最小化的运行时间之间达到最优平衡，所以最高位或者“符号位”(此实施例中的位15)被测试并且如果位15为真则输入数据被箝位到零。测试和箝位发生在零箝位元件707中。零箝位元件707确保了连接708上的测得电压值始终为正值。零箝位元件707通过在连接372a上的信号V_RDBK[15]为高的情况下强制连接372b上的信号V_RDBK[14:0]为低状态来工作。换言之，如果MSB为真，则V_RDBK在2补码编码中为负值，在此情况下则强制零。施加到幅值比较器712的信号V_RDBK[15]始终固定为低。整体效果是使得负电压测量值(这是可能存在的)就好像是恰好等于零伏的测量值那样被测量。

连接708上的测得电压信号被提供到定时元件710。定时元件710包括幅值比较器712、逐次近似寄存器(SAR)714和定时发生器716。

两个I/V表格被存储在位于表格元件720内的RAM中。这些表格之一是活动的，而另一表格待处理，如上所述。以下论述将关注对位于RAM块501中的活动表格的读访问。活动表格是4K点长的并且存储与电流编程D/A值相对应的电压值。数据布置的一个重要限定特征是存储的电压值与电流值是配对的，其中这些电流值按表格的地址范围被缩放。I/V特性表格的一部分在图8中示出。换句话说，，4K地址中的每一个对应于12位D/A转换器366的4K个可能的数字输入之一，该D/A转换器366控制来自电源模块的电流的所需输出范围。在此实施例中，如上所述，RAM是以双端口结构实现的。端口A被用于背板访问(参考访问RAM块501的端口A的图2的大型机微处理器112(以及图3的背板接口状态机310))，而RAM块501的端口B被保留来供表格查找状态机320、700进行读访问。

RAM块501的端口B利用位于定时块710中的逐次近似寄存器(SAR)714生成的地址在只读模式中工作。响应于通过连接706提供给定时元件710的发起信号，SAR 714开始接连地接通地址SAR[11:0]，这些地址控制RAM块501的端口B处的寻址。该过程开始于最高地址位。在RAM块501中存储于所寻址的位置处的正单极的(即，就2补码符号位(位15)始终为假而言为无符号的)电压数据被施加到定时元件710内的幅值比较器712的“A”输入。来自零箝位元件707的经箝位的电压测量数据通过连接708被施加到幅值比较器712的“B”输入。根据SAR的操作特性，位测试过程一直继续，直到获得与正好大于“B”值的“A”值的匹配为止。此时，地址表示经过数字缩放的电流，该电流与符合RAM块501中当前存储的I/V表格的、连接708上的测得电压的理想实际电流的差异在1个最低有效位(LSB)内。

状态机700还包括环路补偿滤波器730。环路补偿滤波器730包括补码元件732、加法器736、无限脉冲响应(IIR)低通滤波器739、以及寄存器744。寄存器744的输出被反馈到RAM块504的端口B读地址端口ADDRB。RAM块504中被寻址的位置包含滤波系数，该滤波系数通过连接726被提供到IIR低通滤波器739的B1输入。IIR低通滤波器739是一阶数字低通滤波器。

总共有128个不同的系数可用，其中对于存储在I/V表格中的每个具有32个I/V对的连续集合有一个系数。大型机微处理器112(图2)中运行的表格生成代码所使用的计算算法考虑了每个32I/V对范围中的电流-电压函数的斜率，即增益，并且为该范围内的目标工作点计算符合环路稳定性的滤波系数。

当系统处于稳态状况中时，即，当表格查找状态机320的重复循环对RAM块501中的同一位置进行访问时，RAM块501的端口B地址ADDRB和RAM块504的端口B地址ADDRB具有相同的值。当稳态状况不存在时，即，当系统从访问RAM块501中的一个位置(地址)转变到访问RAM块501中的另一个位置(地址)时，RAM块504的端口B地址ADDRB将不同于RAM块501的端口B地址ADDRB，这是由于环路补偿滤波器730向经由连接725施加到其(Z⁰)输入的信号SAR[11:0]施加了低通滤波作用。

如图5、图7和图6A中也示出的，将RAM块501和504布置为两个不同的物理实体是优选的，因为两个不同的内容值是从单个地址获得的，即，一个内容值是从RAM块501中由连接725上的信号SAR[11:0]直接指定的地址处获得的，而另一个内容值是从RAM块504中由滤波器730从SAR[11:0]导出的地址处获得的。第一内容值是作为获得所需理想电流值(被编码为表格条目地址)的表格查找过程的一部分而将要与测得输出电压V_RDBK相比较的I/V对电压值。第二内容值是提供给IIR低通滤波器739的、对于太阳能阵列特性曲线上的工作点的特定相应范围来说适当的环路补偿滤波系数。还可以看出，定义I/V表格RAM内容以便地址可用于隐含地表示与该地址处存储的电压值相关联的所需理想电流编程值的整个方法提供了一种对I/V对信息进行编码的特别有效的手段。同时使用该地址来导出对存储在物理上不同的RAM结构中的查找表中的滤波器系数的访问进一步增强了紧凑性和对实现电压输入、电流输出电源算法的DSP状态机700所使用的数据结构的访问效率。

IIR低通滤波器739通过连接726接收系数值，并且通过连接725接收作为函数x(n)的SAR[11:0]到(Z⁰)输入。函数x(n)表示与存储的I/V表格一致的经数字缩放的理想电流值。连接726上的B1系数值在补码元件732上被进行补码操作并且值“1”被加法器736数字地加到连接738上的补码值以通过连接741向IIR低通滤波器739提供A0系数输入。利用后续计算阶段中的适当缩放，该操作相当于从单位值(value of unity)中减去B1系数以导出A0值，并且用于确保IIR低通滤波器739的DC增益恰好等于1。以这种方式导出A0系数还使对RAM存储的需求最小化，并且更重要的是，缩短了大型机微处理器112(图2)所计算的值的计算和传输所需的时间。

IIR低通滤波器739内的硬件乘法器(未示出)和加法器(未示出)通过连接742向寄存器744提供单极低通滤波输出采样，以用于由输入表示的电流输入采样。通过连接747来自定时发生器716的定时选通脉冲(strobe)用于将输出采样存储在寄存器744中，以便误差校正元件750随后通过连接746使用。该采样也被用作下一采样周期中到IIR低通滤波器739的y(n-1)(Z^-1)输入，并且还如上所述通过连接727被作为ADDRB输入提供到RAM块504。IIR低通滤波器739的操作是由以下给出的方程来定义的，并且应当是本领域的技术人员所熟知的。

y[n]＝a₀x[n]+b₁y[n-1]

误差校正元件750包括乘法器752、加法器754和寄存器756。该误差校正元件750为电流编程电路中的增益和偏移量误差提供了数字校正。电流编程D/A中的误差、电流感测电路和相关联的换能器(分流器)中的误差、以及与嵌入在数字环内的模拟电流反馈环求和放大器相关联的误差被校正。

在电压测量电路中也存在类似的、但略小的一组误差。这些误差是通过对存储在RAM块501中的电压值进行计算上的“预扭曲”(pre-warping)来校正的。该计算是作为由大型机微处理器执行的表格生成过程的一部分来完成的，并且包括数据被存储在I/V RAM中以供状态机700随后使用的方式的另一部分。通过分离两个误差校正过程并且使用硬件来校正电流编程路径中的误差，优化了整体性能。

误差校正元件750在连接392上的输出被提供给D/A转换器366。在图7中为了简单起见没有示出多路复用器360(图3)。D/A转换器366将连接392上的数字值转换为表示电源模块118的所需电流输出的模拟控制信号。该系统实现了电压输入、电流输出控制环路，该环路将功率放大器模块118的输出约束为符合用户指定的I/V曲线。

已经证明，所描述的实现方式提供了非常高速的操作。在一个实施例中，在50MHz基本时钟的情况下，对I/V表格运行一次查找操作需要400ns的总计算时间。电压测量A/D转换器701每2.5μs提供采样。对这两个延迟求和则得出了约2.9μs的数字采样周期。系统整体上可以得到这个较短的采样时间，而无论所存在的通道的数目如何，因为每个电源模块118具有其自己的专用硬件处理器来实现刚才描述的过程。从而提供了对负载变化的改善响应(带宽)。另外，用来实现硬件处理器的A/D转换器和FPGA两者的很易得到的更高速版本可以容易地提供低于1μs的采样周期。

图8是I/V特性表格的一部分800的图示。部分800包括地址列802、电流值列804和电压列806。如图所示，每个地址位置对应于一个精确的电流编程值和一个电压值。这样，当上述的状态机700到达表格中的特定地址时，该地址本身表示经过数字缩放的电流，该电流与符合RAM块501中当前存储的I/V表格的、连接708上的测得电压的理想实际电流的差异在1个最低有效位(LSB)内。注意，电流值列804不是RAM块501中实际存储的表格的一部分，在图8中提供它是为了帮助理解表格地址和相应的电流编程值之间的关系。

图9是示出与图3所示的背板接口状态机310包括在一起的示例性背板地址发生器的示意图。图9中的电路示出了可用于控制RAM块501的端口A处的地址访问的示例性电路，并且还示范了一种方法，通过该方法，I/V表格的编程分辨率可被更改，以通过对编程分辨率进行折衷而换取更新速度的提高来进一步提高表格更新速率。例如，如果8位而不是12位电流编程被认为是可接受的，则I/V表格可从4096个字缩短到256个字。如果通过在连接901上向SAR 714施加被称为8_BIT_MODE的控制输入，从而希望进行较低分辨率操作的话，则用于I/V表格存储的RAM块501的大小就可以更小，并且SAR 714可缩短到8位。128字系数表格大小不变，因为分辨率降低的I/V特性曲线仍包括当补偿数字环路时必须考虑的斜率以及由此而来的增益的整个范围。如果希望进行在两种分辨率下的操作，则可通过将I/V对加载到存储器中的每第16个位置并通过对SAR 714过程进行“短循环”以在获得8位地址后结束，来更有效地实现到8位模式的改变。在这种实施例中，通过将分辨率从12位降低到8位，获得了大型机微处理器112和电源模块118之间的表格计算和传输时间的大大缩短。

来自将电压测量数据写入到每第16个位置的8位模式(这里也称为快速或高速模式)中的操作意味着修改地址发生器以便辅助在数据被从大型机微处理器112(图2)传送到电源模块RAM(图2)时无缝地址范围的持续可用。

二进制计数器900提供了在12位模式和8位模式两者中对I/V(RAM块501)和系数RAM(504)的自动递增且连续的寻址。在一个实施例中，二进制计数器900长度为13位，并且包括三个级联的4位可加载二进制计数器912、916和918以及之后的1位计数器922。向前两个4位级912和916的计数使能(CE)输入施加的门控实现了所需的自动递增和连续寻址的目标，而无论整体操作模式是12位(高分辨率模式)还是8位(高速模式)。应当注意，高分辨率模式中的操作意味着所有门控都可被消除，其中13位级联是通过在前终点计数(terminal count，TC)输出926、928和932到后级计数使能输入(CE)之间的连接来确立的。但是，如果对于高速模式希望对4K I/V RAM块501中的每第16个地址进行写入，则实现通过级912和916以及因此向级918添加的门控。

二进制计数器900在高速(8位)模式中的功能如下。假定地址最初被预设到零，用于选择系数RAM块504的信号ADDR[12](图5中的连接512)被设置为低。在信号ADDR[12]处于低状态的情况下，连接901上存在的处于高状态的控制输入8_BIT_MODE和连接906上存在的处于高状态的COUNT_ENB经由AND(与)逻辑902和OR(或)逻辑914向第二4位计数器级916的计数使能(CE)输入提供了高状态。相反，处于高状态中的控制输入8_BIT_MODE和处于低状态中的信号ADDR[12]的存在则经由AND逻辑904向AND逻辑908的一个输入提供了低状态，从而禁止了第一4位计数器级912中的计数，而不论COUNT_ENB的状态如何。COUNT_ENB被周期性地设置到高状态(在数据传输分组期间的便利时间)并持续一个时间周期，以使能地址递增。在刚才描述的状况下，递增发生在第二4位级916中，从而按16个计数的步长递增了整体地址(ADDR[12:0])。一旦达到4096的计数，连接924上的信号ADDR[12]就变为高状态，并且AND逻辑902和904以及OR逻辑914所实现的逻辑发生变化，从而使得连接906上的信号COUNT_ENB的高状态使能第一4位计数器级912中的计数，同时禁止第二4位计数器级916中的计数，除了经由连接926上的信号TC来自第一级912的进位输出为真时之外。对于整体来看的ADDR[12:0]，地址按一个计数的步长递增。因此，实现了所需的结果，即递增地址以访问I/V RAM的前4K中的每第16个位置，并且自动且连续地切换到递增以寻址系数RAM中的接下来12个字中的每个位置。

如果连接901上的控制输入信号8_BIT_MODE被保持在低状态中，那么AND逻辑902和904确保了计数在连接906上的信号COUNT_ENB处于高状态中时在第一4位计数器级912中始终被使能，但在第二4位级916中除了第一级912的连接926上的TC输出信号为真时之外却永不被使能。因此，地址被递增以访问I/V RAM块501和系数RAM块504的整个4K+128字范围的每个位置。这相当于在没有AND逻辑902、904和908并且没有OR逻辑914的情况下将会实现的功能，因此适合于为高分辨率(12位)模式提供自动递增和连续寻址。

图9中标识为ADDR[3:0]、ADDR[7:4]、ADDR[11:8]和ADDR[12]的信号直接对应于图5中在端口A连接506和512处示出的信号。信号ADDR[11:0]对RAM块501和504内的位置直接寻址，而ADDR[12]可用于在处于低状态时选择RAM块501，或者在处于高状态时选择RAM块504。

还可以获得另一种改进，因为从12位到8位查找的模式变化是可利用单个控制位来实现的。这样就有可能将控制位包括在与I/V表格一起从大型机微处理器112传送到电源模块118的特殊控制字中。电源模块中的硬件处理器于是可以被设计为测试该控制位以提供12位和8位操作之间的逐表格实时改变。该能力于是允许了依据接连的表格的停留时间从高精度(12位)模式到高速(8位)模式的自适应改变。就卫星操作而言，这种类型的自适应能力将允许迅速的表格改变，其中在日全蚀或者满照明期间，对于高精度操作，在日蚀转变期间精度可能略有受损。由于系统必须拥有关于停留时间(即接连表格改变之间的时间)的在先知识，因此该模式只能结合停留步调式表格列表(dwell-paced lists of tables)使用，或者结合触发步调式表格列表使用，其中触发源具有关于停留时间的这种在先知识。

如图8所示，增大电流和减小电压之间的关系应当是单调的。例如，可用于定义特性I/V曲线的指数模型方程组确保了该结果。在指数模型的情况下，对于Isc、Imp、Vmp和Voc的值的选择施加了如上所述的某些其他约束。这些约束与定义表示实际使用的真实太阳能阵列的特性I/V曲线是一致的。对Isc、Imp、Vmp和Voc的值的选择的约束的一个示例包括以下内容：不应当选择这样的值，这种值使得曲线上的点下降到在Isc处与电流轴相交并在Voc处与电压轴相交的直线之下。另外，Vmp和Voc不应当相等，因为这具有在特性曲线的恒定电压(CV)区中定义无限恒定电流(CC)模式增益的效果。除了指数模型之外的模型中使用的方程可具有不同的参数，并因此具有不同的约束。但是，在所有情况下，I/V曲线上的电压或电流工作点的变化都应当与其他特性的变化单调相关，即电压到电流，或者相反，电流到电压。

图8示出了如图1的点12处所示的“拐点”或者最大功率点附近的I/V特性表格的一部分。I/V特性曲线是利用图8所示的参数来确立的。如前所述，标记为“电流”的列804在上述实现方式中并不存在(只有16位2补码二进制形式的正电压值存在于“地址”所限定的位置处)，但在这里被提供来帮助理解。满刻度电流被设置为等于Isc，以便于在图中呈现，因为这将表格中的每个电流值设置为恰好等于Isc的二进制加权分数。在实践中，满刻度电流通常将被设置为略高于最高期望Isc值。返回图8，行825示出了在给定60V的测得电压值的情况下，在高分辨率(12位)模式中进行表格查找的结果。基于SAR的搜索找出了60.01V的电压值，该值刚好在目标值60V之上。相关联的电流编程值7.699A与用于构建该表格的方程所限定的理想值7.7A的差异在一个12位LSB内。注意，值7.699A是由系统的增益确立的，该系统将编程的CC电平设置为地址乘以CC编程LSB权重，在此情况下是3941×1.954mA。利用计算密集型数值技术将该值确立到更大的精度是不必要的，因为电流编程系统的精度极限已经由上述的效率高得多的搜索算法实现了。

图8中的行812、814、816和822示出了表格条目，从而示出了高速(8位)模式的可能搜索点。这些条目如上所述出现在每第16个位置处。对于同样的60V电压读数，SAR选择的地址应当为3936，这对应于7.689A的电流编程值。8位编程分辨率的LSB权重是31mA，因此编程的值与用于限定表格条目的方程所确立的7.7A 理想值的差异仍在一个8位LSB内。

其次，应当注意，对来自图7的幅值比较器712的A＞B输出的选择是I/V曲线的负斜率所要求的。通过选择A＜B输出可以使算法能够结合具有正斜率的曲线工作，但是具有正斜率的曲线在SAS应用的范围之外。

再次，以上已提到，表格查找过程实际上反转了作为电流的函数的闭式电压，从而为作为电压的函数的电流提供基于硬件的数值实现方式，这就硬件资源和运行时间而言都是尤其高效的。更详细地说，还应当注意到，逐次近似寄存器通常确立或利用两个变量之间的线性关系，例如，基于SAR的A/D转换器提供了一组数字代码，这些代码与模拟输入电压或电流是线性相关的。对于状态机700，如参考图1可见，该关系是非线性的。使用SAR在非线性系统内工作例示了这里描述的发明的另一个方面。当行进于电流编程值(即，表格地址)的线性范围中时，存储的电压值相对于表格地址的变化以非线性方式变化。例如，在图1所示的CC区16中，电流编程值的很小变化对应于电压的很大变化。但是，在图1的CV区18中，电流编程值的很大变化则引起电压的相对较小变化。表格查找状态机320颠倒该关系，但是非线性关系仍存在。换句话说，在CV区18中，电压的小变化引起编程的电流值的很大变化，即，即使从一个电压值到另一个的变化相当小，也要遍历表格的很大一部分。但是，在CC区16中，电压的大变化对应于电流的相对较小变化。在此情况下，即使测得电压的变化相当大，在表格中也只遍历小范围的电流。

在另一个实施例中，可以交换上述的测量和编程功能，使得电流测量替换电压测量，并且电压编程替换电流编程。暂参考图3，表格查找状态机320的输入现在将来自从A/D转换器384取得的信号I_RDBK，而表格查找状态机320的编程输出将与多路复用器360一起被移动到电压编程D/A转换器354的输入。参考图7，RAM块501中的条目将包括电流值，而RAM块501的地址将表示由于前述SAR算法的作用而与测得输出电流相匹配的、与每个I/V对相关联的理想电压编程值。表格查找状态机320的操作特性没有被根本改变，但环路滤波器转角频率可被调节以反映从电压输入-电流输出控制到电流输入-电压输出控制的变化。

在另一个实施例中，这里描述的技术可用于实现一系统，该系统在工作点在曲线的CC和CV区之间转移时将模式从CC切换到CV，反之亦然(参见图1)。如前所述，以这种方式可以获得稳定性的提高，并且可能简化或消除前述的自适应环路补偿滤波器730。如果使用示例性的指数模型，则大型机微处理器112为了生成表格条目而执行的计算可能要求对于CV区使用数值技术。如果使用一种不同的数学模型来获得I/V对，则可以直接计算根据电压的电流以及根据电流的电压。对于表格查找状态机320内的控制逻辑的某些修改可用于实现从I/V特性曲线的CC区中的电压输入-电流输出模式到I/V特性曲线的CV区中的电流输入-电压输出模式的自动交换。

在其他的实施例或者应用中，如果为了满足具体应用要求而认为适当或必要，可以有不同电源工作参数的输入(例如输出功率的测量值)，并且输出针对任何其他参数(例如电压或电流)的控制。可以实现相同或非常相似的用于计算将受控参数与控制参数关联起来的表格条目、用于将这些表格传送到模块RAM存储器并且随后由表格查找状态机320运行表格的过程。

图10是示出用于改善电源中的动态响应的方法的实施例的操作的流程图。在块1002中，大型机微处理器112为电源模块118计算I/V表格A。在块1004中，大型机微处理器112为电源模块122计算I/V表格A。如上所述，这里提到的表格A和下文提到的表格B两者可以是相同的、相同但相位不同的、或者完全不同的。在块1006中，大型机处理器112(图2)访问电源模块118和122中的RAM 500的端口A，并同时将两个表格A传送到电源模块118和电源模块122两者。在块1007中，大型机微处理器112通过向两个电源模块发送起动命令并通过向两个电源模块提供触发信号来发起电源模块中的表格运行。

在块1008中，电源模块118根据上述的表格查找状态机320运行其表格A。同时，在块1012中，电源模块122也根据上述的表格查找状态机320运行其表格A。在两个电源模块118和122中运行表格A的同时，在块1014中，大型机微处理器112为电源模块118计算表格B，并且在块1016中，大型机微处理器112为电源模块122计算表格B。

在块1018中，大型机处理器112再次访问两个电源模块中的RAM500的端口A，然后同时将表格B传送到每个电源模块。在块1019中，大型机微处理器112通过向电源模块发送起动命令并且通过向两个电源模块提供触发信号来发起电源模块中的表格运行。

在块1022中，电源模块118根据上述的表格查找状态机320运行其表格B。同时，在块1024中，电源模块122根据上述的表格查找状态机320运行其表格B。在两个电源模块118和122中运行表格B的同时，在块1026中，大型机微处理器112为电源模块118重新计算经修正的表格A，并且在块1028中，大型机微处理器112为电源模块122重新计算经修正的表格A。

该过程重复，直到在块1032中大型机处理器确定接收到终止信号为止。

图11是示出用于改善电源中的动态响应的方法的另一种实施例的操作的流程图。在块1102中，大型机微处理器112为电源模块118计算I/V表格A。在块1104中，大型机处理器112(图2)访问电源模块118中的RAM 500的端口A并将表格A传送到电源模块118。在块1106中，大型机微处理器112通过向电源模块118发送起动命令并通过向电源模块118提供触发信号来发起电源模块118中的表格运行。

在块1108中，电源模块118根据上述的表格查找状态机320运行其表格A。在电源模块118中运行表格A的同时，在块1112中，大型机微处理器112为电源模块118计算表格B。

在块1114中，大型机处理器112再次访问电源模块118中的RAM500的端口A，并且将表格B传送到电源模块118。在块1116中，大型机微处理器112通过向电源模块118发送起动命令并且通过向电源模块118提供触发信号来发起电源模块118中的表格运行。

在块1118中，电源模块118根据上述的表格查找状态机320运行其表格B。在电源模块118中运行表格B的同时，在块1122中，大型机微处理器112为电源模块118重新计算经修正的表格A。

该过程重复，直到在块1124中大型机处理器确定接收到终止信号为止。

以上的详细描述是为了理解本发明的示例性实现方式而给出的，而不应当被理解为不必要的限制，因为在不脱离所附权利要求及其等同物的范围的情况下，本领域的技术人员可以明显看出修改。

本申请要求2008年3月31日提交的题为“Systems And Methods ForImproving Performance Of A Solar Array Simulator(SAS)”的美国临时申请No.61/040,782的优先权，这里通过引用将该临时申请并入。

Claims (21)

1.一种用于改善电源中的动态响应的系统，包括：

具有存储器和大型机微处理器的大型机模块，该大型机处理器被配置为计算多个表格，其中每个表格表示所述电源的电流/电压(I/V)特性曲线；

耦合到所述大型机模块的至少两个电源模块，每个电源模块具有随机访问存储器元件，该随机访问存储器元件被配置为接收并存储第一表格和第二表格；

其中，所述大型机微处理器将所述第一表格传送到每个电源模块，并且，在所述大型机处理器为每个电源模块计算所述第二表格以及所述大型机处理器将所述第二表格传送到每个电源模块的同时，每个电源模块运行各自的第一表格。

2.如权利要求1所述的系统，其中，所述随机访问存储器元件包括双端口结构，其中，第一端口被配置为接收所述第一表格，并且第二端口被配置为在所述第一端口正接收所述第二表格的同时运行所述第一表格。

3.如权利要求2所述的系统，其中，所述随机访问存储器元件还包括额外的存储器块，该额外的存储器块被配置为存储至少一个滤波系数。

4.如权利要求3所述的系统，还包括：

具有幅值比较器的定时元件，该幅值比较器被配置为接收代表所述电源模块中的至少一个的电压输出的输出电压信号，并被配置为接收与存储在所述随机访问存储器元件中由逐次近似寄存器所标识的地址位置处的电压数据相对应的表格电压值；

所述幅值比较器被配置为将所述输出电压信号与所述表格电压值相比较，以确定所述表格电压值刚好超过所述输出电压信号的点；并且

其中，所述地址位置表示与所述输出电压信号相对应的经缩放的电流值。

5.如权利要求4所述的系统，还包括低通滤波器，该低通滤波器被配置为从所述额外的存储器块接收所述滤波系数，其中所述滤波系数是从所述地址位置获得的。

6.如权利要求5所述的系统，其中，所述第一表格和所述第二表格包括4096个各自具有一个表格电压值的地址位置。

7.如权利要求5所述的系统，其中，所述第一表格和所述第二表格包括256个各自具有一个表格电压值的地址位置。

8.一种用于改善电源中的动态响应的方法，包括：

为至少两个电源模块中的每一个计算第一表格，其中每个第一表格表示所述电源的电流/电压(I/V)特性曲线；

将所述第一表格传送到所述至少两个电源模块；

在所述至少两个电源模块中的每一个中运行所述第一表格；

在所述至少两个电源模块中的每一个中运行所述第一表格的同时，为所述至少两个电源模块中的每一个计算第二表格；

在所述至少两个电源模块中的每一个中运行所述第一表格的同时，将所述第二表格传送到所述至少两个电源模块；

在所述至少两个电源模块中的每一个中运行所述第二表格；以及

在所述至少两个电源模块中的每一个中运行所述第二表格的同时，为所述至少两个电源模块中的每一个计算经修正的第一表格。

9.如权利要求8所述的方法，其中，传送所述第一表格和第二表格还包括将所述第一表格和第二表格传送到双端口随机访问存储器元件的第一端口。

10.如权利要求9所述的方法，其中，运行所述第一表格和第二表格还包括从所述双端口随机访问存储器元件的第二端口运行所述第一表格和第二表格。

11.如权利要求10所述的方法，其中，所述随机访问存储器元件还包括额外的存储器块，该额外的存储器块被配置为存储至少一个滤波系数。

12.如权利要求11所述的方法，还包括：

在定时元件中接收代表所述电源模块中的至少一个的电压输出的输出电压信号；

在所述定时元件中接收与存储在所述随机访问存储器元件中由逐次近似寄存器所标识的地址位置处的电压数据相对应的表格电压值；以及

将所述输出电压信号与所述表格电压值相比较，以确定所述表格电压值刚好超过所述输出电压信号的点，其中，所述地址位置表示与所述输出电压信号相对应的经缩放的电流值。

13.如权利要求12所述的方法，还包括：

在低通滤波器中从所述额外的存储器块接收所述滤波系数，其中所述滤波系数是从所述地址位置获得的。

14.如权利要求13所述的方法，其中，所述第一表格和所述第二表格包括4096个各自具有一个表格电压值的地址位置。

15.如权利要求13所述的方法，其中，所述第一表格和所述第二表格包括256个各自具有一个表格电压值的地址位置。

16.一种用于改善电源中的动态响应的系统，包括：

具有存储器和大型机微处理器的大型机模块，该大型机处理器被配置为计算多个表格，其中每个表格表示所述电源的电流/电压(I/V)特性曲线；

耦合到所述大型机模块的至少一个电源模块，该电源模块具有随机访问存储器元件，该随机访问存储器元件被配置为接收并存储第一表格和第二表格；

其中，所述大型机微处理器将所述第一表格传送到所述电源模块，并且，在所述大型机处理器为所述电源模块计算所述第二表格并且所述大型机处理器将所述第二表格传送到所述电源模块的同时，所述电源模块运行所述第一表格。

17.如权利要求16所述的系统，其中，所述随机访问存储器元件包括双端口结构，其中，第一端口被配置为接收所述第一表格，并且第二端口被配置为在所述第一端口正接收经过更新的第一表格的同时运行所述第二表格。

18.如权利要求17所述的系统，其中，所述随机访问存储器元件还包括额外的存储器块，该额外的存储器块被配置为存储至少一个滤波系数。

19.如权利要求18所述的系统，还包括：

具有幅值比较器的定时元件，该幅值比较器被配置为接收代表所述至少一个电源模块的电压输出的输出电压信号，并被配置为接收与存储在所述随机访问存储器元件中由逐次近似寄存器所标识的地址位置处的电压数据相对应的表格电压值；

所述幅值比较器被配置为将所述输出电压信号与所述表格电压值相比较，以确定所述表格电压值刚好超过所述输出电压信号的点；并且

其中，所述地址位置表示与所述输出电压信号相对应的经缩放的电流值。

20.如权利要求19所述的系统，还包括低通滤波器，该低通滤波器被配置为从所述额外的存储器块接收所述滤波系数，其中所述滤波系数是从所述地址位置获得的。

21.如权利要求19所述的系统，还包括逐次近似寄存器，该逐次近似寄存器被配置为确定所述地址位置，其中所述地址位置与所述输出电压值具有非线性关系。

Images