CN101714010A - 跨时钟域的时序仿真系统及方法 - Google Patents
跨时钟域的时序仿真系统及方法 Download PDFInfo
- Publication number
- CN101714010A CN101714010A CN200910236695A CN200910236695A CN101714010A CN 101714010 A CN101714010 A CN 101714010A CN 200910236695 A CN200910236695 A CN 200910236695A CN 200910236695 A CN200910236695 A CN 200910236695A CN 101714010 A CN101714010 A CN 101714010A
- Authority
- CN
- China
- Prior art keywords
- clock domain
- cross clock
- sequential
- domain register
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明揭示了一种跨时钟域的时序仿真系统及方法，该系统包括查找器、修改器、仿真器。查找器确认层次路径列表中的跨时钟域寄存器全部都能在时序反标文件中查找得到；而后在时序反标文件中查找跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至修改器；修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至仿真器；仿真器用以将时序反标文件中的时序信息反标回网表仿真。本发明通过对延时反标信息的处理达到消除仿真中跨时钟域部分出现的不定态，使得具有多个时钟域的系统能够进行时序仿真；较其它方法更能反应多时钟域系统的真实情况。
Description
技术领域
本发明属于计算机技术领域，涉及一种时序仿真系统，尤其涉及一种跨时钟域的时序仿真系统；此外，本发明还涉及上述跨时钟域的时序仿真系统的仿真方法。
背景技术
数字电子系统如计算机系统中经常需要使用多个不同的时钟域。在不同时钟域接口处会使用同步器来连接来自两个不同时钟域的信号，不同时钟域的信号在同步过程中使用的寄存器会因为不满足建立时间或保持时间而进入亚稳态，现实中同步器具有消除这种亚稳态的功能，但在时序仿真中这种亚稳态会向后继的寄存器传递，从而使得仿真无法继续正确进行，因此有必要提出一种跨时钟域的时序仿真装置与方法。
现有的跨时钟域系统的时序仿真中，大多使用同一时钟来对系统进行仿真，回避多时钟域的问题，缺点是不利于反应系统的真实情况。本发明提出的跨时钟域仿真装置和方法即解决了多时钟下跨时钟域系统仿真的问题。
发明内容
本发明所要解决的技术问题是：提供一种跨时钟域的时序仿真系统，通过对延时反标信息的处理达到消除仿真中跨时钟域部分出现的不定态，使得具有多个时钟域的系统能够进行时序仿真。
此外，本发明还提供一种上述跨时钟域的时序仿真系统的仿真方法。
为解决上述技术问题，本发明采用如下技术方案：
一种跨时钟域的时序仿真系统，该系统包括查找器、修改器、仿真器。查找器用以确认跨时钟域寄存器层次路径文件中的跨时钟域寄存器全部存在于时序反标文件中，否则对照网表修正所述跨时钟域寄存器层次路径文件中查找不到的跨时钟域寄存器的层次路径；而后在时序反标文件中查找所述跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至一修改器；修改器用以接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至一仿真器；仿真器用以接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表进行仿真。
作为本发明的一种优选方案，列出跨时钟域的寄存器的层次路径，所述查找器在时序反标文件中查找所述层次路径文件中的跨时钟域寄存器，若查找不到，则对照网表修正所述跨时钟域寄存器层次路径文件中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径文件中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止；若所述跨时钟域寄存器层次路径文件中所有的跨时钟域寄存器的层次路径全部都能在时序反标文件中查找得到，则在时序反标文件中查找所述层次路径文件中所有跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至所述修改器。
作为本发明的一种优选方案，所述列出设计中跨时钟域寄存器层次路径文件的方法为：将设计中出现的跨时钟域寄存器的结构层次路径列举在一个跨时钟域寄存器层次路径列表中；所述查找器输入所述跨时钟域寄存器层次路径列表和包含时延信息的时序反标文件，以检查跨时钟域寄存器层次路径列表中的所有条目是否均存在于所述时序反标文件中；若所述跨时钟域寄存器层次路径列表中某跨时钟域寄存器不存在于所述时序反标文件中，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径，直至跨时钟域寄存器层次路径列表中的条目都能在时序反标文件中查找得到；若所述跨时钟域寄存器层次路径文件中所有的跨时钟域寄存器层次路径列表中的条目都能在时序反标文件中查找得到，则所述查找器查找跨时钟域寄存器在时序反标文件中的位置，并输出至所述修改器。
进一步地，所述跨时钟域寄存器层次路径列表按设计的层次结构列出跨时钟域寄存器；所述跨时钟域寄存器层次路径列表根据设计的层次、综合策略一起给出；其格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致，表示为“顶层模块名/[模块名/]/跨时钟域寄存器”。
作为本发明的一种优选方案，所述查找器包括第一查找器、第二查找器；所述第一查找器通过输入跨时钟域寄存器层次路径列表和包含时延信息的时序反标文件，用以检查跨时钟域寄存器层次路径列表中的跨时钟域寄存器是否存在于包含时延信息的时序反标文件中；如果跨时钟域寄存器层次路径列表中包含在时序反标文件中不存在的条目，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径；如果跨时钟域寄存器层次路径列表的条目都能在时序反标文件中查找得到，则使用第二查找器，通过输入跨时钟域寄存器层次路径列表和时序反标文件，查找到跨时钟域寄存器在时序反标文件中的位置输出至修改器。
一种跨时钟域的时序仿真方法，该方法包括如下步骤：
A、列出设计中跨时钟域寄存器的层次路径文件；
B、在时序反标文件中查找所述层次路径文件中的跨时钟域寄存器，若查找不到，则对照网表修正所述跨时钟域寄存器层次路径文件中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径文件中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止；
C、在时序反标文件中查找所述层次路径文件中所有跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至一修改器；
D、所述修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至一仿真器；
E、仿真器接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。
作为本发明的一种优选方案，步骤A中所述列出设计中跨时钟域寄存器的层次路径方法为：将设计中出现的跨时钟域寄存器的结构层次路径列举在一个文件中，该文件为跨时钟域寄存器层次路径列表。
作为本发明的一种优选方案，所述跨时钟域寄存器层次路径列表按设计的层次结构列出跨时钟域寄存器；所述跨时钟域寄存器层次路径列表根据设计的层次、综合策略一起给出；其格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致，表示为“顶层模块名/[模块名/]/跨时钟域寄存器”。
作为本发明的一种优选方案，步骤B中查找跨时钟域寄存器方法为：所述查找器使用跨时钟域寄存器层次路径列表中的条目查找时序反标文件；若查找结果有效，则表明跨时钟域寄存器层次路径列表正确；若有查找不到的跨时钟域寄存器层次路径，表明网表中的跨时钟域寄存器层次路径发生了变化，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径。
作为本发明的一种优选方案，步骤D中，清除时序反标文件中跨时钟域寄存器的时序反标信息的方法为：使用所述跨时钟域寄存器层次路径列表查找时序反标文件，找到需要修改的跨时钟域寄存器，将时序反标文件中的跨时钟域寄存器的时序检查信息设置为0。
作为本发明的一种优选方案，该方法具体包括如下步骤：
(1)列出设计中跨时钟域寄存器的层次路径文件；
(2)在时序反标文件中检查所述层次路径文件中的跨时钟域寄存器的层次路径是否存在，确保设计中的跨时钟域寄存器层次路径或跨时钟域寄存器名称与综合后网表中的层次路径或跨时钟域寄存器名称相同；
(3)如果跨时钟域寄存器的层次路径不存在，说明综合过程中改变了设计的层次结构或使用了新的跨时钟域寄存器名称，则对照网表找出原始设计的跨时钟域寄存器，更新跨时钟域寄存器层次路径；
(4)重复步骤(2)和步骤(3)，直至全部的跨时钟域寄存器层次路径都正确列举出来；
(5)在时序反标文件中查找所述跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至所述修改器；
(6)所述修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至所述仿真器；
(7)仿真器接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。
本发明的有益效果在于：本发明提出的跨时钟域的时序仿真系统及方法，通过对延时反标信息的处理达到消除仿真中跨时钟域部分出现的不定态，使得具有多个时钟域的系统能够进行时序仿真；较其它方法更能反应多时钟域系统的真实情况。
附图说明
图1为跨时钟域时序仿真方法在一种实施方式中的具体流程图。
图2为跨时钟域时序仿真方法在另一种实施方式中的流程图。
图3为图2中跨时钟域时序仿真方法的具体流程图。
图4为跨时钟域时序仿真方法的另一流程图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
请参阅图1，本发明揭示了一种跨时钟域的时序仿真系统，该系统包括查找器、修改器、仿真器。
【查找器】
所述查找器用以确认跨时钟域寄存器的层次路径全部都能在时序反标文件中查找得到，否则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径；而后在时序反标文件中查找所述跨时钟域寄存器的位置(层次路径列表中的所有跨时钟域寄存器)，并把所述跨时钟域寄存器的位置输出至修改器。
所述查找器的查找过程为：列出跨时钟域的寄存器层次路径，所述查找器在时序反标文件中查找所述层次路径列表中的跨时钟域寄存器；若查找不到，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径列表中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止。若所述跨时钟域寄存器层次路径文件中所有的跨时钟域寄存器的层次路径全部都能在时序反标文件中查找得到，则在时序反标文件中查找所述层次路径列表中所有跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至修改器。
本实施例中，所述列出设计中跨时钟域的寄存器层次路径的方法为：将设计中出现的跨时钟域寄存器的结构层次路径列举在一个文件中，本实施例中，该文件为跨时钟域寄存器层次路径列表。所述跨时钟域寄存器层次路径列表按设计的层次结构列出跨时钟域寄存器。所述跨时钟域寄存器层次路径列表根据设计的层次、综合策略一起给出；其格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致，可表示为“顶层模块名/[模块名/]/跨时钟域寄存器”。所述查找器输入所述跨时钟域寄存器层次路径列表和包含时延信息的时序反标文件，以检查跨时钟域寄存器层次路径列表的所有条目是否均存在于所述时序反标文件中；若所述跨时钟域寄存器层次路径列表中包含所述时序反标文件中不存在的条目，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径，直至跨时钟域寄存器层次路径列表的条目都能在时序反标文件中查找得到；若所述跨时钟域寄存器层次路径文件中所有的跨时钟域寄存器层次路径列表的条目都能在时序反标文件中查找得到，则所述查找器找到跨时钟域寄存器在时序反标文件中的位置，并输出至修改器。
所述包含时延信息的时序反标文件描述网表中器件的延迟，使用sdf格式的文件。进一步地，所述网表使用硬件描述语言表示，硬件描述语言包括verilog、VHDL中的一种或多种。
【修改器】
所述修改器用以接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至仿真器。清除时序反标文件中跨时钟域寄存器的时序反标信息的方法为：使用所述跨时钟域寄存器层次路径列表查找时序反标文件，找到需要修改的跨时钟域寄存器，将时序反标文件中的跨时钟域寄存器的时序检查信息设置为0。
【仿真器】
所述仿真器用以接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。所述仿真器输入时序反标文件和网表文件，使用能够支持时序仿真的工具完成仿真。
以上介绍了本发明跨时钟域的后仿真系统的组成及工作原理，本发明在揭示跨时钟域的后仿真系统的同时，还揭示一种跨时钟域的时序仿真方法。请参阅图2，本发明跨时钟域的时序仿真方法包括如下步骤：
【步骤A】列出设计中跨时钟域的寄存器层次路径。
本实施例中，所述列出设计中跨时钟域的寄存器层次路径方法为：将设计中出现的跨时钟域寄存器的结构层次路径列举在一个文件中，该文件为跨时钟域寄存器层次路径列表。
所述跨时钟域寄存器层次路径列表按设计的层次结构列出跨时钟域寄存器；所述跨时钟域寄存器层次路径列表根据设计的层次、综合策略一起给出；其格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致，表示为“顶层模块名/[模块名/]/跨时钟域寄存器”。
【步骤B】在时序反标文件中查找所述层次路径列表中的跨时钟域寄存器，若查找不到，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径列表中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止。
上述查找跨时钟域寄存器方法为：所述查找器使用跨时钟域寄存器层次路径列表查找时序反标文件；若查找结果有效，则表明跨时钟域寄存器层次路径列表正确；若有查找不到的跨时钟域寄存器层次路径，表明网表中的跨时钟域寄存器层次路径发生了变化，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径。
【步骤C】在时序反标文件中查找所述跨时钟域寄存器的位置，并把该跨时钟域寄存器的位置输出至修改器。
【步骤D】所述修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至仿真器。
其中，清除时序反标文件中跨时钟域寄存器的时序反标信息的方法为：使用所述跨时钟域寄存器层次路径列表查找时序反标文件，找到需要修改的跨时钟域寄存器，将时序反标文件中的跨时钟域寄存器的时序检查信息设置为0。
【步骤E】仿真器接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。所述仿真器输入时序反标文件和网表文件，使用能够支持时序仿真的工具完成仿真。
请参阅图3，上述方法具体包括如下步骤：
(1)列出设计中跨时钟域寄存器的层次路径文件；
(2)在时序反标文件中检查所述层次路径文件中的跨时钟域寄存器的层次路径是否存在，确保设计中的跨时钟域寄存器层次路径或跨时钟域寄存器名称与综合后网表中的层次路径或跨时钟域寄存器名称相同；
(3)如果跨时钟域寄存器的层次路径不存在，说明综合过程中改变了设计的层次结构或使用了新的跨时钟域寄存器名称，则对照网表找出原始设计的跨时钟域寄存器，更新跨时钟域寄存器层次路径；
(4)重复步骤(2)和步骤(3)，直至全部的跨时钟域寄存器的层次路径都正确列举出来；
(5)在时序反标文件中查找所述跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至一修改器；
(6)所述修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至一仿真器；
(7)仿真器接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。
综上所述，本发明提出的跨时钟域的时序仿真系统及方法，通过对延时反标信息的处理达到消除仿真中跨时钟域部分出现的不定态，使得具有多个时钟域的系统能够进行时序仿真；较其它方法更能反应多时钟域系统的真实情况。
实施例二
请参阅图1、图4，本实施例结合图1介绍本发明跨时钟域的时序仿真系统及仿真方法。
如图1所示，查找器103输入为跨时钟域寄存器层次路径列表101和包含时延信息的时序反标文件102，查找器103检查跨时钟域寄存器层次路径列表101是否存在于包含时延信息的时序反标文件102中，如果跨时钟域寄存器层次路径列表101包含在时序反标文件102中不存在的条目，就需要对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径；如果跨时钟域寄存器层次路径列表101的条目都能在时序反标文件中查找得到，就可以使用查找器106，需要输入的文件有跨时钟域寄存器层次路径列表101和时序反标文件102，找到跨时钟域寄存器在反标文件102中的位置输出至修改器107。修改器清除跨时钟域寄存器的检查，输出处理后的时序反标文件108，最后将处理后的时序反标文件108用于时序仿真。
其中，跨时钟域寄存器层次路径列表101可以根据设计的层次、综合策略一起给出。格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致，表示为“顶层模块名/[模块名/]/跨时钟域寄存器”。时序反标文件102时序反标文件使用标准的sdf格式文件。
查找器103用以输入跨时钟域寄存器层次路径列表101和包含时延信息时序反标文件102，输出为在时序反标文件102中查找不到的跨时域寄存器层路径。查找器106用以输入跨时钟域寄存器层次路径列表101和包含时延信息的时序反标文件102，输出跨时钟域寄存器在时序反标文件中的位置。修改器107用以输入跨时域寄存器在时序反标文件中的位置和时序反标文件102，将时序反标文件中跨时钟域寄存器的时序反标信息清除，输入处理后的时序反标文件。仿真器109用以输入时序反标文件108和网表文件109，使用能够支持时序仿真的工具完成仿真。
请参阅图4，图4的实现方式与图1的实现方式的区别在于，图4中查找器包括第一查找器、第二查找器(图1中的查找器可以为同一个查找器)。所述第一查找器输入为跨时钟域寄存器层次路径列表和包含时延信息的时序反标文件，用以检查跨时钟域寄存器层次路径列表是否均存在于包含时延信息的时序反标文件中。如果跨时钟域寄存器层次路径列表中的跨时钟域寄存器不存在于时序反标文件中，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径。如果跨时钟域寄存器层次路径列表的条目都能在时序反标文件中查找得到，则使用第二查找器，需要输入的文件有跨时钟域寄存器层次路径列表和时序反标文件，查找到跨时钟域寄存器有时序反标文件中的位置输出至修改器。
实施例三
本实施例中，有一份包含跨时钟域设计的网表和与相应的时序反标文件，需要对网表进行时序仿真。
首先指出设计中的跨时钟域寄存器，以层次路径的方式给出，在时序反标文件中查找这些跨时钟域寄存器，如果查找不到，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径列表中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止；如果跨时钟域寄存器的层次路径全部都能在时序反标文件中查找得到，则对时序反标文件进行下一步处理，在时序反标文件中查找所述跨时钟域寄存器的位置，去掉对跨时钟域寄存器的时序检查。将处理后的时序反标文件和网表文件一起提供给仿真工具进行时序仿真。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。
Claims (11)
1.一种跨时钟域的时序仿真系统，其特征在于，该系统包括：
查找器，用以确认跨时钟域寄存器的层次路径文件中的跨时钟域寄存器全部都能在时序反标文件中查找得到，否则对照网表修正所述跨时钟域寄存器层次路径文件中查找不到的跨时钟域寄存器的层次路径；而后在时序反标文件中查找所述层次路径文件中所有跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至一修改器；
修改器，用以接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至一仿真器；
仿真器，用以接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表进行仿真。
2.根据权利要求1所述的跨时钟域的时序仿真系统，其特征在于：
列出跨时钟域寄存器的层次路径，所述查找器在时序反标文件中查找所述跨时钟域寄存器，若查找不到，则对照网表修正所述跨时钟域寄存器层次路径文件中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径文件中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止；若所述跨时钟域寄存器层次路径文件中所有的跨时钟域寄存器的层次路径全部都能在时序反标文件中查找得到，则在时序反标文件中查找所述层次路径文件中所有跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至所述修改器。
3.根据权利要求2所述的跨时钟域的时序仿真系统，其特征在于：
所述列出设计中跨时钟域寄存器层次路径文件的方法为：将设计中出现的跨时钟域寄存器的结构层次路径列举在一个跨时钟域寄存器层次路径列表中；
所述查找器输入所述跨时钟域寄存器层次路径列表和包含时延信息的时序反标文件，以检查跨时钟域寄存器层次路径列表的所有条目是否均存在于所述时序反标文件中；
若所述跨时钟域寄存器层次路径列表中包含所述时序反标文件中不存在的条目，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径，直至跨时钟域寄存器层次路径列表的条目都能在时序反标文件中查找得到；
若所述跨时钟域寄存器层次路径文件中所有的跨时钟域寄存器层次路径列表的条目都能在时序反标文件中查找得到，则所述查找器找到跨时钟域寄存器在时序反标文件中的位置，并输出至所述修改器。
4.根据权利要求3所述的跨时钟域的时序仿真系统，其特征在于：
所述跨时钟域寄存器层次路径列表按设计的层次结构列出跨时钟域寄存器；
所述跨时钟域寄存器层次路径列表根据设计的层次、综合策略一起给出；其格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致。
5.根据权利要求3所述的跨时钟域的时序仿真系统，其特征在于：
所述查找器包括第一查找器、第二查找器；
所述第一查找器通过输入跨时钟域寄存器层次路径列表和包含时延信息的时序反标文件，用以检查跨时钟域寄存器层次路径列表中的跨时钟域寄存器是否存在于包含时延信息的时序反标文件中；
如果跨时钟域寄存器层次路径列表中的跨时钟域寄存器不存在于时序反标文件中，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径；
如果跨时钟域寄存器层次路径列表中的条目都能在时序反标文件中查找得到，则使用第二查找器，通过输入跨时钟域寄存器层次路径列表和时序反标文件，查找跨时钟域寄存器在时序反标文件中的位置输出至修改器。
6.一种跨时钟域的时序仿真方法，其特征在于，该方法包括如下步骤：
A、列出设计中跨时钟域寄存器的层次路径文件；
B、在时序反标文件中查找所述层次路径文件中的跨时钟域寄存器，若查找不到，则对照网表修正所述跨时钟域寄存器层次路径文件中对应的跨时钟域寄存器的层次路径，直到跨时钟域寄存器的层次路径文件中的跨时钟域寄存器全部都能在时序反标文件中查找得到为止；
C、在时序反标文件中查找所述层次路径文件中所有跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至一修改器；
D、所述修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至一仿真器；
E、仿真器接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。
7.根据权利要求6所述的跨时钟域的时序仿真方法，其特征在于：
步骤A中所述列出设计中跨时钟域寄存器层次路径的方法为：将设计中出现的跨时钟域寄存器的结构层次路径列举在一个文件中，该文件为跨时钟域寄存器层次路径列表。
8.根据权利要求7所述的跨时钟域的时序仿真方法，其特征在于：
所述跨时钟域寄存器层次路径列表按设计的层次结构列出跨时钟域寄存器；
所述跨时钟域寄存器层次路径列表根据设计的层次、综合策略一起给出；其格式为每一行表示一个跨时钟域寄存器层次路径，跨时钟域寄存器的层次路径与时序反标文件中的表示相一致。
9.根据权利要求6所述的跨时钟域的时序仿真方法，其特征在于：
步骤B中查找跨时钟域寄存器方法为：通过一查找器使用跨时钟域寄存器层次路径列表中的条目查找时序反标文件；
若查找结果有效，则表明跨时钟域寄存器层次路径列表正确；
若有查找不到的跨时钟域寄存器层次路径，表明网表中的跨时钟域寄存器层次路径发生了变化，则对照网表修正所述跨时钟域寄存器层次路径列表中对应的跨时钟域寄存器的层次路径。
10.根据权利要求6所述的跨时钟域的时序仿真方法，其特征在于：
步骤D中，清除时序反标文件中跨时钟域寄存器的时序反标信息的方法为：使用所述跨时钟域寄存器层次路径列表查找时序反标文件，找到需要修改的跨时钟域寄存器，将时序反标文件中的跨时钟域寄存器的时序检查信息设置为0。
11.根据权利要求6至10之一所述的跨时钟域的时序仿真方法，其特征在于，该方法具体包括如下步骤：
(1)列出设计中跨时钟域寄存器的层次路径文件；
(2)在时序反标文件中检查所述层次路径文件中的跨时钟域寄存器的层次路径是否存在，确保设计中的跨时钟域寄存器层次路径或跨时钟域寄存器名称与综合后网表中的层次路径或跨时钟域寄存器名称相同；
(3)如果跨时钟域寄存器的层次路径不存在，说明综合过程中改变了设计的层次结构或使用了新的跨时钟域寄存器名称，则对照网表找出原始设计的跨时钟域寄存器，更新跨时钟域寄存器的层次路径；
(4)重复步骤(2)和步骤(3)，直至全部的跨时钟域寄存器层次路径都正确列举出来；
(5)在时序反标文件中查找所述跨时钟域寄存器的位置，并把所述跨时钟域寄存器的位置输出至所述修改器；
(6)所述修改器接收所述查找器发送的跨时钟域寄存器在时序反标文件中的位置，并将时序反标文件中跨时钟域寄存器的时序反标信息清除，输出处理后的时序反标文件至所述仿真器；
(7)仿真器接收所述修改器发送的时序反标文件，将时序反标文件中的时序信息反标回网表仿真。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102366952A CN101714010B (zh) | 2009-10-28 | 2009-10-28 | 跨时钟域的时序仿真系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102366952A CN101714010B (zh) | 2009-10-28 | 2009-10-28 | 跨时钟域的时序仿真系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101714010A true CN101714010A (zh) | 2010-05-26 |
| CN101714010B CN101714010B (zh) | 2012-05-23 |
Family
ID=42417707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102366952A Active CN101714010B (zh) | 2009-10-28 | 2009-10-28 | 跨时钟域的时序仿真系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101714010B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109361378A (zh) * | 2018-09-25 | 2019-02-19 | 福州瑞芯微电子股份有限公司 | Soc芯片异步时钟的验证平台和验证方法 |
| CN110007713A (zh) * | 2019-04-16 | 2019-07-12 | 中国人民解放军国防科技大学 | 跨时钟域信号动态调整检查参数的时序检查方法及系统 |
| CN111078693A (zh) * | 2019-11-29 | 2020-04-28 | 叮当快药科技集团有限公司 | 用于生成数据库记录主键的方法和装置 |
| CN112613259A (zh) * | 2020-12-18 | 2021-04-06 | 海光信息技术股份有限公司 | 片上系统后仿真方法、装置及电子设备 |
| CN114626324A (zh) * | 2022-02-24 | 2022-06-14 | 深圳市紫光同创电子有限公司 | Fpga电路后仿真验证方法、装置、电子设备及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1223246C (zh) * | 2002-08-23 | 2005-10-12 | 华为技术有限公司 | 一种用于印刷电路板设计的方法及装置 |
| CN101464921B (zh) * | 2008-12-31 | 2010-09-29 | 北京天碁科技有限公司 | 一种生成芯片工艺调整的测试向量的方法及系统 |
-
2009
- 2009-10-28 CN CN2009102366952A patent/CN101714010B/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109361378A (zh) * | 2018-09-25 | 2019-02-19 | 福州瑞芯微电子股份有限公司 | Soc芯片异步时钟的验证平台和验证方法 |
| CN109361378B (zh) * | 2018-09-25 | 2022-05-24 | 瑞芯微电子股份有限公司 | Soc芯片异步时钟的验证平台和验证方法 |
| CN110007713A (zh) * | 2019-04-16 | 2019-07-12 | 中国人民解放军国防科技大学 | 跨时钟域信号动态调整检查参数的时序检查方法及系统 |
| CN111078693A (zh) * | 2019-11-29 | 2020-04-28 | 叮当快药科技集团有限公司 | 用于生成数据库记录主键的方法和装置 |
| CN111078693B (zh) * | 2019-11-29 | 2021-10-22 | 叮当快药科技集团有限公司 | 用于生成数据库记录主键的方法和装置 |
| CN112613259A (zh) * | 2020-12-18 | 2021-04-06 | 海光信息技术股份有限公司 | 片上系统后仿真方法、装置及电子设备 |
| CN112613259B (zh) * | 2020-12-18 | 2022-06-10 | 海光信息技术股份有限公司 | 片上系统后仿真方法、装置及电子设备 |
| CN114626324A (zh) * | 2022-02-24 | 2022-06-14 | 深圳市紫光同创电子有限公司 | Fpga电路后仿真验证方法、装置、电子设备及存储介质 |
| CN114626324B (zh) * | 2022-02-24 | 2023-12-12 | 深圳市紫光同创电子有限公司 | Fpga电路后仿真验证方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101714010B (zh) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101714010B (zh) | 跨时钟域的时序仿真系统及方法 | |
| JP5410414B2 (ja) | 回路エミュレーションの入力及び遅延入力のマルチプレクシング | |
| JP5432126B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
| US9002693B2 (en) | Wire like link for cycle reproducible and cycle accurate hardware accelerator | |
| CN102831273B (zh) | 包含双边沿触发器的数字集成电路设计方法 | |
| JP2010531002A (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
| CN102866349A (zh) | 集成电路测试方法 | |
| CN102184148A (zh) | 一种基于fpga的at96总线控制器ip核及其构建方法 | |
| CN101246516A (zh) | 可执行于计算机系统的电路设计修改方法 | |
| CN105447215B (zh) | 数字电路设计方法及相关的系统 | |
| US7996802B2 (en) | Method of verifying circuit and computer-readable storage medium for storing computer program | |
| US8453090B2 (en) | System and method for optimizing logic timing | |
| CN103257309B (zh) | ddr系列pcb板时序补偿方法、系统及终端 | |
| US7159199B2 (en) | Method for verifying adequate synchronization of signals that cross clock environments and system | |
| US7735032B2 (en) | Early HSS Rx data sampling | |
| US12073159B2 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
| KR102129649B1 (ko) | 자동 클록 트리 합성 예외 생성 | |
| US7814455B2 (en) | Logic synthesis method and device | |
| Kebaili et al. | Clock domain crossing formal verification: a meta-model | |
| US7370301B2 (en) | Method and apparatus for mixing static logic with domino logic | |
| Pandit et al. | Clock Domain Crossing—Design, Verification and Sign-Off | |
| Kebaili et al. | Enabler-based synchronizer model for clock domain crossing static verification | |
| Sawyer | Data to clock phase alignment | |
| Mehta et al. | Clock Domain Crossing (CDC) Verification | |
| JP5145167B2 (ja) | クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100080 No. 10 South Road, Haidian District Academy of Sciences, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
| CP03 | Change of name, title or address |