CN101707483A - 一种用于采样系统的窄带大幅度抖动发生装置 - Google Patents
一种用于采样系统的窄带大幅度抖动发生装置 Download PDFInfo
- Publication number
- CN101707483A CN101707483A CN200910210903A CN200910210903A CN101707483A CN 101707483 A CN101707483 A CN 101707483A CN 200910210903 A CN200910210903 A CN 200910210903A CN 200910210903 A CN200910210903 A CN 200910210903A CN 101707483 A CN101707483 A CN 101707483A
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage
- narrowband
- analog
- dither
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种用于采样系统的窄带大幅度抖动发生装置，电压累加器接收模拟抖动电压和调谐电压，产生抖动调谐电压；压控振荡器根据输入的抖动调谐电压产生随机振荡信号；随机振荡信号经过带通滤波器得到窄带抖动信号；经抗混叠滤波器处理后的模拟输入信号，在耦合器中与窄带抖动信号耦合，再经ADC量化成数字信号；最后由数字滤波器滤除窄带抖动信号的频率分量。本发明所述的用于采样系统的窄带大幅度抖动发生装置，在模拟输入信号进入ADC量化之前首先和一个模拟抖动信号相叠加，该模拟抖动信号为一种随机调频信号，与模拟输入信号叠加后，使得ADC的模拟输入信号也变成一个无周期的随机信号，能够随机化ADC的非线性，提高ADC无杂散动态范围。
Description
技术领域
本发明涉及数字处理采样系统，具体的说是一种用于采样系统的窄带大幅度抖动发生装置。
背景技术
由于数字处理方法有着模拟处理所没有的灵活、稳定、速度、零温漂等优越特性，随着集成电路技术的快速发展，越来越多的功能由数字处理的方式实现。其中高速高分辨率的模拟数字转换器(ADC)成为系统中至关重要的一环，与系统的信噪比、无杂散动态范围和ADC的位数(即精度)、线性息息相关。众所周知ADC本身固有的微分非线性和量化误差不可避免，导致信号在量化后引入了输入信号的谐波和杂散。而在一些周期性的输入信号的采样系统中，由ADC微分非线性和量化误差引入的失真尤为明显。
为了克服这些失真，最好的方法是引入抖动。抖动的引入使ADC输入信号变成无周期的随机信号，从而使ADC的非线性误差随机化，而由其引入的失真被抵消，淹没入噪声基底内。
在多种抖动信号的实现形式中，大幅度的窄带抖动信号实现起来较为容易，其频带可处于DC一侧或者Fs/2(Fs为采样频率)一侧，其原则是确保窄带抖动信号和分析频带不重叠，同时抖动信号与输入信号的交调产物也位于分析频带之外。
ANALOG DEVICE公司应用手册AN-410[Overcoming ConverterNonlinearities with Dither]有设计一些抖动的基本理论及基础的实现方法。介绍了一种基于噪声二极管产生宽带白噪声，然后级联放大，低通滤波的方式产生DC一侧的抖动信号。
申请号为01111823.7的、发明名称《用于模拟-数字变化的依赖于载波的抖动》专利中采用的抖动的发生方式为：方法是：[随机噪声源]→[VGA]→[低通滤波器]→[信号耦合器]→[幅度量化器](即ADC)其中VGA可由处理器根据载波功率之和的大小调整抖动幅度，已防止量化溢出。该方法的实现结构与ANALOG DEVICE公司应用手册AN-410提到的方法类似，只是提及随机噪声源可以为数字伪随机信号或其他模拟噪声源。但发生的抖动信号的形式是一样的，同为DC一侧的抖动信号。
但未查到具体的提出位于非DC一侧的抖动信号的发生装置，如频率位于Fs/2处的抖动信号的发生装置。由此可知，现有的方法大都是产生DC一侧的一定幅度的抖动信号。未有提及如何产生Fs/2处抖动信号的方法。DC一侧的抖动信号的发生装置存在以下不足：
1、DC一侧的一定幅度的抖动信号不能应用于基带采集的系统，因为基带分析系统其分析带宽为DC～Fs/2(Fs为采样率)。这样上述方法产生的抖动其频带与分析信号带宽相重叠，导致无法应用与基带采集系统。
2、通过宽带噪声源产生宽带噪声，经过多级放大，再经过多级低通滤波器保留一定带宽内的噪声信号作为抖动信号。这种方式因为产生的是宽带白噪声，所以需要足够好的滤波器，以防止在分析带宽内引入噪声，从而恶化信噪比。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种用于采样系统的窄带大幅度抖动发生装置，通过在ADC的模拟输入端引入抖动，减小了量化系统中ADC量化误差、非线性误差及相关采样引入的谐波失真和杂散，提高量化系统的无杂散动态范围。
为达到以上目的，本发明采取的技术方案是：
一种用于采样系统的窄带大幅度抖动发生装置，其特征在于包括以下部件：
模拟抖动电压发生器06，产生模拟抖动电压08；
调谐电压发生器07，产生调谐电压09；
电压累加器10，接收并放大模拟抖动电压08和调谐电压09，产生抖动调谐电压11；
压控振荡器12，根据输入的抖动调谐电压11产生随机振荡信号13，且随机振荡信号13振荡的中心频率由调谐电压09决定，振荡的频宽由模拟抖动电压08决定；
带通滤波器14，对输入的随机振荡信号13进行滤波，滤除压控振荡器12产生的杂散和谐波信号，输出窄带抖动信号15；
抗混叠滤波器17，对模拟输入信号16进行抗混叠滤波处理产生无混叠的模拟输入信号18；
耦合器19，将无混叠的模拟输入信号18和窄带抖动信号15耦合，产生抖动的模拟输入信号20；
ADC 21，将抖动的模拟输入信号20量化成数字信号22；
数字滤波器23，将数字信号22中的窄带抖动信号的频率分量滤除。
在上述技术方案的基础上，是可调谐电压源，或者是数字模拟转换器。
在上述技术方案的基础上，所说的压控振荡器12为一个低相噪的压控振荡器。
在上述技术方案的基础上，所说的模拟抖动电压发生器06由数字伪随机码发生器01、缓冲电路03和低通滤波电路05依次串接组成。
在上述技术方案的基础上，所说的数字伪随机码发生器01为可编程逻辑器件或数字电路。
在上述技术方案的基础上，数字伪随机码发生器01产生数字伪随机信号02，且数字伪随机信号02的周期长度要远长于分析处理时间，以保持在分析时间内是随机的。
在上述技术方案的基础上，数字伪随机信号02经过缓冲电路03转换为隔直的模拟电平信号04，然后经过低通滤波电路05，得到模拟抖动电压08。
本发明所述的用于采样系统的窄带大幅度抖动发生装置，在模拟输入信号进入ADC量化之前首先和一个模拟抖动信号相叠加，该模拟抖动信号为一种随机调频信号，与模拟输入信号叠加后，使得ADC的模拟输入信号也变成一个无周期的随机信号，能够随机化ADC的非线性，提高ADC无杂散动态范围。
附图说明
本发明有如下附图：
图1本发明的电路结构图
图2.A引入抖动之前对ADC的量化输出进行傅立叶变换的结果
图2.B引入抖动之后对ADC的量化输出进行傅立叶变换的结果
具体实施方式
以下结合附图对本发明作进一步详细说明。
图1为本发明所述的用于采样系统的窄带大幅度抖动发生装置的电路结构图，包括以下部件：(下述各器件间的具体连接可采用现有技术实现，例如可以用线缆直接连接两器件间对应的输入接口和输出接口，本文不再详述。)
模拟抖动电压发生器06，产生模拟抖动电压08；
调谐电压发生器07，产生调谐电压09；
电压累加器10，接收并放大模拟抖动电压08和调谐电压09，产生抖动调谐电压11；
压控振荡器12，根据输入的抖动调谐电压11产生随机振荡信号13，且随机振荡信号13振荡的中心频率由调谐电压09决定，振荡的频宽由模拟抖动电压08决定；
带通滤波器14，对输入的随机振荡信号13进行滤波，滤除压控振荡器12产生的杂散和谐波信号，输出窄带抖动信号15；带通滤波器14目的是滤除振荡器所产生的基波的谐波信号或者杂散，以防止混叠进入系统的分析带宽内；窄带抖动信号15与模拟输入信号16所处的带宽应不重合；窄带抖动信号15与模拟输入信号16的交调产物也应落在分析带宽之外；
抗混叠滤波器17，对模拟输入信号16进行抗混叠滤波处理产生无混叠的模拟输入信号18；
耦合器19，将无混叠的模拟输入信号18和窄带抖动信号15耦合，产生抖动的模拟输入信号20；
ADC 21，将抖动的模拟输入信号20量化成数字信号22；
数字滤波器23，将数字信号22中的窄带抖动信号的频率分量滤除。
在上述技术方案的基础上，所说的调谐电压发生器07是可调谐电压源，或者是数字模拟转换器。在具体的实施例中，选用了一个SPI串行总线控制的8位模拟数字转换器来产生可调谐电压。
在上述技术方案的基础上，所说的压控振荡器12为一个低相噪的压控振荡器，在具体的实施例中可采用集成射频振荡器MAX2620加谐振电路包含变容管搭建而成，由于变容管电容随着电压的变化而发生改变，所以其谐振频率也随之改变，从而达到调谐的目的。也可直接采用符合振荡频率要求的VCO。压控振荡器的振荡中心频率调谐至Fs/2附近。
在上述技术方案的基础上，所说的模拟抖动电压发生器06由数字伪随机码发生器01、缓冲电路03和低通滤波电路05依次串接组成。
在上述技术方案的基础上，所说的数字伪随机码发生器01为可编程逻辑器件或数字电路.在上述技术方案的基础上，数字伪随机码发生器01产生数字伪随机信号02，且数字伪随机信号02的周期长度要远长于分析处理时间，以保持在分析时间内是随机的.在上述技术方案的基础上，数字伪随机信号02经过缓冲电路03转换为隔直的模拟电平信号04，然后经过低通滤波电路05，得到模拟抖动电压08.在一个具体的实施例中我们采用EPM240T100C5来实现数字伪随机码发生器，通过32阶线性反馈移位寄存器(LFSR)来实现伪随机码，抽头位置[1，5，6，31]，工作时钟为30MHz，可实现周期为143.166s的数字伪随机信号02.采用一个模拟运算放大器放将将CPLD的产生的数字伪随机信号转换成模拟信号并完成滤波和幅度调整.
在上述技术方案的基础上，所说的电压累加器10，在具体实施例中可采用运算放大器完成模拟抖动电压08和调谐电压09的加法运算并完成一定比例的放大产生适合压控振荡器12的调谐电压。
在上述技术方案的基础上，所说的耦合器19，在具体实施例中可由ADC的前级驱动电路来完成无混叠的模拟输入信号18和窄带抖动信号15的叠加，耦合器具体可以是变压器或者高速运算放大器。举例来说：如果ADC采用AD6644，可采用AD9632来完成模拟输入信号与窄带抖动信号的叠加并输出至AD8138，由差分运算放大器AD8138，完成单端到差分的转换并驱动AD6644。
本发明中将一个随机抖动电压叠加到一个低相噪的压控振荡器的调谐电压之上，使压控振荡器输出一个包络恒定频率随机变化的信号。其频率的中心由调谐电压来控制，频率变化范围由随机抖动电压来控制。该窄带抖动信号相对于分析时间是一个周期很长的的随机信号，其周期和随机抖动电压的周期相关。通过调整调谐电压，可以使压控振荡器振荡在其振荡频率范围的任意一点。模拟输入信号和振荡器输出的窄带抖动信号相叠加后也成为一个一定时间内随机变化的信号，使ADC模拟输入信号与采样频率不再相关，使ADC固有的非线性误差偏离原位且随机化。通过引入抖动使得ADC所有码的非线性更加一致统一，不再具有周期性。那么由ADC量化误差及非线性所带来的谐波失真或者杂散被抵消，淹没入噪声基底内。从频谱搬移的角度考虑即是谐波失真或者杂散分量被搬移到一个很宽的频带内，从而幅度小了，淹没入噪声基底内。
本发明中压控振荡器振荡输出的窄带抖动信号调谐至Fs/2附近，窄带抖动信号在与模拟输入信号叠加之前经过了一组带通滤波器，来滤除振荡器输出的杂散及谐波信号，以免影响输入信号分析。
ADC的模拟输入信号和窄带抖动信号的幅度之和不应超过ADC的量程范围，窄带抖动信号15不应和分析信号的频带重叠，否则会导致分析结果错误。且窄带抖动信号的幅度一般要大于ADC的非线性的周期。基于多级流水线结构的高速ADC其非线性主要来源于多级流水结构级PDither≥PFullScale-20log(2N)(1)联导致，其非线性的周期为第一级ADC的位数。那么在实施过程中抖动到达ADC模拟前端的幅度需要满足以下条件：
PFullScale＝10log[1000×[V2 FullScaleRMS/|Z|]](2)
PDither——到达ADC模拟输入端的模拟抖动信号的功率
PFullScale——ADC满量程功率
N——流水线ADC的第一级ADC位数
VFullScaleRMS——ADC模拟输入的最大有效值
Z——模拟输入阻抗50欧姆
如在一个具体实施例中模拟数字转换器采用Analog Devices，Inc公司的AD6644，它由3级ADC级联组成，第一级为5-bit，第二级5-bit，第三级6-bit，VFullScaleRMS＝0.7777V，根据公式(1)(2)可得PFullScale＝10.83dBm，PDither＝-19.27dBm.抖动信号到达ADC前端幅度应大于-19.27dBm.ADC工作的采样速率为30MSPS，模拟输入信号的中心频率为7.5MHz，我们将抖动的中心频率设置为11MHz，在分析带宽小于或等于2MHz时，使能抖动信号.保证抖动信号与模拟输入信号的频带不重叠.
本发明的工作过程如下：
ADC的模拟输入信号16，首先经过抗混叠滤波器17，滤除分析带宽之外的带外信号，以防止产生混叠，之后通过耦合器19将无混叠的模拟输入信号18和窄带抖动信号15叠加。窄带抖动信号为一个幅度恒定，在一定频率范围内随机振荡的随机信号。它将ADC模拟输入信号与ADC采样率之间的相关性打乱，使ADC的非线性误差与被量化信号抖动的模拟输入信号20不再有相关性。由ADC非线性产生的谐波的频谱分量被扩展到很宽的频带内，淹没入噪声基底内。数字滤波器23，将数字信号22中的窄带抖动信号的频率分量滤除。
模拟抖动电压发生器06产生的模拟抖动电压08和调谐电压发生器07产生的调谐电压09通过电压累加器10相叠加产生抖动调谐电压11。
压控振荡器12，根据输入的抖动调谐电压11产生随机振荡信号13，且随机振荡信号13振荡的中心频率由调谐电压09决定，振荡的频宽由模拟抖动电压08决定。在本发明中我们通过调整压控振荡器的调谐电压09，使压控振荡器振荡在Fs/2处。
带通滤波器14，对输入的随机振荡信号13进行滤波，滤除压控振荡器12产生的杂散和谐波信号，输出为窄带抖动信号15。
模拟抖动电压发生器06可通过线性反馈移位寄存的方法产生一种周期相对于分析时间足够长的数字伪随机信号02；该伪随机信号经过缓冲电路03转换为隔直的模拟电平信号04，然后经过低通滤波电路05，得到模拟抖动电压08
图2A和图2B为同一采样系统中，未引入抖动信号和引入抖动信号的对比图。图表中分析带宽10kHz，显示10dB/格。
图2A和图2B中的大信号为模拟输入信号，图2A中的其他小信号为ADC非线性引入的谐波和杂散，模拟输入信号与谐波之差为71.11dB，在引入抖动信号后图2B，谐波基本淹没到噪声基底之下，模拟输入信号与谐波之差增加至93.92dB，将无杂散动态范围提高了20个dB之多。
本发明利用抖动电压调制压控振荡器，使压控振荡器产生一定带宽内的随机调频信号，然后再作为抖动信号引入采样系统以提高采样系统的无杂散动态范围。具有以下优点：
1.本发明发生的抖动信号由一个低相噪的振荡器产生，其振荡中心频率可由调谐电压调整，也即本方法可产生几乎任意频带内的抖动信号，以避免与分析信号的带宽重合。本发明的装置适应更多的采样系统。
2.振荡器直接振荡在设计者所设定的中心频率点，以频率点为中心左右一定带宽内随机振荡。使得在抖动信号频带外有着很低的相噪，对后级的带通滤波器设计压力较小，对ADC信噪比不会产生恶化影响。
Claims (7)
1.一种用于采样系统的窄带大幅度抖动发生装置，其特征在于包括以下部件：
模拟抖动电压发生器(06)，产生模拟抖动电压(08)；
调谐电压发生器(07)，产生调谐电压(09)；
电压累加器(10)，接收并放大模拟抖动电压(08)和调谐电压(09)，产生抖动调谐电压(11)；
压控振荡器(12)，根据输入的抖动调谐电压(11)产生随机振荡信号(13)，且随机振荡信号(13)振荡的中心频率由调谐电压(09)决定，振荡的频宽由模拟抖动电压(08)决定；
带通滤波器(14)，对输入的随机振荡信号(13)进行滤波，滤除压控振荡器(12)产生的杂散和谐波信号，输出窄带抖动信号(15)；
抗混叠滤波器(17)，对模拟输入信号(16)进行抗混叠滤波处理产生无混叠的模拟输入信号(18)；
耦合器(19)，将无混叠的模拟输入信号(18)和窄带抖动信号(15)耦合，产生抖动的模拟输入信号(20)；
ADC(21)，将抖动的模拟输入信号(20)量化成数字信号(22)；
数字滤波器(23)，将数字信号(22)中的窄带抖动信号的频率分量滤除。
2.如权利要求1所述的用于采样系统的窄带大幅度抖动发生装置，其特征在于：所说的调谐电压发生器(07)是可调谐电压源，或者是数字模拟转换器。
3.如权利要求1所述的用于采样系统的窄带大幅度抖动发生装置，其特征在于：所说的压控振荡器(12)为一个低相噪的压控振荡器。
4.如权利要求1所述的用于采样系统的窄带大幅度抖动发生装置，其特征在于：所说的模拟抖动电压发生器(06)由数字伪随机码发生器(01)、缓冲电路(03)和低通滤波电路(05)依次串接组成。
5.如权利要求4所述的用于采样系统的窄带大幅度抖动发生装置，其特征在于：所说的数字伪随机码发生器(01)为可编程逻辑器件或数字电路。
6.如权利要求4所述的用于采样系统的窄带大幅度抖动发生装置，其特征在于：数字伪随机码发生器(01)产生数字伪随机信号(02)，且数字伪随机信号(02)的周期长度要远长于分析处理时间，以保持在分析时间内是随机的。
7.如权利要求4所述的用于采样系统的窄带大幅度抖动发生装置，其特征在于：数字伪随机信号(02)经过缓冲电路(03)转换为隔直的模拟电平信号(04)，然后经过低通滤波电路(05)，得到模拟抖动电压(08)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910210903A CN101707483A (zh) | 2009-11-12 | 2009-11-12 | 一种用于采样系统的窄带大幅度抖动发生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910210903A CN101707483A (zh) | 2009-11-12 | 2009-11-12 | 一种用于采样系统的窄带大幅度抖动发生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101707483A true CN101707483A (zh) | 2010-05-12 |
Family
ID=42377681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910210903A Pending CN101707483A (zh) | 2009-11-12 | 2009-11-12 | 一种用于采样系统的窄带大幅度抖动发生装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101707483A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103634005A (zh) * | 2013-12-13 | 2014-03-12 | 戴祖渝 | 一种模数转换器中量化噪声随机化的方法 |
| CN105281775A (zh) * | 2015-10-21 | 2016-01-27 | 昆腾微电子股份有限公司 | 数模转换电路及方法 |
| CN106487383A (zh) * | 2016-10-26 | 2017-03-08 | 四川理工学院 | 一种降低模数转换量化误差的方法 |
-
2009
- 2009-11-12 CN CN200910210903A patent/CN101707483A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103634005A (zh) * | 2013-12-13 | 2014-03-12 | 戴祖渝 | 一种模数转换器中量化噪声随机化的方法 |
| CN103634005B (zh) * | 2013-12-13 | 2017-06-06 | 戴祖渝 | 一种模数转换器中量化噪声随机化的方法 |
| CN105281775A (zh) * | 2015-10-21 | 2016-01-27 | 昆腾微电子股份有限公司 | 数模转换电路及方法 |
| CN106487383A (zh) * | 2016-10-26 | 2017-03-08 | 四川理工学院 | 一种降低模数转换量化误差的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rao et al. | A 71dB SFDR open loop VCO-based ADC using 2-level PWM modulation | |
| Kester | Mt-001: Taking the mystery out of the infamous formula," snr= 6.02 n+ 1.76 db," and why you should care | |
| EP1134898B1 (en) | Carrier-dependent dithering for analog-to-digital conversion | |
| US11329660B2 (en) | VCO-based continuous-time pipelined ADC | |
| CN106301365B (zh) | 减小模数转换器中的失真 | |
| US7443322B2 (en) | Device for testing an analog-to-digital converter | |
| CN115225086B (zh) | 一种基于非均匀采样的模拟数字转换装置及方法 | |
| CN103560800B (zh) | 一种提高adc+fpga数字接收系统灵敏度的抖动发生装置及抖动产生方法 | |
| CN103986484A (zh) | 宽带中频信号幅度不平衡补偿方法 | |
| US7034730B2 (en) | Pipelined delta sigma modulator analog to digital converter | |
| CN101707483A (zh) | 一种用于采样系统的窄带大幅度抖动发生装置 | |
| Benkais et al. | A/D converter characterization by spectral analysis in" Dual-Tone" mode | |
| EP3104529A1 (en) | Continuous time adc and filter | |
| US9973079B2 (en) | Synchronized charge pump-driven input buffer and method | |
| JP6316751B2 (ja) | 変換器 | |
| US20020047793A1 (en) | Digital to analog conversion method and apparatus | |
| CN110474611B (zh) | 一种斩波前置放大器及其设计方法 | |
| Lyons et al. | Reducing ADC quantization noise | |
| CN108616472B (zh) | 一种幅度调制方法及幅度调制装置 | |
| US7616143B1 (en) | Reconfigurable delta sigma analog-to-digital converter and customized digital filters with embedded flash FPGA and flash memory | |
| Kikkert et al. | Hardware additive dither for analogue to digital converters | |
| Shenghua et al. | ADC limitations on the dynamic range of a digital receiver | |
| Caza-Szoka et al. | Low group delay interpolation filter for Delta-Sigma converters | |
| Kikkert et al. | Frequency shift dither for analogue to digital converters | |
| CN116865755A (zh) | 一种应用于具有前端采保结构的流水线adc线性化校准电路及校准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100512 |