CN115225086B - 一种基于非均匀采样的模拟数字转换装置及方法 - Google Patents

一种基于非均匀采样的模拟数字转换装置及方法 Download PDF

Info

Publication number
CN115225086B
CN115225086B CN202210499347.XA CN202210499347A CN115225086B CN 115225086 B CN115225086 B CN 115225086B CN 202210499347 A CN202210499347 A CN 202210499347A CN 115225086 B CN115225086 B CN 115225086B
Authority
CN
China
Prior art keywords
analog
sampling
signals
paths
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210499347.XA
Other languages
English (en)
Other versions
CN115225086A (zh
Inventor
方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Power Bit Technology Co ltd
Original Assignee
Chengdu Power Bit Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Power Bit Technology Co ltd filed Critical Chengdu Power Bit Technology Co ltd
Priority to CN202210499347.XA priority Critical patent/CN115225086B/zh
Publication of CN115225086A publication Critical patent/CN115225086A/zh
Application granted granted Critical
Publication of CN115225086B publication Critical patent/CN115225086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于非均匀采样的模拟数字转换装置及方法，一路模拟信号经功分器分为n路模拟信号；n路模拟信号分别输入到n个ADC中进行采样处理；n个ADC中至少两个的采样频率不相同；每一个ADC输出的采样数字信号输出至其对应的非线性均衡器中进行非线性校准；经校准后的信号输出至其对应的变采样率模块中，变采样率模块将各通道信号的采样频率、幅度和相位的频率响应调节为一致；n路等采样频率的信号进入波形重组模块中以将n路信号中至少两路信号按照预设时间间隔和顺序交错组合成一路波形数据输出。本发明在对输入模拟信号的非均匀采样的基础上对杂散进行调频，把杂散打散，从而降低杂散信号，提高模数转换器的性能。

Description

一种基于非均匀采样的模拟数字转换装置及方法
技术领域
本发明属于集成电路设计与制造、电子设备设计与制造、信号处理技术等 领域，具体涉及一种基于非均匀采样的模拟数字转换装置及方法。
背景技术
现有的模拟数字转换器(ADC)，由于量化不均匀、电路非线性、失配等因 素，会引起INL、DNL失真，谐波、互调、杂散等分量比较明显。另外，交错采样结构的ADC，交错时钟的互调杂散和折叠杂散也比较明显。从而严重影响 了模拟数字转换器的关键性能指标，例如，无杂散动态范围(SFDR)、有效量 化位数(ENOB)、信号总失真(SINAD)等指标进入了瓶颈状态。为了解决上 述问题，现有提出了各种校准、加扰、时钟抖动等技术来改善模拟数字转换器 的性能，然而这类技术通常需要借助复杂的算法或电路实现，同时能够实现的 性能改善有限，无法满足现有应用场景对模拟数字转换器更高的性能要求。
发明内容
因此，为了显著提升模拟数字转换器的性能，本发明提供了一种基于非均 匀采样的模拟数字转换装置及方法。本发明在对输入模拟信号的非均匀采样的 基础上对杂散进行调频，把杂散打散，从而降低杂散信号，提高模数转换器的 性能。
本发明通过下述技术方案实现：
一种基于非均匀采样的模拟数字转换装置，包括n路功分器、n个模数转换 器、n个非线性均衡器、n个变采样率模块和1个波形重组模块；且n个所述模 数转换器中至少两个所述模数转换器的采样频率不相同；n为大于等于2的正整数；
所述n路功分器用于将一路模拟信号分为n路信号；
n个所述模数转换器分别对所述n路功分器输出的n路模拟信号进行采样， 并输出n路采样数字信号；
n个所述非线性均衡器分别对n路采样数字信号进行非线性校正；
n个所述变采样率模块用于将各采样通道信号的采样频率、幅度和相位的频 率响应调整为一致；
所述波形重组模块用于接收n路等采样频率的信号，并将n路信号中至少 两路初始采样频率不相同的信号在等采样频率下按照预设时间间隔和顺序交错 组合成一路波形数据输出，该输出的波形数据即数字量化输出信号。
相较于现有的各种校准、加扰、时钟抖动等技术，需要复杂的算法或电路 实现性能改善，本发明仅基于不均匀采样以及频率调节即可实现性能改善，同 时本发明能够显著提升模拟数字转换器的性能。
作为优选实施方式，本发明的装置还包括波形重组顺序控制模块；
所述波形重组顺序控制模块用于控制n路信号中至少两路信号波形重组合 成一路波形数据时的顺序，杂散信号按照该顺序进行调频。
第二方面，本发明提出了一种基于非均匀采样的模拟数字转换方法，包括：
一路模拟信号经功分器分为n路模拟信号；
n路模拟信号分别输入到n个模数转换器中进行采样处理；n个模数转换器 中至少两个模数转换器的采样频率不相同，n为大于等于2的整数；
每一个模数转换器输出的采样数字信号输出至该模数转换器对应的非线性 均衡器中，非线性均衡器对接收到的采样数字信号进行非线性校准；
经非线性均衡器校准后的信号输出至该非线性均衡器对应的变采样率模块 中，变采样率模块将各通道信号的采样频率、幅度和相位的频率响应调节为一 致；
n路等采样频率的信号进入波形重组模块，波形重组模块将n路信号中至少 两路初始采样频率不相同的信号在等采样频率下按照预设时间间隔和顺序交错 组成成一路波形数据输出，即数字量化输出信号。
作为优选实施方式，本发明由所述波形重组顺序控制模块控制n路信号中 至少两路初始采样频率不相同的信号波形重组合成一路时的顺序，杂散信号按 照该顺序进行调频。
本发明具有如下的优点和有益效果：
本发明提供的装置和方法基于非均匀采样以及杂散调频技术，即可显著提 升模数转换器的性能，结构简单，便于实现。
本发明提供的装置和方法还通过非线性均衡器进行杂散信号的初步处理， 然后再利用采样频率调节和波形交错重组即可将杂散信号打散，降低了杂散， 提高了模数转换器的性能。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的 一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明实施例的模拟数字转换装置原理框图。
图2为本发明实施例的模拟数字转换装置示例。
图3为图2所示实施例的ADC_1输出频谱图。
图4为图2所示实施例的ADC_2输出频谱图。
图5为图2所示实施例的ADC_1经过非线性均衡处理后的频谱图。
图6为图2所示实施例的ADC_2经过非线性均衡处理后的频谱图。
图7为图2所示实施例的ADC_2通道的采样率变化到与ADC_1通道的采 样率相等时的频谱图。
图8为图2所示实施例的两个采样通道的信号经波形重组后的频谱图。
具体实施方式
在下文中，可在本发明的各种实施例中使用的术语“包括”或“可包括” 指示所发明的功能、操作或元件的存在，并且不限制一个或更多个功能、操作 或元件的增加。此外，如在本发明的各种实施例中所使用，术语“包括”、“具 有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述 项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步 骤、操作、元件、组件或前述项的组合的可能性。
在本发明的各种实施例中，表述“或”或“A或/和B中的至少一个”包括 同时列出的文字的任何组合或所有组合。例如，表述“A或B”或“A或/和B中 的至少一个”可包括A、可包括B或可包括A和B二者。
在本发明的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰 在各种实施例中的各种组成元件，不过可不限制相应组成元件。例如，以上表 述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元 件区别开的目的。例如，第一用户装置和第二用户装置指示不同用户装置，尽 管二者都是用户装置。例如，在不脱离本发明的各种实施例的范围的情况下，第一元件可被称为第二元件，同样地，第二元件也可被称为第一元件。
应注意到：如果描述将一个组成元件“连接”到另一组成元件，则可将第 一组成元件直接连接到第二组成元件，并且可在第一组成元件和第二组成元件 之间“连接”第三组成元件。相反地，当将一个组成元件“直接连接”到另一 组成元件时，可理解为在第一组成元件和第二组成元件之间不存在第三组成元 件。
在本发明的各种实施例中使用的术语仅用于描述特定实施例的目的并且并 非意在限制本发明的各种实施例。如在此所使用，单数形式意在也包括复数形 式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包 括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通 常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将 被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具 有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附 图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于 解释本发明，并不作为对本发明的限定。
实施例1
为了显著提升模拟数字转换器的性能指标：无杂散动态范围(SFDR)、有 效量化位数(ENOB)、信号总失真(SINAD)等，本实施例提供了一种基于非 均匀采样的模拟数字转换装置。
如图1所示，本实施例的模拟数字转换装置包括：功分器、n个模数转换器、 n个非线性均衡器、n个变采样率模块和波形重组模块；本实施例的功分器为n 路功分器，其n个输出端分别与n个模数转换器的输入端连接，n个模数转换器 的输出端分别与n个非线性均衡器的输入端连接，n个非线性均衡器的输出端分 别与n个变采样率模块的输入端连接，n个变采样率模块均与波形重组模块的输 入端连接。其中，n为大于等于2的整数。
本实施例中，n个模数转换器中，至少2个模数转换器的采样频率不相同。
功分器，用于将输入的模拟信号分路成n路。
模数转换器，用于对功分器输出的一路模拟信号进行采样，将模拟信号转 换为数字信号输出；本实施例的模数转换器采用现有的ADC芯片。
非线性均衡器，用于对模数转换器输出的数字信号并进行非线性校准，初 步把较大的杂散信号降低一定的程度，为后续进一步降低杂散提供预处理基础； 本实施例的非线性均衡器为现有技术，此处不再过多描述。
变采样率模块，用于将采样通道的采样频率变换到相等的数据采样频率， 调整各通道的幅度和相位的频率响应，保证各通道一致；本实施例的变采样率 模块采用现有的变采样率滤波器或运算装置实现，此处不再过多描述。
波形重组模块，用于接收n路等采样频率的信号，并把n路信号(或者至 少其中的两路信号，且该两路信号的初始采样频率不相同)按照预设时间长度 和顺序交错组合成一路波形数据输出，该输出的波形数据即数字量化输出信号。
本实施例的模拟数字转换装置还包括波形重组顺序控制模块，用于输出控 制信号到波形重组模块，对波形重组进行顺序控制。
本实施例的波形重组顺序控制模块用于控制n路(或者至少其中的两路信 号)信号波形重组合成一路时的顺序，杂散信号按照该顺序进行调频，从而杂 散被打散压低。
本实施例的模拟数字转换装置的工作过程具体为：
模拟信号输入到功分器中，经功分器将一路模拟信号分路成n路模拟信号， n路模拟信号分别输入到n个模数转换器(ADC)中进行采样(即进行数字量化 转换)，之后每路的ADC输出数字量化信号给其对应的非线性均衡器中，非线 性均衡器对接收到的数字量化信号进行非线性校准，初步将较大的杂散信号降 低到一定程度，为后续进一步降低杂散提供预处理基础，之后将校准后的信号 输出给其对应的变采样率模块，变采样率模块把各通道的采样频率调节为一致，并将各通道的幅度和相位的频率响应调节为一致，n路等采样频率的信号进入波 形重组模块，波形重组模块在波形重组顺序控制单元的控制下，把n路信号(或 者至少其中的两路信号，且该两路信号的初始采样频率不相同)按照预设时间 区间和顺序交错组合成一路波形数据输出，即数字量化输出信号。
本实施例的模拟数字转换装置的原理为：
ADC的杂散是与其采样频率(采样率)相关的，由于至少两路ADC的采 样频率不相同，那么采样频率不同的通道上产生杂散的频率位置也不相同，但 同一奈奎斯特区的模拟输入信号在不同通道上的频率是相同的，幅度和相位的 频率响应是相等的，在多路(至少两路)波形时间间隔交错重组成一路信号时， 同一奈奎斯特区的模拟输入信号由于频率相同，幅度和相位的频率响应相等，所以波形交错重组频率不变，信号不变，不会产生调制现象，但采样率不同的 通道上的杂散信号的频率是不同的，在波形交错重组时就会产生调频(FM)或 者扩频的效果，把杂散信号打散，降低了杂散。例如：一个-60dBFS功率的杂散 信号，在波形重组顺序控制单元的通道切换控制下，将会把这个杂散信号扩频， 比如通道切换的频次达到1MHz，采样频率差别达到1MHz以上，那个这个杂散 就会扩频打散到：-60dBFS-10*log10(1*10^6)＝-120dBFS/Hz，杂散降低了60dB， 如果通道切换的频次达到100MHz，采样频率差别达到100MHz以上，杂散扩频 到-140dBFS/Hz，杂散降低80dB。因此本实施例提出的模拟数字转换装置可以大幅度降低ADC的杂散，提高无杂散动态范围(SFDR)、有效量化位数(ENOB)、 信号总失真(SINAD)指标。
实施例2
本实施例以2路模数转换器(ADC)为例，即n＝2，对上述实施例的模拟 数字转换装置的效果进行说明。
具体如图2所示，本实施例的模拟信号输入到功分器中，由功分器将其分 为两路信号，其中第一路信号输入到ADC_1中进行采样，另一路信号输入到 ADC_2中进行采样；其中，ADC_1的采样频率Clk_1为Fs1：2.5GHz，ADC_2 的采样频率Clk_2的采样频率为Fs2:2.43GHz，模拟输入信号fin为1GHz的单 音信号时：
ADC_1的二次谐波会和采样频率产生折叠，产生频率为Fs1-2fin＝0.5GHz 的杂散，频谱图如3所示。
ADC_2的二次谐波会和采样频率产生折叠，产生频率为Fs2-2fin＝0.43GHz 的杂散，频谱图如4所示。
ADC_1的信号经过其对应的非线性均衡器校准处理后，二次非线性下降 20dB，频谱图如图5所示。
ADC_2的信号经过其对应的非线性均衡器校准处理后，二次非线性下降 20dB，频谱图如图6所示。
ADC_2通道的采样频率通过变采样率模块变换到2.5GHz，和ADC_1通道 的采样率相等，都为2.5GHz，信号频谱图如图7所示。
波形重组顺序控制单元用PN伪随机序列产生“01”系列的伪随机比特流， 比特流速率100Mbps，“0”码选择ADC_1通道波形，“1”码选择ADC_2通道 波形，这样波形重组的输出波形就是由两个通道的信号在波形重组顺序控制单 元的控制下，按照预设时间间隔(例如，10ns时间长度的信号波形时间间隔) 随机交错组合合成的一路波形，这一路输出波形信号就是数字量化输出，数字 量化输出的频谱图如图8所示。
从图5-8可以看出：ADC_1通道和ADC_2通道的采样频率变换相等后，fin 在两个通道的频率位置一致，都为1GHz，但二次谐波杂散频率位置不同，分别 是0.5GHz和0.43GHz，在非线性均衡后都降低了20dB，然后在波形重组合成 一路时，由于fin信号在两个通道频率相等，幅度和相位也相等，尽管波形重组顺序控制单元对这两个通道的波形进行随机切换合路，数字量化输出的fin信号 不变，但这两个通道的杂散信号，由于频率位置不同，在通道随机切换合路时， 对这两个杂散信号产生了相互的调频效应，杂散信号频率功率谱被打散开，抑 制到噪底以下，这样就显著提升了ADC的动态范围，无杂散动态范围(SFDR)、 有效量化位数(ENOB)、信号总失真(SINAD)指标得到提高。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了 进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已， 并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何 修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种基于非均匀采样的模拟数字转换装置，其特征在于，包括n路功分器、n个模数转换器、n个非线性均衡器、n个变采样率模块和1个波形重组模块；且n个所述模数转换器中至少两个所述模数转换器的采样频率不相同；n为大于等于2的正整数；
所述n路功分器用于将一路模拟信号分为n路信号；
n个所述模数转换器分别对所述n路功分器输出的n路模拟信号进行采样，并输出n路采样数字信号；
n个所述非线性均衡器分别对n路采样数字信号进行非线性校正；
n个所述变采样率模块用于将各采样通道信号的采样频率、幅度和相位的频率响应调整为一致；
所述波形重组模块用于接收n路等采样频率的信号，并将n路信号中至少两路初始采样频率不相同的信号在等采样频率下按照预设时间间隔和顺序交错组合成一路波形数据输出，该输出的波形数据即数字量化输出信号。
2.根据权利要求1所述的一种基于非均匀采样的模拟数字转换装置，其特征在于，还包括波形重组顺序控制模块；
所述波形重组顺序控制模块用于控制n路信号中至少两路信号波形重组合成一路波形数据时的顺序，杂散信号按照该顺序进行调频。
3.一种基于非均匀采样的模拟数字转换方法，其特征在于，包括：
一路模拟信号经功分器分为n路模拟信号；
n路模拟信号分别输入到n个模数转换器中进行采样处理；n个模数转换器中至少两个模数转换器的采样频率不相同，n为大于等于2的整数；
每一个模数转换器输出的采样数字信号输出至该模数转换器对应的非线性均衡器中，非线性均衡器对接收到的采样数字信号进行非线性校准；
经非线性均衡器校准后的信号输出至该非线性均衡器对应的变采样率模块中，变采样率模块将各通道信号的采样频率、幅度和相位的频率响应调整为一致；
n路等采样频率的信号进入波形重组模块，波形重组模块将n路信号中至少两路初始采样频率不相同的信号在等采样频率下按照预设时间间隔和顺序交错组成成一路波形数据输出，即数字量化输出信号。
4.根据权利要求3所述的一种基于非均匀采样的模拟数字转换方法，其特征在于，由所述波形重组顺序控制模块控制n路信号中至少两路初始采样频率不相同的信号波形重组合成一路时的顺序，杂散信号按照该顺序进行调频。
CN202210499347.XA 2022-05-09 2022-05-09 一种基于非均匀采样的模拟数字转换装置及方法 Active CN115225086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210499347.XA CN115225086B (zh) 2022-05-09 2022-05-09 一种基于非均匀采样的模拟数字转换装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210499347.XA CN115225086B (zh) 2022-05-09 2022-05-09 一种基于非均匀采样的模拟数字转换装置及方法

Publications (2)

Publication Number Publication Date
CN115225086A CN115225086A (zh) 2022-10-21
CN115225086B true CN115225086B (zh) 2023-03-14

Family

ID=83607738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210499347.XA Active CN115225086B (zh) 2022-05-09 2022-05-09 一种基于非均匀采样的模拟数字转换装置及方法

Country Status (1)

Country Link
CN (1) CN115225086B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4362336A1 (en) * 2022-10-28 2024-05-01 Rockwell Collins, Inc. Receiver sampling architecture for increased dynamic range using waveform feedback
CN115622580B (zh) * 2022-12-16 2023-03-14 成都动力比特科技有限公司 一种基于非线性扩频均衡的信号发射方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427175B2 (en) * 2010-02-18 2013-04-23 Intersil Americas Inc. Correction of non-linearities in ADCS
US10274520B2 (en) * 2015-09-30 2019-04-30 Tektronix, Inc. Offset stacked compressor amplifiers in a discrete digitizer system for noise reduction and increased resolution
WO2018132950A1 (zh) * 2017-01-17 2018-07-26 华为技术有限公司 信号发射方法及装置、发射机、信号传输系统
CN107911118A (zh) * 2017-12-08 2018-04-13 成都聚利中宇科技有限公司 一种多通道采样跟踪保持设备及信号采样方法
US11038516B1 (en) * 2020-05-29 2021-06-15 Intel Corporation Apparatus and method for analog-to-digital conversion
CN113242192B (zh) * 2021-05-08 2022-06-07 成都空间矩阵科技有限公司 一种多路射频直采的超宽带压缩感知系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
方敏.基于两步多位量化技术的SCΣ-Δ调制器及其非理想特性的建模.2018,第32卷(第2期),第186-192页. *

Also Published As

Publication number Publication date
CN115225086A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN115225086B (zh) 一种基于非均匀采样的模拟数字转换装置及方法
US8890729B2 (en) Randomized time-interleaved sample-and-hold system
Van de Sande et al. A 7.2 GSa/s, 14 Bit or 12 GSa/s, 12 Bit Signal Generator on a Chip in a 165 GHz ${\rm f} _ {\rm T} $ BiCMOS Process
Jewett et al. A 1.2 GS/s 15b DAC for precision signal generation
US7400285B2 (en) Circuit for reconstructing an analog signal from a digital signal and transmission system, particularly for WCDMA cellular telephony, including such circuit
Huang et al. A 1.2 V 2MHz BW 0.084 mm 2 CT ΔΣ ADC with− 97.7 dBc THD and 80dB DR using low-latency DEM
US20050168365A1 (en) Switching arrangement and DAC mismatch shaper using the same
Elmallah et al. A 1.6 ps peak-INL 5.3 ns range two-step digital-to-time converter in 65nm CMOS
Su et al. A 16b 12GS/S single/dual-rate DAC with successive bandpass delta-sigma modulator achieving<-67dBc IM3 within DC-to-6GHz tunable passbands
US9065472B1 (en) Multi-function reconfigurable delta sigma DAC
Rakuljic et al. Tree-structured DEM DACs with arbitrary numbers of levels
Poulton et al. A 7.2-GSa/s, 14-bit or 12-GSa/s, 12-bit DAC in a 165-GHz f T BiCMOS process
Zhu et al. A jitter-robust 40Gb/s ADC-based multicarrier receiver front end in 22nm FinFET
EP1976132A2 (en) System and method for digital modulation
Ghosh et al. A 50MHz bandwidth, 10-b ENOB, 8.2 mW VCO-based ADC enabled by filtered-dithering based linearization
Huang et al. General analysis of resolution enhancement on time-synchronized sampling and its multi-resolution solution in 20GSPS acquisition system
WO2021253507A1 (zh) 提升模拟数字转换器无杂散动态范围的非线性矫正方法
Brannon et al. Redefining the role of ADCs in wireless
Jha et al. Wideband signal synthesis using interleaved partial-order hold current-mode digital-to-analog converters
Chang et al. A 2 GS/s 14-bit current-steering DAC in 65 nm CMOS technology for wireless transmitter
Pilard et al. First K-band capable 12-bit 6 GSps Digital to Analogue Converter
KR101292667B1 (ko) 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기
Kester Measure flash-ADC performance for trouble-free operation
Kim et al. Low-power 3 rd-order continuous-time low-pass sigma-delta analog-to-digital converter for wideband applications
Kwon et al. A time-interleaved recursive loop band-pass delta-sigma modulator for a digital if cdma receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant