CN101706544A - 检测线缆接线关系的方法及线缆监测装置 - Google Patents

Abstract

本发明提供一种检测线缆接线关系的方法及线缆监测装置，属于硬件测试领域，被测线缆的相应接口分别插到多路线缆接口电路中对应的接口，该方法包括：逻辑处理芯片接收检测被测线缆接线关系的测试指令；根据测试指令，对被测线缆进行设置；对该被测线缆设的设置完成后，该逻辑处理芯片从该多路线缆接口电路读取该被测线缆的通断状态，有效提高了检测线缆接线关系的工作效率。

Description

检测线缆接线关系的方法及线缆监测装置

技术领域

本发明属于硬件测试领域，尤其涉及一种检测线缆接线关系的方法及线缆监测装置。

背景技术

目前与产品相关的线缆种类数量众多，一个机架上就有数种接口的几十根线缆，有时候即使线缆接口相同，而线缆的接线关系又各不相同。以往为了确定线缆接线关系是否正确，通常使用万用表分别测试，导致测试费时又费力，而且还容易出错。

随着检测技术的发展，目前线缆的接线关系可通过现有的线缆检测仪来实现，该线缆监测装置包括：信号源单元、线缆输入端、信号接收单元、微处理器CPU、通讯单元和结果输出单元。其中微处理器控制信号源单元在不同时刻唯一发送一路有效信号，同时控制信号接收单元对信号进行接收测试，然后将信号测试结果传送至结果输出单元，循环完成所有的通道测试后，控制结果输出单元显示检验结果。

然而，由于现有线缆监测装置的电路较复杂，且由于信号源和微处理器的IO(输入输出)管脚有限，导致可测试的线缆通路的数量受限，同时影响了检测线缆接线关系的效率。

发明内容

为了解决上述问题，本发明的目的是提供一种检测线缆接线关系的方法及线缆监测装置，有效提高了检测线缆接线关系的工作效率。

为了达到上述目的，本发明提供一种检测线缆接线关系的方法，其中被测线缆的相应接口分别插到多路线缆接口电路中对应的接口，所述方法包括：

逻辑处理芯片接收检测所述被测线缆接线关系的测试指令；

根据所述测试指令，对所述被测线缆进行设置；

对所述被测线缆的设置完成后，所述逻辑处理芯片从所述多路线缆接口电路读取被测线缆的通断状态。

优选的，所述根据所述测试指令，对所述被测线缆进行设置，包括：

根据所述测试指令，所述逻辑处理芯片发送控制信号给模拟开关芯片；

所述逻辑处理芯片根据所述控制信号，控制所述模拟开关芯片组对所述被测线缆进行设置。

优选的，所述测试指令包括：测试起始位、接线关系位和测试结束位。

优选的，所述方法还包括：

所述逻辑处理芯片根据所述被测线缆的通断状态生成反馈指令；

所述被测线缆的接线关系测试完毕后，所述逻辑处理芯片向测试设备发送所述反馈指令。

优选的，所述反馈指令包括：反馈起始位、测试结果位和反馈结束位。

本发明还提供一种线缆监测装置，包括：逻辑处理芯片和多路线缆接口电路，其中被测线缆的相应接口分别插到多路线缆接口电路中的对应接口，

所述逻辑处理芯片，用于接收检测所述被测线缆接线关系的测试指令，并根据所述测试指令，对所述被测线缆进行设置，以及当对所述被测线缆的设置完成后，从所述多路线缆接口电路读取被测线缆的通断状态。

优选的，所述线缆检测装置还包括：

模拟开关芯片组，用于接收所述逻辑处理芯片根据所述测试指令发送的控制信号，并根据所述控制信号对所述被测线缆进行设置。

优选的，所述多路线缆接口电路包括：第一接口和第二接口，其中所述第一接口和所述第二接口与所述被测线缆的相应接口连接，且所述第二接口与所述模拟开关芯片组相连。

优选的，所述逻辑处理芯片包括第一管脚、第二管脚和第三管脚，其中

所述逻辑处理芯片的第一管脚与测试设备连接，接收所述测试指令；

所述逻辑处理芯片的第二管脚与所述多路线缆接口电路的第一接口相连，从所述多路线缆接口电路读取所述被测线缆的通断状态；

所述逻辑处理芯片的第三管脚与所述模拟开关芯片的选通管脚相连，控制所述模拟开关芯片对所述被测线缆进行设置。

优选的，所述逻辑处理芯片还包括：

反馈模块，用于根据所述被测线缆的通断状态生成反馈指令，并在所述被测线缆的接线关系测试完毕后，向所述测试设备发送所述反馈指令，所述反馈指令包括：反馈起始位、测试结果位和反馈结束位。

优选的，所述多路线缆接口电路还包括：

一驱动芯片，所述驱动芯片的第一端与所述多路线缆接口电路的第一接口连接，所述驱动芯片的第二端与所述逻辑处理芯片连接，所述驱动芯片用于加强信号驱动能力，修整信号波形。

由上述技术方案可知，首先在本发明中线缆监测装置的电路结构简单，从而可有效节约该线缆监测装置的制造成本；其次由于该线缆监测装置中的逻辑处理芯片EPLD的IO管脚众多，可有效增加可测试的线缆通路的数量，而且若有需要，还可以扩展出多种接口(如9芯串口、26路并口等)；最后在本发明中还可根据EPLD反馈的线缆接线关系，准确定位出线缆短路、断路及错接的具体管脚，有效提高了检测的工作效率。

附图说明

图1为本发明的实施例中检测线缆接线关系的方法流程图；

图2为本发明的实施例中多路线缆接口电路的结构图；

图3为本发明的实施例中线缆监测装置的结构图；

图4为本发明的实施例中待测试设备中线缆连接关系的示意图；

图5为本发明的实施例中线缆监测装置的原理图；

图6为本发明的实施例中扩展多种接口的示意图。

具体实施方式

为了使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细地说明。在此，本发明的示意性实施例及说明用于解释本发明，但并不作为对本发明的限定。

参见图1，为本发明的实施例中检测线缆接线关系的方法流程图，其中被测线缆的相应接口分别插到该多路线缆接口电路中对应的接口上，该方法的具体步骤如下：

步骤101、逻辑处理芯片接收检测线缆接线关系的测试指令；

也就是，逻辑处理芯片接收来自测试设备的检测线缆接线关系的测试指令，在本实施例中，可选用EPLD(可擦除可编辑逻辑器件)来实现上述逻辑处理芯片的功能，下面仅以EPLD为例进行说明。

当选用计算机作为测试设备来检测线缆接线关系时，该EPLD可通过RS232串口接收计算机发送的检测线缆接线关系的测试指令，该测试指令包括：测试起始位、接线关系位及测试结束位，其中测试起始位和测试结束位由测试人员进行自定义，而接线关系位可根据实际接线关系来定义，当然在本实施例中，并不限定该测试指令所包括的具体内容以及测试起始位、接线关系位和测试结束位的具体表现形式。

步骤102、根据测试指令，对被测线缆进行设置；

为了避免线缆各路中存在短路或者错接，而被误判为接线正常的情况，在本实施例中，该逻辑处理芯片可根据测试指令，控制该模拟开关芯片组在某一时刻对单路线缆进行设置。也就是根据该测试指令，该逻辑处理芯片发送控制信号给模拟开关芯片，该逻辑处理芯片根据该控制信号，控制该模拟开关芯片组对该被测线缆进行设置。

参见图2，图中逻辑处理芯片发送控制信号给模拟开关芯片，控制模拟开关芯片组在某一时刻设置单路线缆的一端是否接地，也就是设置C点是否与GND相连。

步骤103、对该被测线缆的设置完成后，该逻辑处理芯片从多路线缆接口电路读取被测线缆的通断状态；

如图2所示，为本发明的实施例中多路线缆接口电路的结构图。该多路线缆接口电路包括：电阻R1和电阻R2，其中电阻R1的第一端接3.3V(伏特)的电源，电阻R1的第二端分别接A端和电阻R2的第一端，该电阻R2的第一端接A端，该电阻R2的第二端接B端，图2中的C端接GND，其中电阻R1的电阻值可选用10KΩ(千欧)，电阻R2的电阻值可选用100Ω(欧)，图中当B、C两端断开时，A端电压为3.3V；当B、C两端闭合时，A端电压为0。当然在本实施例中，并不限定该多路线缆接口电路的具体结构。

在执行步骤101之前，可通过被测线缆中某路导线将B、C两端连通，并且可将A端作为通断状态观测点，并将该A端与EPLD的IO管脚相连，然后进行线缆接线关系的检测，检测结果包括以下几种情形：

1)当该路为导通时，EPLD可检测到A端为低电平；

2)当该路为断路时，EPLD可检测到A端为高电平；同样的，对于线缆其它通路也是如此进行检测。

步骤104、逻辑处理芯片根据被测线缆的通断状态生成反馈指令；

步骤105、被测线缆的接线关系测试完毕后，逻辑处理芯片向测试设备发送反馈指令。

也就是，逐一检测被测试线缆各路的接线关系，然后向测试设备发送反馈指令，该反馈指令包括：反馈起始位、测试结果位和反馈结束位，其中反馈起始位和反馈结束位由EPLD内部代码匹配，正常使用时测试人员不需要自己定义反馈起始位和反馈结束位，只要设定接线关系，测试结果位由EPLD在测试过程中根据被测线缆的通断状设置的各值，在本实施例中并不限定该测试结果为的具体表现形式。

而且通过该测试结果位，测试人员可以很清楚的了解被测线缆的接线是否正确，同时还可准确定位出故障位置。

由上述技术方案可知，与现有技术相比，首先本发明中线缆监测装置的电路结构简单，可有效节约该线缆监测装置的制造成本；其次由于该线缆监测装置中的逻辑处理芯片EPLD的IO管脚众多，可有效增加可测试的线缆通路的数量，而且若有需要，还可以扩展出多种接口(如9芯串口、26路并口等)；最后EPLD反馈的接线关系，还可准确定位出线缆短路、断路及错接的具体管脚，有效提高了检测线缆接线关系的工作效率。

如图3所示，为本发明的实施例中线缆监测装置的结构图，由图中可知，该线缆监测装置包括：逻辑处理芯片31和多路线缆接口电路32，其中被测线缆的相应接口分别插到该多路线缆接口电路32中的对应接口，

该逻辑处理芯片31，用于接收检测该被测线缆接线关系的测试指令，并根据该测试指令，对该被测线缆进行设置，以及当对被测线缆的设置完成后，从多路线缆接口电路32读取被测线缆的通断状态。

在本发明的另一实施例中，该线缆监测装置还包括：模拟开关芯片组33，用于接收逻辑处理芯片31根据测试指令发送的控制信号，并根据该控制信号对该被测线缆进行设置。

上述多路线缆接口电路32包括：第一接口和第二接口，其中第一接口和第二接口与被测线缆的相应接口连接，且第二接口与模拟开关芯片组33相连；

上述逻辑处理芯片31包括第一管脚、第二管脚和第三管脚，其中第一管脚与测试设备(例如计算机)连接，接收来检测线缆接线关系的测试指令；

当该测试设备为计算机时，该逻辑处理芯片31可通过RS232串口接收来自测试设备的测试指令，该测试指令包括：测试起始位、接线关系位和测试结束位。在本实施例中，可选用EPLD来实现该逻辑处理芯片的功能。

逻辑处理芯片31的第二管脚与多路线缆接口电路32的第一接口相连，从多路线缆接口电路32读取被测线缆的通断状态；

逻辑处理芯片31的第三管脚与模拟开关芯片组33的选通管脚相连，根据该测试指令，控制模拟开关芯片组33对被测线缆进行设置；

在本实施例中，该逻辑处理芯片31还包括：反馈模块，用于根据被测线缆的通断状态生成反馈指令，并在被测线缆的接线关系测试完毕后，向测试设备发送该反馈指令，该反馈指令包括：反馈起始位、测试结果位和反馈结束位。

在本实施例中，多路线缆接口电路32还包括：一驱动芯片，该驱动芯片的第一端与第一接口连接，该驱动芯片的第二端与逻辑处理芯片31连接，且驱动芯片的第一端还接一电压源，例如3.3V的电压源，该驱动芯片用于加强信号驱动能力以及修整信号波形，使信号波形能被准确识别，从而提高系统的稳定性。

参见图4，图中待测设备包括第一组接口和第二组接口，其中第一组接口包括：B12接口、B22接口、B23接口和B42接口，第二组接口包括：C12接口、C22接口、C32接口和C42接口，此时可通过一4芯接口的被测线缆将第一组接口和第二组接口连接起来，假设其正确的互连关系为B12——C12，B32——C32，B42——C22，B22端悬空，C42端悬空。将图4中的第一组接口B12～B42分别与图5中的第一接口B1～B4对应连接，将图4中的第二组接口C12～C42分别与图5中的第二接口C1～C4对应连接，然后测试该待测设备中的待测线缆的接线关系是否正确。

继续参见图5，该多路线缆接口电路中的第二接口C1～C4与模拟开关芯片组中的N选1模拟开关连接(此时该N为4)，多路线缆接口电路中的A1～A4端通过驱动芯片与逻辑处理芯片连接。当然，在本实施例中，可测试通路的数量可进行扩展，扩展后的可测试通路的数量由EPLD的IO接口数量决定。

从第一路接线B1——C1开始测试，EPLD根据接线关系控制模拟开关芯片组将C1端导通至GND，此时通过EPLD读取A1～A4端的状态；如果线缆连接正确，EPLD读到结果可以是0111，其中“0”表示A1已经被下拉为低电平，“1”表示A2～A4为高电平；如果断路或者错接到别的管脚上，读到结果可以是1111，此时A1为高电平；如果B1端和B2端存在短路，读到的结果可以是0011，A1和A2为低电平，A3和A4为高电平；如果C1端和C2端存在短路，读到的结果可以是0110，A1和A4为低电平，A2和A3为高电平，在B4——C2连接正确的情况下，C1端和C2端短路对应B1端和B4端短路。

由于B2悬空不用测试，直接测试第三路接线B3——C3，EPLD根据接线关系控制模拟开关将C3导通至GND，读取A1～A4的状态；

最后测试第四路接线B4——C2，EPLD根据接线关系控制模拟开关将C2导通至GND，读取A1～A4的状态；

现在详细叙述流程部分的处理步骤如下。

步骤1、测试人员在PC机上通过直观的操作界面输入待测线缆的接线关系：B1端——C1端，B3端——C3端，B4端——C2端；

步骤2、PC机通过RS232串口下发测试指令，测试指令包括：测试起始位、接线关系位和测试结束位；其中测试起始位和测试结束位可由测试人员自行定义，接线关系位可根据实际接线关系来定义，例如：B1端——C1端的接线关系可用0x0101表示，B3端——C3端的接线关系可用0x0303表示，B4端——C2端的接线关系可用0x0402表示，此时PC机下发给EPLD的测试指令即为：测试起始位，0x0101，0x0303，0x0402，测试结束位。

步骤3、EPLD收到测试指令后，可对测试指令中的接线关系位进行保存，即保存0x0101，0x0303，0x0402，然后对该接线关系依次处理。根据0x0101，控制模拟开关芯片组将C1端导通至GND，EPLD读取A1～A4的状态。

如果读取状态正确，则将0x0101置为0x0155，其中ox0155中的“01”表示为B1端，“55”表示接线正确，当然也可采用其他方式来定义；

如果读取状态表示断路，则将0x0101置为0x01AA，其中0x01AA中的“01”表示为B1端，“AA”表示断路，当然也可采用其他方式来定义；

如果读取状态表示有短路，则将0x0101置为0x01XX，其中0x01XX中的“01”表示为B1端，“XX”表示与B 1端短路的通路，如当B1端与B4端短路时，该值为0x0104，“04”表示B1端与B4端短路；接下来依次测试剩下两组接线关系.

步骤4、接线测试完毕后，EPLD向PC机发送反馈指令，反馈指令包括：反馈起始位、测试结果位和反馈结束位，其中反馈起始位和反馈结束位可由EPLD内部代码匹配，正常使用时测试人员不需要自己定义反馈起始位和反馈结束位，只要设定接线关系。测试结果位即EPLD在测试过程中根据测试结果设置的各值。

当线缆各路接线正确时，EPLD发送的反馈指令即为：反馈起始位，0x0155，0x0355，0x0455，反馈结束位。

反之如果接线有错，PC机收到的反馈指令为：反馈起始位，0x0104，0x03AA，0x0455，反馈结束位，此时表示B1端与B4端短路，B3端断路，B4端正常。

PC机可将收到的测试结果直观显示在操作界面上，测试人员就可以很清楚的了解被测线缆的接线是否正确，同时准确定位故障位置。

实际应用时可测试的线缆通路数量由EPLD的IO接口数量决定，另外如果需要测量多种接口，如DB9接口、DB25接口、射频SMA接口等，可以对多路线缆接口电路做进一步扩展。如在前面举例的4芯接口线缆基础上另外扩展一个3芯接口线缆，只要从B1～B3、C1～C3并联出一组接口即可，如图6所示，工作流程同前面叙述的基本一致。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种检测线缆接线关系的方法，其特征在于，被测线缆的相应接口分别插到多路线缆接口电路中对应的接口，所述方法包括：

逻辑处理芯片接收检测所述被测线缆接线关系的测试指令；

根据所述测试指令，对所述被测线缆进行设置；

对所述被测线缆的设置完成后，所述逻辑处理芯片从所述多路线缆接口电路读取被测线缆的通断状态。

2.根据权利要求1所述的方法，其特征在于，所述根据所述测试指令，对所述被测线缆进行设置，包括：

根据所述测试指令，所述逻辑处理芯片发送控制信号给模拟开关芯片；

所述逻辑处理芯片根据所述控制信号，控制所述模拟开关芯片组对所述被测线缆进行设置。

3.根据权利要求2所述的方法，其特征在于，所述测试指令包括：测试起始位、接线关系位和测试结束位。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

所述逻辑处理芯片根据所述被测线缆的通断状态生成反馈指令；

所述被测线缆的接线关系测试完毕后，所述逻辑处理芯片向测试设备发送所述反馈指令。

5.根据权利要求4所述的方法，其特征在于，所述反馈指令包括：反馈起始位、测试结果位和反馈结束位。

6.一种线缆监测装置，其特征在于，包括：逻辑处理芯片和多路线缆接口电路，其中被测线缆的相应接口分别插到多路线缆接口电路中的对应接口，

所述逻辑处理芯片，用于接收检测所述被测线缆接线关系的测试指令，并根据所述测试指令，对所述被测线缆进行设置，以及当对所述被测线缆的设置完成后，从所述多路线缆接口电路读取被测线缆的通断状态。

7.根据权利要求6所述的线缆检测装置，其特征在于，所述线缆检测装置还包括：

模拟开关芯片组，用于接收所述逻辑处理芯片根据所述测试指令发送的控制信号，并根据所述控制信号对所述被测线缆进行设置。

8.根据权利要求7所述的线缆检测装置，其特征在于，所述多路线缆接口电路包括：第一接口和第二接口，其中所述第一接口和所述第二接口与所述被测线缆的相应接口连接，且所述第二接口与所述模拟开关芯片组相连。

9.根据权利要求8所述的线缆检测装置，其特征在于，所述逻辑处理芯片包括第一管脚、第二管脚和第三管脚，其中

所述逻辑处理芯片的第一管脚与测试设备连接，接收所述测试指令；

所述逻辑处理芯片的第二管脚与所述多路线缆接口电路的第一接口相连，从所述多路线缆接口电路读取所述被测线缆的通断状态；

所述逻辑处理芯片的第三管脚与所述模拟开关芯片的选通管脚相连，控制所述模拟开关芯片对所述被测线缆进行设置。

10.根据权利要求9所述的线缆监测装置，其特征在于，所述逻辑处理芯片还包括：

反馈模块，用于根据所述被测线缆的通断状态生成反馈指令，并在所述被测线缆的接线关系测试完毕后，向所述测试设备发送所述反馈指令，所述反馈指令包括：反馈起始位、测试结果位和反馈结束位.

11.根据权利要求9所述的线缆监测装置，其特征在于，所述多路线缆接口电路还包括：

一驱动芯片，所述驱动芯片的第一端与所述多路线缆接口电路的第一接口连接，所述驱动芯片的第二端与所述逻辑处理芯片连接，所述驱动芯片用于加强信号驱动能力，修整信号波形。

Images