CN101695023A - 并联扩展式多路音频交换混合系统 - Google Patents
并联扩展式多路音频交换混合系统 Download PDFInfo
- Publication number
- CN101695023A CN101695023A CN200910233367A CN200910233367A CN101695023A CN 101695023 A CN101695023 A CN 101695023A CN 200910233367 A CN200910233367 A CN 200910233367A CN 200910233367 A CN200910233367 A CN 200910233367A CN 101695023 A CN101695023 A CN 101695023A
- Authority
- CN
- China
- Prior art keywords
- audio
- signal
- exchange
- module
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了并联扩展式多路音频交换混合系统，包括两个以上音频交换混合器，以及连接在音频交换混合器之间的数据交换网络；所述音频交换混合器包括一个音频交换混合矩阵，与矩阵连通的模数转换模块、数模转换模块、输入音量调节模块以及输出音量调节模块；所述数据交换网络用于将一个音频交换混合器的发送来的信号传递给另一个音频交换混合器。本发明可以完成多路输入到任一路输出的混合，可以通过数据线并联实现交换容量扩展。信号的混合采用硬件加法器实现，速度快，同时各路输出的隔离度高。
Description
技术领域
本发明涉及一种音频信号交换混合的装置，特别是一种并联扩展式多路音频交换混合系统。
背景技术
现有的交换矩阵一般采用专用集成电路来实现，其交换容量小(一般为8X8以内)，并且在音频信号的混合上没有成熟的解决方案。一个多输入输出的交换系统可以抽象为一个矩阵M，其输入和输出信号抽象为两个向量(x，y)，系统实现的功能就是将输入向量通过矩阵的运算转换为输出向量：
对于一个音频交换混合系统，矩阵M中各元素的值即代表了某路输入与某路输出的对应关系，以及音量信号。最终，单独的某路输出信号yj可以表示为：
yj＝mj1x1+mj2x2+mj3x3+…+mjnxn；
一个容量为n×m的矩阵可以实现n路输入到m路输出的交换。一般地，为了实现矩阵容量的扩展，需要将多个矩阵级联。如图1所示，将一个n×n矩阵扩展为2n×2n矩阵，需要使用4个n×n矩阵(A、B、C、D)，以及两组信号选择器(K1、K2)。以此类推，扩展成3n×3n矩阵需要使用9个n×n矩阵，扩展成4n×4n矩阵需要使用16个n×n矩阵。使用此类方式实现矩阵容量扩展无疑会造成设备资源的浪费，包括增加矩阵间的信号连线、开关等。因此现有大部分交换矩阵芯片没有或者只有部分混合功能，只能实现一定数量内的信号混合。
发明内容
发明目的：本发明所要解决的技术问题是针对现有技术的不足，减少容量扩展使用的各种资源，提供一种并联扩展式多路音频交换混合系统。
技术方案：本发明公开了一种并联扩展式多路音频交换混合系统，包括两个以上音频交换混合器，以及连接在音频交换混合器之间的数据交换网络；
所述音频交换混合器包括一个音频交换混合矩阵，与矩阵连通的模数转换模块、数模转换模块、输入音量调节模块以及输出音量调节模块；
所述输入音量调节模块用于对音量进行缩小处理；用于对从外部采集到的某一路模数转换模块传来的过大音量进行缩小处理；
所述模数转换模块用于将输入音频交换混合矩阵的串行模拟信号转化为串行数字信号；
所述数模转换模块用于将输出音频交换混合矩阵的串行数字信号转化为串行模拟信号；
所述输出音量调节模块用于对音量进行缩小处理；
所述数据交换网络用于将一个音频交换混合器的发送来的信号传递给另一个音频交换混合器。
本发明中，优选地，所述音频交换混合矩阵包括一组串并联转换模块，与串并联转换模块连通的输入缓存，与输入缓存连通的数据处理单元，与数据处理单元连通的输出缓存，与输出缓存连通的音频混合单元，与音频混合单元连通的并串联转换模块，以及提供全局统一时钟的时钟单元，所述并串联转换模块与所述数模转换模块连通；所述串并联转换模块用于将所述模数转换模块传来的串行数字信号转换为并行数字信号；所述并串联转换模块用于将所述并联数字信号转化为串联数字信号传送给所述数模转换模块；所述音频交换混合矩阵还包括与网络接口单元连接的接收缓存以及发送缓存，所述发送缓存从数据处理单元接收音频数据及其目的地址，送往网络接口单元；所述接收缓存从网络接口单元接收音频数据及其来源地址，数据处理单元按来源地址读取相应音频数据；所述串并联转换模块以及并串联转换模块分别与所述时钟单元连接，时钟单元用于提供统一的全局时钟。
本发明中，优选地，所述数据处理单元内部有一个交换路径表，表内存储了各路输入信号需要送到的目的地址，以及各路输出信号的源地址。
本发明中，优选地，所述音频混合单元包括16路24bit加法器。
本发明中，优选地，所述时钟单元包括系统时钟、位时钟和声道时钟；所述时钟单元采用一个50MHz的时钟信号，通过分频生成系统时钟、位时钟和声道时钟，其中系统时钟fSCK为25MHz，位时钟fBCK为6.25MHz，声道频率fLRCK和采用频率fS为97.7KHz。
本发明中，优选地，所述音频交换混合矩阵连接有用于网络数据交换的网络接口单元，所述网络接口单元由FPGA配合网络接口芯片实现数据收发，所述网络接口单元接收所述音频交换混合矩阵发送缓存中的信号，并将信号按目的地址发向数据交换网络，同时接收发到本音频数据交换混合矩阵的信号，并信号通过所述发送接收缓存送往数据处理单元。
有益效果：本发明可以完成多路输入到任一路输出的混合，可以通过数据线并联实现交换容量扩展。音频信号的交换采用软硬结合的方式，对于在系统内传输的音频信号，直接通过音频信号处理与收发模块处理，实现本地交换，即为硬交换；对于通过数据传输网络送出和送入系统的音频信号，由传输协议进行网络交换，即为软交换。信号的混合采用硬件加法器实现，速度快，同时各路输出的隔离度高。将装有录音软件的计算机接入信号传输网络，通过截取网络上的数据来实现录音功能。本发明交换容量可根据实际需要进行扩展，其容量仅受数据传输网络的带宽限制。
附图说明
下面结合附图和具体实施方式对本发明做更进一步的具体说明，本发明的上述和/或其他方面的优点将会变得更加清楚。
图1为现有技术方案功能图。
图2为本发明实施例中并联扩展式多路音频交换混合矩阵系统模块图。
图3为本发明实施例中FPGA内部模块框图。
图4为本发明时钟模块PCM信号传输时序图。
图5为本发明中数据处理单元程序流程图。
图6为本发明混合模块示意图。
图7为本发明并联交换容量扩展的实现示意图。
具体实施方式：
如图2所示，本发明公开了一种并联扩展式多路音频交换混合系统，包括两个以上音频交换混合器，以及连接在音频交换混合器之间的数据交换网络；所述音频交换混合器包括一个音频交换混合矩阵，与矩阵连通的模数转换模块、数模转换模块、输入音量调节模块以及输出音量调节模块；所述输入音量调节模块用于对音量进行缩小处理；所述模数转换模块用于将输入音频交换混合矩阵的串行模拟信号转化为串行数字信号；所述数模转换模块用于将输出音频交换混合矩阵的串行数字信号转化为串行模拟信号；所述输出音量调节模块用于对音量进行缩小处理；所述数据交换网络用于将一个音频交换混合器的发送来的信号传递给另一个音频交换混合器。
如图3所示，所述音频交换混合矩阵包括一组串并联转换模块，与串并联转换模块连通的输入缓存，与输入缓存连通的数据处理单元，与数据处理单元连通的输出缓存，与输出缓存连通的音频混合单元，与音频混合单元连通的并串联转换模块，以及提供全局统一时钟的时钟单元，所述并串联转换模块与所述数模转换模块连通；所述串并联转换模块用于将所述模数转换模块传来的串行数字信号转换为并行数字信号；所述并串联转换模块用于将所述并联数字信号转化为串联数字信号传送给所述数模转换模块；所述音频交换混合矩阵还包括与网络接口单元连接的接收缓存以及发送缓存，所述发送缓存从数据处理单元接收音频数据及其目的地址，送往网络接口单元；所述接收缓存从网络接口单元接收音频数据及其来源地址，数据处理单元按来源地址读取相应音频数据；所述串并联转换模块以及并串联转换模块分别与所述时钟单元连接，从而由时钟统一串并联转换模块以及并串联转换模块的输入读取时序。所述数据处理单元内部有一个交换路径表，表内存储了各路输入信号需要送到的目的地址，以及各路输出信号的源地址。所述音频交换混合矩阵连接有用于网络数据交换的网络接口单元，所述网络接口单元由FPGA配合网络接口芯片实现数据收发，所述网络接口单元接收所述音频交换混合矩阵发送缓存中的信号，并将信号按目的地址发向数据交换网络，同时接收发到本音频数据交换混合矩阵的信号，并信号通过所述发送接收缓存送往数据处理单元。
如图6所示，所述音频混合单元包括16路24bit加法器。
如图4所示，所述时钟单元，提供统一的全局时钟。
实施例：
图2中显示了两个矩阵(矩阵1、矩阵2)通过数据交换网络并联实现交换容量扩展的信号流程。虚线框为使用FPGA实现的功能，所述数据交换网络每个节点需具备100Mbit/s的数据交换能力。
信号交换实例：
1、从信号源输入x11交换到信号输出y11所需的信号流程及步骤：
(a)音频信号从x11输入后，首先经过输入音量调节单元a11调整音量，音量调节单元a11使用PGA4311音量调节芯片来实现；
(b)从音量调节单元输出的音频信号，经过模数转换模块处理，转换为串行数字信号，送入FPGA进行处理；
(c)模数转换输出的串行数字信号，首先由串并转换模块处理，转换为并行数字信号；
(d)并行数字信号送入输入缓存后，首先读取交换路径表，判断该路信号的目的地，若目的地为本矩阵内的输出端口，则将信号送入输出缓存；
(e)输出缓存中的数字信号送入加法模块，由加法模块完成信号的混合；
(f)加法模块输出的信号送入并-串转换模块，转换为串行数字信号；
(g)并-串转换模块输出的串行数字信号送入数-模转换模块处理，转换为模拟音频信号；
(h)数-模转换模块输出的音频信号经过输出音量调节b11调整输出音量，最终输出为y11，音量调节b11使用PGA4311音量调节芯片来实现。
该交换流程完全在矩阵1内部进行。
2、从信号源x1n交换到y2m所需信号流程及步骤：
(a)音频信号从信号源x1n输入后，首先经过输入音量调节a1n调整音量；
(b)从音量调节模块输出的音频信号，经过模数转换模块处理，转换为串行数字信号，送入FPGA进行处理；
(c)模数转换输出的串行数字信号，首先由串并转换模块处理，转换为并行数字信号；
(d)并行数字信号送入矩阵1的接收缓存后，首先读取交换路径表，判断该路信号的目的地，若目的地为其它矩阵的输出端口，则将信号送入矩阵1的数据发送缓存，经数据交换网络传送至矩阵2的数据接收缓存，再送入矩阵2的输出缓存；
(e)矩阵2的输出缓存中的数字信号送入加法模块，由加法模块完成信号的混合；
(f)加法模块输出的信号送入并串转换模块，转换为串行数字信号；
(g)并串转换模块输出的串行数字信号送入数模转换模块处理，转换为模拟音频信号；
(h)数模转换模块输出的音频信号经过输出音量调节b2m调整输出音量，最终输出为y2m。
该交换流程由矩阵1、矩阵2和交换网络共同完成。
本实施例中使用2个交换容量为n×n的并联矩阵，可以构成交换容量为2n×2n的矩阵；使用3个交换容量为n×n的并联矩阵，可以构成交换容量为3n×3n的矩阵；使用4个交换容量为n×n的并联矩阵，可以构成交换容量为4n×4n的矩阵。与级联扩展方式相比，并联扩展方式结构简单，且极大地减少所需要的硬件资源。
如图2、3所示，本发明中，单独的并联式音频交换混合器主要由5大功能模块组成，分别是：
1、模数转换模块：将信源输入的模拟音频信号转换为数字信号，送入处理模块进行处理；
2、音频交换混合矩阵：将输入端采集到的音频信号送入相应输出端口或数据收发模块，同时接收数据收发模块传送的音频信号并送至相应输出端口，完成数字信号的交换、混合。
3、数据收发模块：根据设置好的交换路径，接收音频交换混合矩阵发送的音频数据，并将其发送至数据传输网络上的目标地址；同时从数据传输网络上接收其他设备发送的音频数据，并送至音频交换混合矩阵。实现矩阵的并联扩展。
4、数模转换模块：将音频交换混合矩阵送出的数字信号转换为模拟信号，输出到信宿设备；
5、人机交互模块：通过液晶屏和触摸板实现设备操作、设置IP地址等控制、设置功能。也可以通过其他控制方式如RS232、RJ45网线等，配合计算机软件实现对设备的控制。
在此基础上，可以通过增加输入、输出音量控制模块实现对任一路输入、输出信号独立的音量控制功能。
各路信源输入的音频信号首先进入输入音量调节模块，在该模块内完成输入音量调节功能；然后，音量调节模块将调节过音量信号的音频信号送入模-数转换模块，由模-数转换模块将模拟音频信号转换为数字信号，送入音频交换混合矩阵进行处理；音频交换混合矩阵首先将将各路输入信号按目的地，送入数据收发模块或者数-模转换模块；同时从数据收发模块接收需要输出到本地的信号，将需要输出到本地的信号送入数模转换模块；数模转换模块将数字信号转换为模拟信号，送入输出音量调节模块；输出音量调节模块完成输出音量调节功能，最后将模拟音频信号输出到信宿。
人机交互模块通过人机交互界面实现对音量调节模块、音频交换混合矩阵和数据收发模块的控制，设置交换路径，从而实现对整个矩阵的控制。
本发明中，输入音量调节使用PGA4311音量控制芯片实现；模-数转换使用PCM4204四通道音频模数转换芯片实现；数模转换及输出音量调节模块使用PCM1681八通道音频数模转换芯片实现(带音量调节功能)。数字音频信号的传输格式采用24bit左对齐(Left Justified)串行PCM编码。
音频交换混合矩阵和数据收发模块使用FPGA(Field Programmable Gate Array，现场可编程门阵列)实现。本发明中，所述FPGA内部各模块的功能以及连接关系如图3所示。音频交换混合矩阵内部包含串并联转换模块、输入缓存、数据处理单元、输出缓存、音频混合单元、并串联转换模块、接收缓存、发送缓存以及时钟模块；所述接收缓存以及发送缓存与网络接口单元连接，用于在数据交换网络上发送和接收适配数据。
时钟模块：时钟模块的功能是为串/并、并串转换模块和模数、数模转换芯片提供统一的全局时钟。采用统一时钟可以有效地避免各模块之间产生时间差，影响信号混合效果。
本发明中，模数和数模转换芯片均工作于被动模式(Slave Mode)，使用左对齐(LeftJustified)24bit PCM编码方式传输数字音频信号，由FPGA提供三个时钟信号：系统时钟(SCK)、位时钟(BCK)和声道时钟(LRCK)，其工作时序如图4所示。
其中，各时钟频率由采样频率(fS)决定：
fLRCK＝fS；
fBCK＝64fS；
fSCK＝256fS；
本实施例中，采样频率fS为96KHz，声道频率fLRCK为96KHz，位时钟fBCK为6.144MHz，系统时钟fSCK为24.576MHz。本时钟单元采用一个50MHz的时钟信号，通过分频生成以上各个时钟。实际生成的系统时钟fSCK为25MHz，位时钟fBCK为6.25MHz，声道频率fLRCK和采用频率fS为97.7KHz。以上选择是基于选用的模数和数模转换芯片特性决定的，兼顾音频信号的质量以及装置的处理速度，是经过无数次的试验测量，最终获得的最佳配合点。
串并转换模块：串并转换模块负责将PCM4204输入的串行PCM编码转换为并行数据，送入交换矩阵模块进行处理。本模块通过一个移位寄存器来存储串行数据，根据声道时钟(LRCK)的动作来控制并行输出。
输入缓存：该输入缓存将网络中各路串并转换模块接收到的音频数据及其来源地址存储到高速数据缓存中，数据处理单元按来源地址读取相应音频数据。
输出缓存：该输出缓存从数据处理单元接收音频数据及其目的地址，并按地址送至各个混合模块的各路输入端口。
发送缓存：从数据处理单元接收音频数据及其目的地址，送往网络接口单元。
接收缓存：从网络接口单元接收音频数据及其来源地址，数据处理单元按来源地址读取相应音频数据。
数据处理单元：数据处理单元是一个内部建立有一个交换路径表，该表分输入和输出两部分。以一个n×n矩阵为例，输入部分内存储了第1路～第n路输入信号需要送到的目的地址，其中每个输入信号的目的地址可以有多个，数量无上限。输出部分内存储了第1路～第n路输出信号的源地址，其中每路输出信号的源地址有n个；输出部分共有n×n个输入源地址，每个地址对应混合模块的一个输入。
数据处理单元通过一个串口与人机交互模块进行数据交互，根据串口发送过来的命令对地址转换表进行读写，从而控制交换路径。
其工作流程图如图5所示。
首先，数据处理单元依次读取交换路径表输入部分中1～n路输入信号的目的地址，并按地址将相应数据送至发送缓存，发往数据交换网络；
之后，数据处理单元依次读取交换路径表输出部分中第1-1路～第n-n路输入源地址，并判断地址类型。若该地址为本地矩阵内部，则直接从输入缓存读取相应数据送入输出缓存；若该地址为其它矩阵，则从接收缓存中读取相应数据送入输出缓存。
如图6所示，输出缓存读取控制端口的状态，然后判断各个输入是否有效，即是否送入到输出端口。若某输入端口有效，则将该端口数据直接送入加法器；若无效则送出数据0。加法器完成16个24bit二进制数据的加法，当结果大于0xFFFF时输出0xFFFF，小于0xFFFF时输出原加法结果。
并串转换模块：该模块负责将混合模块输出的24bit并行数据转化为PCM1681能够接收的串行PCM编码。模块内部通过一个移位寄存器产生串行输出，根据声道时钟(LRCK)的动作判断读取并行输入。
网络接口单元：该模块是实现网络数据交换的主要模块，由FPGA配合专用网络接口芯片(RTL8019)来实现数据收发。网络接口单元接收发送缓存发送的音频数据和目的地址，并按照目的地址将相应音频数据发往交换网络；同时接收发到本系统的音频数据和来源地址，并将其送往接收缓存。
图7为使用数据传输网络和并联矩阵实现矩阵扩展的示意图。图中将3个并联矩阵接入数据传输网络，3个矩阵所接入的信源、信宿均可以实现数据交换，构成3n×3n矩阵。本实施例中数据传输网络使用以太网来实现。
本发明中，有关音频混合交换的技术内容，也可以参见申请人与2009年5月5日申请的名称为一种多路输入音频混合交换方法，专利申请号为200910026743.5的发明专利文件。
本发明中，音频信号的交换采用软硬结合的方式，对于在系统内传输的音频信号，直接通过音频交换混合矩阵，由输入缓存转发至输出缓存，实现本地交换，即为硬交换；对于通过数据交换网络送出和送入系统的音频信号，由传输协议进行网络交换，即为软交换。本发明中可以采用DSP(Digital Signal Processer，数字信号处理器)器件替代FPGA实现交换矩阵和混合功能。采用其他种类的数据传输方式，如光纤等，进行数据传输，组建数据传数网络。
本发明提供了一种并联扩展式多路音频交换混合系统的思路及方法，具体实现该技术方案的方法和途径很多，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。本实施例中未明确的各组成部分均可用现有技术加以实现。
Claims (6)
1.一种并联扩展式多路音频交换混合系统，其特征在于，包括两个以上音频交换混合器，以及连接在音频交换混合器之间的数据交换网络；
所述音频交换混合器包括一个音频交换混合矩阵，与矩阵连通的模数转换模块、数模转换模块、输入音量调节模块以及输出音量调节模块；
所述输入音量调节模块用于对输入音量进行缩小处理；
所述模数转换模块用于将输入音频交换混合矩阵的串行模拟信号转化为串行数字信号；
所述数模转换模块用于将输出音频交换混合矩阵的串行数字信号转化为串行模拟信号；
所述输出音量调节模块用于对输出音量进行缩小处理；
所述数据交换网络用于将一个音频交换混合器的发送来的信号传递给另一个音频交换混合器。
2.根据权利要求1所述的一种并联扩展式多路音频交换混合系统，其特征在于，所述音频交换混合矩阵包括一组串并联转换模块，与串并联转换模块连通的输入缓存，与输入缓存连通的数据处理单元，与数据处理单元连通的输出缓存，与输出缓存连通的音频混合单元，与音频混合单元连通的并串联转换模块，以及提供全局统一时钟的时钟单元，所述并串联转换模块与所述数模转换模块连通；
所述串并联转换模块用于将所述模数转换模块传来的串行数字信号转换为并行数字信号；
所述并串联转换模块用于将所述并联数字信号转化为串联数字信号传送给所述数模转换模块；
所述音频交换混合矩阵还包括与网络接口单元连接的接收缓存以及发送缓存，所述发送缓存从数据处理单元接收音频数据及其目的地址，送往网络接口单元；所述接收缓存从网络接口单元接收音频数据及其来源地址，数据处理单元按来源地址读取相应音频数据；
所述串并联转换模块以及并串联转换模块分别与所述时钟单元连接。
3.根据权利要求2所述的一种并联扩展式多路音频交换混合系统，其特征在于，所述数据处理单元内部设有一个交换路径表，所述交换路径表内存储了各路输入信号需要送到的目的地址，以及各路输出信号的源地址。
4.根据权利要求2所述的一种并联扩展式多路音频交换混合系统，其特征在于，所述音频混合单元包括16路24bit加法器。
5.根据权利要求2或3或4所述的一种并联扩展式多路音频交换混合系统，其特征在于，所述音频交换混合矩阵连接有用于网络数据交换的网络接口单元，所述网络接口单元接收所述音频交换混合矩阵发送缓存中的信号，并将信号按目的地址发向数据交换网络，同时接收发到本音频数据交换混合矩阵的信号，并信号通过所述发送接收缓存送往数据处理单元。
6.根据权利要求2或3或4所述的一种并联扩展式多路音频交换混合系统，其特征在于，所述时钟单元包括系统时钟、位时钟和声道时钟；所述时钟单元采用一个50MHz的时钟信号，通过分频生成系统时钟、位时钟和声道时钟，其中系统时钟fSCK为25MHz，位时钟fBCK为6.25MHz，声道频率fLRCK和采用频率fS为97.7KHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910233367A CN101695023A (zh) | 2009-10-19 | 2009-10-19 | 并联扩展式多路音频交换混合系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910233367A CN101695023A (zh) | 2009-10-19 | 2009-10-19 | 并联扩展式多路音频交换混合系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101695023A true CN101695023A (zh) | 2010-04-14 |
Family
ID=42093964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910233367A Pending CN101695023A (zh) | 2009-10-19 | 2009-10-19 | 并联扩展式多路音频交换混合系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101695023A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437889A (zh) * | 2011-12-07 | 2012-05-02 | 北京工业大学 | 基于fpga的多路语音广播系统及实现方法 |
| CN102857856A (zh) * | 2012-08-13 | 2013-01-02 | 杭州德思科技有限公司 | 基于fpga的多级混音系统 |
| CN106875952A (zh) * | 2016-12-23 | 2017-06-20 | 伟乐视讯科技股份有限公司 | 基于fpga嵌入式系统的多路音频软编码机制 |
| CN113377329A (zh) * | 2021-07-01 | 2021-09-10 | 安徽文香科技有限公司 | 一种虚拟音频设备、音频数据处理方法及装置 |
| CN114204957A (zh) * | 2021-12-10 | 2022-03-18 | 合肥讯飞数码科技有限公司 | 音频收发电路及相关设备、方法、装置和存储介质 |
-
2009
- 2009-10-19 CN CN200910233367A patent/CN101695023A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437889A (zh) * | 2011-12-07 | 2012-05-02 | 北京工业大学 | 基于fpga的多路语音广播系统及实现方法 |
| CN102857856A (zh) * | 2012-08-13 | 2013-01-02 | 杭州德思科技有限公司 | 基于fpga的多级混音系统 |
| CN102857856B (zh) * | 2012-08-13 | 2014-12-03 | 杭州德思科技有限公司 | 基于fpga的多级混音系统 |
| CN106875952A (zh) * | 2016-12-23 | 2017-06-20 | 伟乐视讯科技股份有限公司 | 基于fpga嵌入式系统的多路音频软编码机制 |
| CN113377329A (zh) * | 2021-07-01 | 2021-09-10 | 安徽文香科技有限公司 | 一种虚拟音频设备、音频数据处理方法及装置 |
| CN113377329B (zh) * | 2021-07-01 | 2024-04-26 | 安徽文香科技股份有限公司 | 一种虚拟音频设备、音频数据处理方法及装置 |
| CN114204957A (zh) * | 2021-12-10 | 2022-03-18 | 合肥讯飞数码科技有限公司 | 音频收发电路及相关设备、方法、装置和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5271002A (en) | Communication switching element | |
| US9042404B2 (en) | Scalable interconnect modules with flexible channel bonding | |
| CN101695023A (zh) | 并联扩展式多路音频交换混合系统 | |
| GB2355619A (en) | Packet switching | |
| JP2004532457A (ja) | 伝送リンク層コア速度を高くするためのネットワーク | |
| CN101546558A (zh) | 一种多路输入音频混合交换方法 | |
| US6934471B1 (en) | Photonic switch using time-slot interchange | |
| US6865154B1 (en) | Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms | |
| CN201557161U (zh) | 并联扩展式多路音频交换混合装置 | |
| CN201450583U (zh) | 多路输入音频混合交换装置 | |
| US20040078459A1 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
| CN102308538A (zh) | 报文处理方法及装置 | |
| JPH05274279A (ja) | 並列処理装置及び方法 | |
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| JP2000115199A (ja) | スイッチ装置 | |
| US7142515B2 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| US20030163595A1 (en) | Task manager - method of forwarding messages among task blocks | |
| CN109412962B (zh) | 一种可重配置选路交叉网络及其实现方法 | |
| KR100378372B1 (ko) | 데이터 네트워크에서 패킷 스위치 장치 및 방법 | |
| JP3297104B2 (ja) | Ａｔｍスイッチ | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| WO2022126893A1 (zh) | 用于serdes接口的桥接模块 | |
| Joshi et al. | Multi-core image processing system using network on chip interconnect | |
| Zhao et al. | Architecture of a software radio system based on cluster of workstations | |
| JPH03148909A (ja) | デジタルオーディオ信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100414 |