CN101685775B - 元件的制造方法 - Google Patents

元件的制造方法 Download PDF

Info

Publication number
CN101685775B
CN101685775B CN2008101657725A CN200810165772A CN101685775B CN 101685775 B CN101685775 B CN 101685775B CN 2008101657725 A CN2008101657725 A CN 2008101657725A CN 200810165772 A CN200810165772 A CN 200810165772A CN 101685775 B CN101685775 B CN 101685775B
Authority
CN
China
Prior art keywords
layer
manufacture method
nitride
substrate
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101657725A
Other languages
English (en)
Other versions
CN101685775A (zh
Inventor
何青原
藤田博丈
江柏叡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lijing Jicheng Electronic Manufacturing Co Ltd
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CN2008101657725A priority Critical patent/CN101685775B/zh
Publication of CN101685775A publication Critical patent/CN101685775A/zh
Application granted granted Critical
Publication of CN101685775B publication Critical patent/CN101685775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

一种元件的制造方法。提供具有至少二隔离结构的基底。在隔离结构之间的基底上依序形成第一氧化物层及第一导体层。进行第一氮化工艺,以在第一导体层及隔离结构的表面上分别形成第一氮化物层及第一氮氧化物层。形成第二氧化物层在第一氮化物层及第一氮氧化物层上。进行一密实工艺,以氧化隔离结构的表面上的第一氮氧化物层。形成第二氮化物层在第二氧化物层上。形成第三氧化物层在第二氮化物上。进行第二氮化工艺,以在第三氧化物层的表面上形成第三氮化物层。形成第二导体层在第三氮化物层上。

Description

元件的制造方法
技术领域
本发明是有关于一种半导体的制造方法,且特别是有关于一种元件的制造方法。
背景技术
非易失性存储器(non-volatile memory)由于具有可多次进行数据的存入、读取、抹除等动作,且存入的数据在断电后也不会消失的优点,因此,非易失性存储器被广泛采用在个人电脑和电子设备等等。
非易失性存储器中之一种为堆迭栅式存储器结构,其包括依序形成在基底上的穿隧介电层、浮置栅极、栅间介电层及控制栅极。随着非易失性存储器的尺寸的日益缩小,如何维持一定的栅极耦合率(gate coupling ratio,GCR)也成为业者亟欲解决的议题之一。已知的作法是通过减少穿隧介电层或栅间介电层的厚度来达到维持一定栅极耦合率的目的。然而,由于减少穿隧介电层的厚度的工艺不易控制,因此业者通常会通过减少栅间介电层的厚度来达到此一目的。
由于缩小栅间介电层的厚度会增加漏电流的现象,因此已知的一种作法是在形成浮置栅极之后及形成栅间介电层之前,进行一氮化工艺,以在浮置栅极的表面形成氮化物层。此作法可以在维持栅间介电层的有效氧化物厚度(effective oxide thickness,EOT)的情况下,提升介电常数k值及栅极耦合率。
然而,此氮化工艺也会形成氮氧化物层在堆迭栅式存储器结构两侧的隔离结构的表面上,因此会形成一个漏电通道,使电流从非易失性存储器阵列中的一个浮置栅极经隔离结构的表面上的氮化物层流到邻近的浮置栅极。如此一来,电荷保持能力及可靠性均会下降,元件的操作速度也会受影响。
发明内容
有鉴于此,本发明提供一种元件的制造方法,可以在提升栅极耦合率的情况下避免漏电流的现象。
本发明又提供一种元件的制造方法,可以提升电荷保持能力及可靠性,及增加元件的操作速度。
本发明提供一种元件的制造方法。首先,提供具有至少二隔离结构的基底。接着,在隔离结构之间的基底上依序形成第一氧化物层及第一导体层。然后,进行第一氮化工艺,以在第一导体层及隔离结构的表面上分别形成第一氮化物层及第一氮氧化物层。接着,于第一氮化物层及第一氮氧化物层上形成第二氧化物层。继之,进行密实工艺,以氧化隔离结构的表面上的第一氮氧化物层。之后,于第二氧化物层上形成第二氮化物层。然后,于第二氮化物上形成第三氧化物层。接着,进行第二氮化工艺,以在第三氧化物层的表面上形成第三氮化物层。之后,于第三氮化物层上形成第二导体层。
在本发明之一实施例中,上述的第一导体层的材料例如是多晶硅。
在本发明之一实施例中,上述的第一氮化工艺及第二氮化工艺例如是使用远距离等离子体氮化、去耦等离子体氮化或微波辐射产生器产生氮自由基。
在本发明之一实施例中,上述的密实工艺使用的反应气体包括等离子体氧化工艺。
在本发明之一实施例中,上述的第二导体层的材料例如是多晶硅、硅化金属或其组合。
在本发明之一实施例中,在上述的元件的制造方法中,更包括在第二导体层的两侧形成二掺杂区。
本发明又提供一种元件的制造方法。首先,提供具有至少一隔离结构的基底。接着,进行氮化工艺,以在基底及隔离结构的表面上分别形成氮化物层及氮氧化物层。然后,于氮化物层及氮氧化物层上形成氧化物层。之后,进行密实工艺,以氧化隔离结构的表面上的氮氧化物层。
在本发明之一实施例中,上述的基底的材料例如是硅、多晶硅及非晶硅。
在本发明之一实施例中,上述的氮化工艺例如是使用远距离等离子体氮化、去耦等离子体氮化或微波辐射产生器产生氮自由基。
在本发明之一实施例中,上述的密实工艺使用的反应气体包括等离子体氧化工艺。
本发明的元件的制造方法,利用氮化工艺成功地提高了隔离结构之间的有源区上的介电常数,再利用密实工艺氧化位于隔离结构表面上的漏电通道,因此可避免公知元件的漏电流的现象,并提升元件的可靠性及效能。
为让本发明之上述特征和优点能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下。
附图说明
图1A到1F是根据本发明的一实施例所绘示的元件的制作流程的俯视示意图。
图2A到2F是根据图1A到1F中的I-I’剖面所绘示的元件的制作流程的剖面示意图。
图3A到3B是根据本发明的一实施例所绘示的元件的制作流程的剖面示意图。
具体实施方式
图1A到1F是根据本发明的一实施例所绘示的元件的制作流程之上视示意图。图2A到2F是根据图1A到1F中的I-I’剖面所绘示的元件的制作流程的剖面示意图。
请参照图1A及2A,首先,提供基底100,且基底100中已形成有至少二隔离结构101。在一实施例中,隔离结构101例如是平行配置于基底100中的浅沟槽隔离结构(STI)。基底100包括半导体基底,其材料例如是硅、多晶硅及非晶硅。接着,在隔离结构101之间的基底100上依序形成氧化物层102及导体层104。氧化物层102的材料例如为氧化硅。导体层104的材料例如为多晶硅。形成氧化物层102及导体层104的方法例如是先形成氧化材料层(未绘示)及导体材料层(未绘示)覆盖于基底100上,之后再移除部份的氧化材料层及导体材料层以形成之。
然后,请参照图1B及2B,进行第一氮化(nitridation)工艺,以在导体层104及隔离结构101的表面上分别形成氮化物层105及氮氧化物层107。氮化物层105的材料例如为氮化硅。氮氧化物层107的材料例如为氮氧化硅。第一氮化工艺是利用氮自由基来氮化晶片的表面,其包括使用远距离等离子体氮化(remote plasma nitridation;RPN)、去耦等离子体氮化(decoupledplasma nitridation;DPN)或微波辐射产生器(microwave radical generator;MRG)来产生氮自由基。
之后,请参照图1C及2C,于氮化物层105及氮氧化物层107上形成氧化物层108。氧化物层108的材料例如为氧化硅。在一实施例中,氧化物层108例如是由化学气相沉积法所形成的高温氧化物(high-temperature oxide;HTO)层。
接着,请参照图1D及2D,进行密实(densification)工艺,以氧化隔离结构101的表面上的氮氧化物层107。此密实工艺例如是进行等离子体氧化(plasma oxidation)工艺,其参数包括:氩气(Ar)的流量约1980sccm,氧气的流量约20sccm,压力约200Pa及等离子体功率约4000W。在此步骤中,氧气会穿透氧化物层108与隔离结构101的表面上的氮氧化物层107反应,而将氮氧化物层107氧化形成氧化物层117。当然,氧气也会穿透氧化物层108与导体层104的表面上的氮化物层105接触,然而,由于氮化物层105的氧化速率远小于氮氧化物层107的氧化速率,因此氮化物层105并不会氧化成氧化物。
继之,于氧化物层108上形成氮化物层110。氮化物层110的材料例如为氮化硅,其形成方法例如是化学气相沉积法。
然后,请参照图1E及2E,于氮化物层110上形成氧化物层112。氧化物层112的材料例如为氧化硅,其形成方法例如是化学气相沉积法或原位蒸汽生成(in situ steam generation;ISSG)工艺。接着,进行第二氮化工艺,以在氧化物层112的表面上形成氮化物层114。氮化物层114的材料例如为氮氧化硅。第二氮化工艺和第一氮化工艺相同,也是利用氮自由基来氮化晶片的表面,其包括使用远距离等离子体氮化、去耦等离子体氮化或微波辐射产生器来产生氮自由基。之后,于氮化物层114上形成导体层116。导体层116的材料包括多晶硅、硅化金属或其组合。导体层116形成方法例如是化学气相沉积法。
接下来,接着,请参照图1F及2F,对氮化物层105、氧化物层117、氧化物层108、氮化物层110、氧化物层112、氮化物层114及导体层116进行图案化,以形成与隔离结构101交错的氮化物层105a、氧化物层117a、氧化物层108a、氮化物层110a、氧化物层112a、氮化物层114a及导体层116a。在进行此图案化的过程中,部分的氧化物层102及部份的导电层104也会同时被移除而形成氧化物层102a及导电层104a。之后,在导体层116a的两侧形成二掺杂区(未绘示),以完成本发明的元件的制造方法。
当图2F的结构应用到非易失性存储器时,氧化物层102a是作为穿隧介电层,导电层104a是作为浮置栅极,而导体层116a是作为控制栅极。另外,氮化物层105a、氧化物层108a、氮化物层110a、氧化物层112a及氮化物层114a则形成N-ONO-N结构的栅间介电层,此作法可以在维持栅间介电层的有效氧化物厚度的情况下,提升介电常数k值及栅极耦合率。
另外,特别要说明的是,由于本发明所进行的密实工艺成功地氧化隔离结构101上方的氮氧化物层107,因此在抹除或程序化的过程中,电流无法经由隔离结构101上方的氮氧化物层107而在邻近的浮置栅极(即导电层104a)中移动。也就是说,依照本发明的制造方法所形成的元件,没有公知元件中存在的漏电流现象。因此,电荷保持能力及可靠性均会提升,元件的操作速度也会大幅提高。
当然,本领域技术人员应了解,本发明并不限于只能应用在非易失性存储器,广而言之,本发明可以应用在所有需要提升隔离结构之间的有源区上的介电常数k值,且不会造成邻近有源区之间漏电流现象的工艺上。
图3A到3B是根据本发明的一实施例所绘示的元件的制作流程的剖面示意图。
请参照图3A,首先,提供基底300,且基底300中已形成有至少二隔离结构301及位于隔离结构301之间的有源区302。基底300包括半导体基底,其材料例如是硅、多晶硅及非晶硅。然后,进行氮化工艺,以在有源区302的基底300及隔离结构301的表面上分别形成氮化物层303及氮氧化物层305。氮化物层303的材料例如为氮化硅。氮氧化物层305的材料例如为氮氧化硅。氮化工艺是利用氮自由基来氮化晶片的表面,其包括使用远距离等离子体氮化、去耦等离子体氮化或微波辐射产生器来产生氮自由基。接着,在氮化物层303及氮氧化物层305上形成氧化物层306。氧化物层306的材料例如为氧化硅,其形成方法例如是化学气相沉积法。
继之,请参照图3B,对氧化物层306进行密实工艺,以氧化隔离结构301的表面上的氮氧化物层305形成氧化物层315。此密实工艺例如是进行等离子体氧化工艺。
综上所述,本发明利用氮化工艺成功地提高了隔离结构之间的有源区上的介电常数,再利用密实工艺氧化位于隔离结构表面上的漏电通道。因此,本发明的元件的制造方法可以在提升栅极耦合率的情况下避免漏电流的现象,如此一来,电荷保持能力及可靠性均会提升,元件的操作速度也会大幅提高。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种元件的制造方法,包括:
提供一基底,该基底具有至少二隔离结构;
依序在所述隔离结构之间的该基底上形成一第一氧化物层及一第一导体层;
进行一第一氮化工艺,以在该第一导体层及所述隔离结构的表面上分别形成一第一氮化物层及一第一氮氧化物层;
在该第一氮化物层及该第一氮氧化物层上形成一第二氧化物层;
进行一密实工艺,以氧化所述隔离结构的表面上的该第一氮氧化物层;
在该第二氧化物层上形成一第二氮化物层;
在该第二氮化物上形成一第三氧化物层;
进行一第二氮化工艺,以在该第三氧化物层的表面上形成一第三氮化物层;以及
在该第三氮化物层上形成一第二导体层。
2.如权利要求1的元件的制造方法,其中该第一导体层的材料包括多晶硅。
3.如权利要求1的元件的制造方法,其中该第一氮化工艺及该第二氮化工艺包括使用远距离等离子体氮化、去耦等离子体氮化或微波辐射产生器产生氮自由基。
4.如权利要求1的元件的制造方法,其中该密实工艺包括一等离子体氧化工艺。
5.如权利要求1的元件的制造方法,其中该第二导体层的材料包括多晶硅、硅化金属或其组合。
6.如权利要求1的元件的制造方法,更包括在该第二导体层的两侧形成二掺杂区。
7.一种元件的制造方法,包括:
提供一基底,该基底具有至少一隔离结构;
进行一氮化工艺,以在该基底及该隔离结构的表面上分别形成一氮化物层及一氮氧化物层;
在该氮化物层及该氮氧化物层上形成一氧化物层;以及
进行一密实工艺,以氧化该隔离结构的表面上的该氮氧化物层。
8.如权利要求7的元件的制造方法,其中该基底的材料包括硅。
9.如权利要求7的元件的制造方法,其中该基底的材料包括多晶硅或非晶硅。
10.如权利要求7的元件的制造方法,其中该氮化工艺包括使用远距离等离子体氮化、去耦等离子体氮化或微波辐射产生器产生氮自由基。
11.如权利要求7的元件的制造方法,其中该密实工艺包括一等离子体氧化工艺。
CN2008101657725A 2008-09-23 2008-09-23 元件的制造方法 Active CN101685775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101657725A CN101685775B (zh) 2008-09-23 2008-09-23 元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101657725A CN101685775B (zh) 2008-09-23 2008-09-23 元件的制造方法

Publications (2)

Publication Number Publication Date
CN101685775A CN101685775A (zh) 2010-03-31
CN101685775B true CN101685775B (zh) 2011-07-20

Family

ID=42048849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101657725A Active CN101685775B (zh) 2008-09-23 2008-09-23 元件的制造方法

Country Status (1)

Country Link
CN (1) CN101685775B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606806A (zh) * 2001-12-20 2005-04-13 皇家飞利浦电子股份有限公司 非易失存储单元的制造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606806A (zh) * 2001-12-20 2005-04-13 皇家飞利浦电子股份有限公司 非易失存储单元的制造

Also Published As

Publication number Publication date
CN101685775A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
CN101373711B (zh) 非易失性存储器的制造方法
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
US20110266611A1 (en) Nonvolatile memory device and method for fabricating the same
JP5122733B2 (ja) 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法
US7579237B2 (en) Nonvolatile memory device and method of manufacturing the same
KR20080063054A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20060172490A1 (en) Method of improving flash memory performance
KR100481860B1 (ko) 비휘발성 메모리 장치의 게이트 구조체 및 그 형성 방법
US20080157181A1 (en) Non-volatile memory device and fabrication method thereof
US20090096012A1 (en) Flash memory device and method of fabricating the same
US8383481B2 (en) Semiconductor memory device and method of manufacturing the same
US6548425B2 (en) Method for fabricating an ONO layer of an NROM
CN101685775B (zh) 元件的制造方法
CN104157614A (zh) 分离栅式快闪存储器的制造方法
US20060141711A1 (en) Method of manufacturing flash memory device
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
JP4489104B2 (ja) 半導体装置の製造方法
US20100093142A1 (en) Method of fabricating device
KR100998417B1 (ko) 반도체 메모리 소자의 유전체막 형성 방법
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
KR100791333B1 (ko) 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자
CN1316574C (zh) Ono介电质及其制造方法
KR20180090656A (ko) 3차원 플래시 메모리 소자의 제조 방법
KR100998946B1 (ko) 반도체 소자의 제조 방법
JPH09251998A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: POWERCHIP TECHNOLOGY CORPORATION

Free format text: FORMER NAME: POWERCHIP SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Powerflash Technology Corporation

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerchip Semiconductor Corp.

TR01 Transfer of patent right

Effective date of registration: 20190626

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerflash Technology Corporation

TR01 Transfer of patent right