CN101673618A - 双电感结构 - Google Patents

Abstract

一种双电感结构，包括一基板、一第一电感组件、一第二电感组件及一接地组件。基板具有一走线层与一接地层。第一电感组件设置于走线层并具有相连的一第一导体与一第二导体。一第二电感组件设置于走线层并具有相连的一第三导体与一第四导体，第四导体邻近于第二导体。一接地组件，设置于接地层并具有相连的一第一接地部与一第二接地部。第一接地部位于接地层对应于第一导体与第三导体之间的区域，至少部份的第二接地部位于接地层对应于第一导体与第二导体之间的区域，且至少部份的第二接地部位于接地层对应于第三导体与第四导体之间的区域。

Description

双电感结构

技术领域

本发明是有关于一种电感结构，且特别是有关于一种双电感结构。

背景技术

随着无线通讯产业蓬勃发展，通讯商品不断被研究开发，如何使电子商品得以小型化以相对提高可移植性，成为众所追求的目标之一，因此，许多通讯商品中的被动组件采用集成电路予以实现，例如是电阻、电容、电感等。集成后的被动组件应用于电子装置时，可以节省电子装置的空间。

请同时参照图1A及图1B，图1A绘示传统的微小型带通滤波器的结构示意图，图1B绘示图1A的微小型带通滤波器的等效电路图。如图1A所示，微小型带通滤波器100包括导体102、导体104、导体106、导体108及导体110，导体102及导体104相隔一间距W1。微小型带通滤波器100具有输入端口PORT1及输出端口PORT2。请同时参照图1A及1B，导体102可由电感L1等效之，导体104可由电感L2等效之。导体106由电容C1等效之，导体108由电容C2等效之，导体110由Cp等效之。输入端口PORT1对应于等效电路的输入端口P1，输出端口PORT2对应于等效电路的输出端口P2。电感L1与电感L2具有互感效应，间距W1越小互感效应会越明显，而使得电感L1与电感L2之间的互感值增加。若电子装置中所应用的电感组件需要较小的互感值，同时需要保持电感L1与电感L2的自身电感值，则需增加间距W1。如此，虽然可获得较小的互感值，但相对地却使得电路布局的面积增加，而占据更大的电子装置的空间。于此，如何有效的降低微小型带通滤波器的大小以节省电子装置的空间，乃成为重要研究方向之一。

发明内容

本发明有关于一种双电感结构，可减少组件的尺寸以节省电子装置的内部空间，而使电子装置更容易达到轻薄短小的需求。

根据本发明，提出一种双电感结构，包括一基板、一第一电感组件、一第二电感组件及一接地组件。基板具有一走线层与一接地层。第一电感组件设置于走线层并具有相连的一第一导体与一第二导体。一第二电感组件设置于走线层并具有相连的一第三导体与一第四导体，第四导体邻近于第二导体。一接地组件，设置于接地层并具有相连的一第一接地部与一第二接地部。第一接地部位于接地层对应于第一导体与第三导体之间的区域，至少部份的第二接地部位于接地层对应于第一导体与第二导体之间的区域，且至少部份的第二接地部位于接地层对应于第三导体与第四导体之间的区域。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示乃一种微小型带通滤波器的结构示意图。

图1B绘示乃图1的微小型带通滤波器的等效电路图。

图2绘示乃依照本发明的一实施例的双电感结构的示意图。

图3绘示图2的双电感结构的俯视图。

图4绘示图3的第一电感组件与第二电感组件的示意图。

图5绘示图3的接地组件的示意图。

图6绘示图2的双电感结构的等效电路图。

图7绘示乃本发明的双电感结构的另一实施例。

图8A绘示乃本发明的另一实施例的双电感结构应用于微小型带通滤波器的结构示意图。

图8B绘示图8A的微小型带通滤波器的等效电路图。

图8C绘示图8A与图1A的微小型带通滤波器的插入损失的仿真结果图。

图9绘示乃本发明的双电感结构的更另一实施例。

主要组件符号说明：

10、10A、10B：双电感结构

12、14、16：区域

30、30A：基板

302：走线层

304：接地层

50、50A、50B：第一电感组件

502、502A、502B：第一导体

504、504A：第二导体

506：第五导体

52、52A、52B：第二电感组件

522、522A、522B、：第三导体

524、524A：第四导体

526：第六导体

70、70B：接地部

72、72B：第一接地部

722：一端

74、74B：第二接地部

742、742A：第二接地部的一部份

75A：接地组件的延伸部

76B：第三接地部

100：微小型带通滤波器

102、104、106、108、110、802、804、806：导体

808、810：插入损失的曲线

1002：第一导体的一部份

1004：第三导体的一部份

具体实施方式

本发明提出一种双电感结构，包括一基板、一第一电感组件、一第二电感组件及一接地组件。基板具有一走线层与一接地层。第一电感组件设置于走线层并具有相连的一第一导体与一第二导体。一第二电感组件设置于走线层并具有相连的一第三导体与一第四导体，第四导体邻近于第二导体。一接地组件，设置于接地层并具有相连的一第一接地部与一第二接地部。第一接地部位于接地层对应于第一导体与第三导体之间的区域，至少部份的第二接地部位于接地层对应于第一导体与第二导体之间的区域，且至少部份的第二接地部位于接地层对应于第三导体与第四导体之间的区域。

请参照图2，其绘示本发明一实施例的双电感结构的示意图。双电感结构10包括基板30、第一电感组件50、第二电感组件52及接地组件70。基板30具有走线层302及接地层304。第一电感组件50设置于基板30的走线层302上。第二电感组件52设置于基板30的走线层302上。接地组件70则设置于接地层304，接地组件70具有第一接地部72与第二接地部74，第一接地部72与第二接地部74相连接。

请参照图3，其绘示图2的双电感结构的俯视图。请同时参考图2及图3，第一电感组件50具有第一导体502及第二导体504，第一导体502与第二导体504相连接。第二电感组件52具有第三导体522及第四导体524，第三导体522与第四导体524相连接，且第四导体524相邻于第二导体504。第一接地部72位于接地层304对应于第一导体502与第三导体522之间的区域F1。第二接地部74的至少一部份位于接地层304对应于第一导体502与第二导体504之间的区域Q1，以及第三导体522与第四导体524之间的区域Q2。

请同时参照图3、图4及图5，图4绘示图3的第一电感组件50与第二电感组件52的示意图。图5绘示图3的接地组件70的示意图。第一电感组件50的第一导体502与第二导体504及第二电感组件52的第三导体522与第四导体524，实质上条状结构并设置于基板30的走线层302上，第一导体502与第三导体522相对，第二导体504与第四导体524相对。较佳地，第一导体502实质上与第三导体522平行，第二导体504实质上与第四导体524平行。本实施例的第一导体至第四导体502、504、522、及524以条状结构为例作说明，然本发明不限于此，例如是第一导体或第三导体亦可螺旋状结构及任意形状的结构。

第一接地部72实质上条状结构并位于接地层304对应于第一导体502与第三导体522之间的区域F1。第二接地部74实质上为环型结构并位于接地层304对应于第二导体502与第四导体522之间的区域F2。如图3所示，第二接地部74的一部份742位于接地层304对应于第一导体502及第二导体504之间的区域Q1及对应于第三导体522及第四导体524之间的区域Q2，且相连接于第一接地部72的一端722。

接地组件70设置于基板30的接地层304上，接地组件70使双电感结构10的第一电感组件50与第二电感组件52所在的区域分割成区域12与区域14。第一导体502、第三导体522及第一接地部72位于区域12中。由于第一接地部72接地并位于第一导体502与第三导体522之间，因此第一接地部72所提供的接地电压，将使得第一电感组件50与第二电感组件52之间的互感效应不明显。而第二导体504、第四导体524及第二接地部74则位于区域14中，第二接地部74接地并环绕第二导体504与第四导体524。由于第二接地部74提供接地电压，并环绕第二导体504与第四导体524，以使得第二导体504与第四导体524之间的互感效应为独立的，不会受到第一导体502与第三导体522的影响。因此，第一电感组件50与第二电感组件52之间的互感效应将几乎由第二导体504与第四导体524之间的互感效应所决定。第二导体504与第四导体524各自亦具有自感效应。兹举例如下说明。

第一电感组件L1具有第一预设感值L1，第一导体502与第二导体504分别具有电感值L1a及L1b，其中L1a+L1b＝L1。第二电感组件L2具有第二预设感值L2，第三导体522与第四导体524分别具有电感值L2a及L2b，其中，L2a+L2b＝L2。由于第一接地部72接地并位于第一导体502与第三导体522之间，以使得第一导体502与第三导体522所产生的互感 $\mathrm{Lm}1\≅0$ 。第二接地部74接地并环绕第二导体504与第四导体524，以使得第二导体504与第四导体524产生的互感Lm2并不为零。其中， $\mathrm{Lm}2=K\sqrt{L2a*L2b},$ 而K为互感系数。因此满足预设互感Lm需求，即 $\mathrm{Lm}2\≅\mathrm{Lm}$ 。其中，互感Lm2并不会受到第一导体502及第三导体522的影响。

然，本实施例的接地组件的第二接地部不限于环型结构，亦可为条状结构，例如是第二接地部仅具有本实施例的第二接地部74的一部分742，而使得接地组件实质上为T型结构。

请同时参照图3、图4及图5，第一导体502与第三导体522相隔一间距D1。第二导体504具有第一长度A1，并与第四导体524相隔一间距D2。第四导体524具有第二长度A2。其中，第一长度A1及第二长度A2除了与第二导体504与第四导体524各自具有的自感值相关外，并且实质上与该第一电感组件50与第二电感组件52的互感值相关，间距D2亦与其互感值相关。第二接地部74具有宽度A3及长度A4。宽度A3较佳地大于第二导体504与第四导体524之间距D2，长度A4较佳地大于或等于第二导体504的第一长度A1及第四导体524的第二长度A2。较佳地，第一导体502与第三导体504的间距D1实质上相等于第二导体522与第四导体524的间距D2。

请参照图6，其绘示图2的双电感结构的等效电路图。请同时参照图3及图4，第一电感组件50可由电感L3所等效，第二电感组件52可由电感L4所等效。第一电感组件50与第二电感组件52的互感值为M。于互感值M与间距D2有关系。相较于先前技术，如图1A所示，于微小型带通滤波器100中，若需要较小的互感值并同时维持电感L1与电感L2的自感值时，须加大间距W1以降低电感L1与电感L2的互感效应，以获得较小的互感值。然而此种作法却增加了电路布局面积，降低了电子装置可利用的空间。本实施例的双电感结构的第一电感组件50与第二电感组件52之间的互感值M实质上由第二导体504与第四导体524所决定，因此，若要降低互感值M的话，不必加大间距D2，而可直接经由缩短第二导体504的长度A1与第四导体524的长度A2即可，亦即是缩短第二接地部74的长度A4即可。相较于图1A的先前技术，本实施例可以较短的间距D2获得相同的互感值，因此降低了所使用的面积，也提升了电子装置的可使用的空间。此外，所需要的电感值可以容易地被调整，例如是经由改变第一导体502的长度T1与第三导体522的长度T2，亦可灵活的调整第一电感组件50与第二电感组件52的自感值。因此使得双电感结构10可使用的范畴更大。

请参照图7，其绘示本发明另一实施例的双电感结构的示意图。双电感结构10A包括基板30A、第一电感组件50A、第二电感组件52A以及接地组件70A。第一电感组件50A具有第一导体502A及第二导体504A。第二电感组件52A具有第三导体522A及第四导体524A。与图2不同的是，部份的第一导体502A与第三导体522A实质上为螺旋状结构，例如是第一导体502A的一部分1002与第三导体522A的一部分1004实质上为螺旋状结构，甚至可为任意形状。经由多个转折使第一导体502A与第三导体522A的总长度变长，来增加或减少双电感结构10A所等效的电感值，特别是所等效的自感值。此外，此种结构又可节省双电感结构10A所占用的面积。

本实施例与图2的双电感结构10的另一不同之处在于，双电感结构10A更包括第一电感组件50A的第五导体506A、第二电感组件52A的第六导体526A及接地组件70A的延伸部75A。第五导体506A、第六导体526A及接地组件70A的延伸部75A位于区域16中，区域16所产生的功效实质上相同于如图3的区域12，于此将不再赘述。如此，区域16可用来增加双电感结构10A所等效的电感值，特别是所等效的自感值。

请同时参照图8A及图8B，图8A绘示将图7的双电感结构应用于微小型带通滤波器的结构示意图，图8B绘示图8A的微小型带通滤波器的等效电路图。如图8A所示，微小型带通滤波器80包括双电感结构10A、输入端口PORT3、输出端口PORT4、导体802、导体804以及导体806。微小型带通滤波器的导体802等效于电容C3，导体804等效于电容C4，导体806等效于电容Cp1，输入端口PORT3等效于输入端口P3，而输出端口PORT4等效于输出端口P4。

请参照图8C，其绘示图8A与图1A的微小型带通滤波器的插入损失(InsertionLoss)的仿真结果图。如图8C所示，于频率2.45GHz附近，微小型带通滤波器的插入损失S(3，4)的曲线808接近微小型带通滤波器的插入损失S(1，2)的曲线810。(1代表PORT1，2、3、4分别依序代表PORT2、PORT3、PORT4。)相较于图1A的先前技术的微小型带通滤波器，本发明的实施例的微小型带通滤波器除了可达到类似的带通效果之外，本实施例更具有缩小电路布局面积的优点。

请参照图9，其绘示本发明双电感结构的更另一实施例。双电感结构10B包括第一电感组件50B、第二电感组件52B以及接地组件70B。接地组件70B包括第一接地部72B及第二接地部74B。与图2不同的是接地组件70B更包括第三接地部76B，第三接地部76B与第二接地部74B的一部份742B连接并环绕第一导体502B与第三导体522B。若本实施例的双电感结构10B配置于周围具有其它组件的环境中时，此种方式可避免双电感结构10B受到其它组件的电性干扰。又，本实施例的第一电感组件50B的第一导体502B与第二电感组件52B的第三导体524B亦可是螺旋状结构。

本发明的双电感结构可以达到缩小布局面积，及让所使用的电子装置更能达到轻薄短小的目的，故具有良好的市场竞争力。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (13)

1.一种双电感结构，包括：

一基板，具有一走线层与一接地层；

一第一电感组件，设置于该走线层，该第一电感结构具有相连的一第一导体与一第二导体；

一第二电感组件，设置于该走线层，具有相连的一第三导体与一第四导体，该第四导体邻近于该第二导体；以及

一接地组件，设置于该接地层，该接地组件具有相连的一第一接地部与一第二接地部，该第一接地部位于该接地层对应于该第一导体与该第三导体之间的区域，至少部份的该第二接地部位于该接地层对应于该第一导体与该第二导体之间的区域，且至少部份的该第二接地部位于该接地层对应于第三导体与该第四导体之间的区域。

2.如权利要求1所述的双电感结构，其中该第二接地部的形状实质上为环型，该第二接地部环绕该接地层对应于该第二导体与该第四导体的区域。

3.如权利要求1所述的双电感结构，其中部份的该第一导体与部份的该第三导体的形状实质上为螺旋状。

4.如权利要求1所述的双电感结构，其中该第二导体、该第四导体及该第一接地部的形状实质上为条状。

5.如权利要求1所述的双电感结构，其中该接地组件更包括一第三接地部，环绕该接地层对应于该第一导体与该第三导体的区域。

6.如权利要求1所述的双电感结构，其中该第一导体与该第三导体相对，该第二导体与该第四导体相对。

7.如权利要求6所述的双电感结构，其中该第一导体实质上与该第三导体平行，该第二导体实质上与该第四导体平行。

8.如权利要求7所述的双电感结构，其中该第一导体与该第三导体的间距实质上等于该第二导体与该第四导体的间距。

9.如权利要求1所述的双电感结构，其中该第一电感组件与该第二电感组件的互感值实质上与该第二导体与该第四导体相隔的一间距及各自具有的一长度相关。

10.如权利要求9所述的双电感结构，其中该间距的大小与该第一电感组件及该第二电感组件的互感值的大小成反比关系，该长度的大小与该第一电感组件及该第二电感组件的互感值的大小成正比关系。

11.如权利要求1所述的双电感结构，其中该第一电感组件与该第二电感组件各自的自感值与该第一电感组件与该第二电感组件各自具有的一长度相关。

12.如权利要求11所述的双电感结构，其中该第一电感组件与该第二电感组件各自的自感值的大小与各自具有的该长度的大小成正比关系。

13.如权利要求1所述的双电感结构，其中该第一电感组件具有一第一预设感值L1，该第一导体与该第二导体分别具有电感值L1a及L1b，其中L1a+L1b＝L1；该第二电感组件具有一第二预设感值L2，该第三导体与该第四导体分别具有电感值L2a及L2b，其中L2a+L2b＝L2；该第一导体与该第三导体产生的互感Lm1≌0；该第二导体与该第四导体产生的互感其中K为互感系数，满足预设互感Lm需求，即Lm2≌Lm。

Images