CN101673317B - 一种高速串行通道预加重调整方法及装置 - Google Patents
一种高速串行通道预加重调整方法及装置 Download PDFInfo
- Publication number
- CN101673317B CN101673317B CN2009101779638A CN200910177963A CN101673317B CN 101673317 B CN101673317 B CN 101673317B CN 2009101779638 A CN2009101779638 A CN 2009101779638A CN 200910177963 A CN200910177963 A CN 200910177963A CN 101673317 B CN101673317 B CN 101673317B
- Authority
- CN
- China
- Prior art keywords
- speed serial
- influence
- tested
- serial channel
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种高速串行通道预加重调整方法及装置,该方法包括:确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息;将确定出的每种影响因素及其参数信息输入预先建立的电路模型中,生成与待测试的高速串行通道对应的模拟电路;根据生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况;根据确定出的信号衰减情况确定对应的预加重参数。上述预加重调整方法实现简单,成本投入低,且能够根据每个高速串行通道的影响因素有针对性的进行预加重调整,调整效果好。
Description
技术领域
本发明涉及通信技术领域,尤指一种涉及高速串行总线技术的,用于预测调整高速串行通道预加重参数的预加重调整方法及装置。
背景技术
随着信息流量需求的不断增长,高速串行总线技术以其高速、低管脚数、低功耗等优点,逐渐取代传统并行总线而成为高速接口技术的主流,大量应用于电子、通信产品中。例如:比较典型的应用有千兆以太网串行/解串行信号(Gigabit Ethernet SERializer/DESerializer,GE SERDES)、串行高速输入输出(Serial Rapid IO,SRIO)总线、10吉比特连接单元接口(10Gigabit AttachmentUnit Interface,XAUI)等,其传输速率从1.25Gbps到10Gbps不等。
高速串行总线由于趋肤效应、介电损耗等因素的影响,传输线上的损耗会造成信号质量的劣化,影响数据通信质量。且信号速率越高,传输线损耗越明显。为了克服这种现象,一般使用预加重技术对高速串行通道中的传输信号进行处理,以保证信号质量,例如:信号完整性等。采用预加重技术调整高速串行通道中的预加重参数的级别是一个复杂的过程,目前常用的调整方法有两种:
一种是采用反复测试的方法获取需要的预加重参数。先假定一个可能的预加重配置参数,然后在此参数下进行测试信号质量。如果信号满足要求则使用该参数,如果信号质量不满足要求则重新设置一个参数再测试。可见,使用测试方法调整预加重参数需要反复的多次修改配置参数并相应的进行多次测试,方能获得较好级别的预加重参数。这种方法的优点是获得的参数精准,缺点是实现过程复杂、费时费力,并且需要非常高端的测试仪器配合进行测试,消耗大量的人力物力、成本投入很高。
另一种方法是使用仿真技术进行信号完整性预测,获取需要的预加重参数。使用这种方法需要器件厂商提供精确的模型,仿真工程师对高速传输通道特性构建电路模型,然后再使用仿真软件对整个传输通道进行仿真,并根据不同参数的仿真结果选出最好的配置参数。这种方法的优点是在图纸阶段就可以了解到电路设计质量。缺点是这种方法难度很高,建模的过程也比较复杂,且只有数量很少的专家级工程师掌握高速串行通道的建模方法、仿真方法。由于掌握此技术的人才数量有限,难以广泛应用。也就是说该方法技术门槛很高,不具有普遍适用性,并且构建精准模型的仿真软件价格非常高昂,因此,成本头如也比较高。
发明内容
本发明实施例提供一种高速串行通道预加重调整方法及装置,以解决现有技术中存在的预加重调整实现过程复杂、成本投入高等问题。
一种高速串行通道预加重调整方法,包括:
统计归纳影响高速串行通道传输信号质量的各种影响因素,根据每种影响因素对电路的影响,将每种影响因素分别等效成对应的电路元素,并建立起所述影响因素的参数信息与等效成的电路元素的数学模型,以及根据各种影响因素之间的连接关系建立起等效出的各电路元素的连接关系,得到电路模型;
确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息;
将确定出的每种影响因素及其参数信息输入预先建立的电路模型中,根据输入的影响因素的参数信息及预先建立的电路模型中包含的影响因素的参数信息与其等效出的电路元素的数学模型,计算得到各影响因素对应的等效电路元素的大小,根据计算出的等效电路元素的大小和预先建立的电路模型中包含的等效出的各电路元素的连接关系,生成与待测试的高速串行通道对应的模拟电路;
根据生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况;
根据确定出的待测试的高速串行通道中的信号衰减情况,确定对所述待测试的高速串行信道的传输信号进行补偿的补偿调整量作为对应的预加重参数。
一种高速串行通道预加重调整装置,包括:
构建模块,用于统计归纳影响高速串行通道传输信号质量的各种影响因素,根据统计出的每种影响因素对电路的影响,将每种影响因素分别等效成对应的电路元素,并建立起所述影响因素的参数信息与等效成的电路元素的数学模型,根据各种影响因素之间的连接关系建立起等效出的各电路元素的连接关系,得到电路模型;
因素确定模块,用于确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息;
生成模块,用于将所述因素确定模块确定出的每种影响因素及其参数信息输入预先建立的电路模型中,根据输入的影响因素的参数信息及预先建立的电路模型中包含的影响因素的参数信息与其等效出的电路元素的数学模型,计算得到各影响因素对应的等效电路元素的大小,根据计算出的等效电路元素的大小和预先建立的电路模型中包含的等效出的各电路元素的连接关系,生成与待测试的高速串行通道对应的模拟电路;
衰减确定模块,用于根据所述生成模块生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况;
参数确定模块,用于根据所述衰减确定模块确定出的信号衰减情况,确定对所述待测试的高速串行信道的传输信号进行补偿的补偿调整量作为对应的预加重参数。
本发明实施例提供的高速串行通道预加重调整方法及装置,通过确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息;使用预先建立的电路模型中对其进行量化,生成对应的模拟电路;根据生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况;根据确定出的信号衰减情况确定对应的预加重参数,对高速串行通道中信号进行调整。上述预加重调整方法能够针对每个高速串行通道的实际情况确定出合适的预加重参数,以保证高速串行信道中传输信号的质量;其实现简单,成本投入低,且能够根据每个高速串行通道的影响因素有针对性的进行预加重调整,调整效果好。。
附图说明
图1为本发明实施例中走线长度对传输通道的影响示意图;
图2为本发明实施例中走线方式对传输通道的影响示意图;
图3为本发明实施例中走线阻抗控制对传输通道的影响示意图;
图4为本发明实施例中过孔对传输通道的影响示意图;
图5为本发明实施例中连接器对传输通道的影响示意图;
图6为本发明实施例中板材对传输通道的影响示意图;
图7为本发明实施例中信号速率对传输通道的影响示意图;
图8为本发明实施例中高速串行通道预加重调整方法的流程图;
图9为本发明实施例中生成模拟电路的一个原理示例图;
图10为本发明实施例中高速串行通道预加重调整装置的结构示意图;
图11为本发明实施例中预加重对传输信号质量调整的效果对比图。
具体实施方式
本发明实施例提供的高速串行通道预加重调整方法,首先对高速串行通道中影响传输信号质量的影响因素进行归纳。
例如:影响传输信号质量的因素可以包括下列因素之一或组合:走线长度、走线方式、走线阻抗、过孔、连接器使用情况、板材、信号速率等等。
其中,图1为在其他影响因素确定的情况下,走线长度对传输信号质量的的影响情况。从图1中可以看出,在其他影响因素不变的情况下,走线长度越长,传输信号的损耗越大。如图中所示,横坐标为频率,纵坐标为信号损耗。相同的频率状态下,长度为2英寸的通道(2”channel)的信号损耗小于长度为16英寸的通道(16”channel)的信号损耗,而长度为16英寸的通道(16”channel)的信号损耗小于长度为30英寸的通道(30”channel)的信号损耗。
图2为在其他影响因素确定的情况下,走线方式对传输信号质量的的影响情况。从图2中可以看出,在其他影响因素不变的情况下,带状走线方式所带来的传输信号损耗(或说电介质损耗)小于微带线方式。如图所示,横坐标为频率,纵坐标为信号损耗相同的频率状态下,5mil(mil表示千分之一英寸)宽的带状走线(Stripline 5-mil width)的信号损耗小于5mil宽的微带线(MicroStrip 5-mil width)的信号损耗。
图3为在其他影响因素确定的情况下,走线阻抗对传输信号质量的的影响情况。从图3中可以看出,在其他影响因素不变的情况下,走线阻抗的变化影响到信号传播过程中的反射,导致高速串行通道中的传输信号的损耗。如图所示,横坐标为频率,纵坐标为信号损耗。图中所示的三条曲线为不同的走线阻抗所产生的传输信号的损耗情况,可以看出,不同的走线阻抗在相同频率状态下产生的损耗并不相同。
图4为在其他影响因素确定的情况下,过孔对传输信号质量的的影响情况。过孔数量和孔的深度不同均会对信号质量产生不同的影响。从图4中可以看出,在其他影响因素不变的情况下,深的过孔对应的传输信号损耗高于浅的过孔。如图所示,横坐标为频率,纵坐标为信号损耗。相同的频率状态下,5mm深的一个过孔(via hole stublength=5mm)的信号损耗与1.2mm深的一个过孔(viahole stublength=1.2mm)的信号损耗存在明显差别。
通常,过孔数量太多会导致走线阻抗不连续,过孔引起的残桩还会导致谐振频率的降低。
图5为在其他影响因素确定的情况下,连接器使用情况对传输信号质量的的影响情况。使用连接器和不使用连接器,以及使用连接器的类型和数量均会对电路中的传输信号质量造成不同程度的影响。图5中的四条曲线即分别为使用不同类型或数量的连接器时对电路中传输信号带来的损耗情况,如图所示,横坐标为频率,纵坐标为信号损耗。可已看出,相同频率状态下,当使用不同类型和数量的连接器时,电路损耗情况是不相同的。
一般当使用连接器时,由连接器的寄生电感和寄生电容造成的影响,以及互感互容产生的串扰通常也是不可忽视。
图6为在其他影响因素确定的情况下,板材对传输信号质量的的影响情况。即用于承载高速串行总线的印刷电路板不同时,对传输通道的信号损耗的影响程度也不一样。如图所示,横坐标为频率,纵坐标为信号损耗。从图6中可以看出,在其他影响因素不变的情况下,相同的频率状态下,FR4型的印刷电路板(FR4 backpanel)所带来的传输信号损耗大于RO4350型的印刷电路板(RO4350 backpanel)。
图7为在其他影响因素确定的情况下,信号速率对传输信号质量的的影响情况。从图7中可以看出,在其他影响因素不变的情况下,信号速率越大,信号在高速串行通道中传输的损耗也越大,当信号速率超过一定值时,其在高速串行通道中传输的损耗有开始随着传输速率的增加而减小。如图中所示,在0~10GHz范围内传输信号的损耗随传输速率的增大而增大,当大于10GHz时,则开始随传输速率的增大而减小。
可见,印刷电路板上布置的电路中传输信号时,会有很多种因素导致传输信号的损耗。而这多种因素是共同作用的,因此不能像上述生成图1-7的测试曲线时那样在保证其他因素不变时,确定某一种因素的影响情况。而针对每个印刷电路板逐一测试也是不现实的。因此,本发明实施例提供一种高速串行通道预加重调整方法,针对高速串行通道中影响信号质量的各个影响因素进行建模,构建电路模型。
即电路模型通过将预先归纳出的影响高速串行通道传输信号质量的各种影响因素等效为对应的电路元素构建而成。构建电路模型的过程包括:
(1)统计归纳影响高速串行通道传输信号质量的各种影响因素。
统计归纳出的影响高速串行通道传输信号质量的影响因素,可能包括与所属的印刷电路板的硬件配置和传输信号参数设置相关的下列因素:走线长度、走线方式、走线阻抗、过孔、连接器使用情况、板材、信号速率等。
(2)根据每种影响因素对电路的影响将每种影响因素等效成对应的电路元素,并建立起影响因素的参数信息与等效成的电路元素的数学模型。
根据每种影响因素对电路的影响将每种影响因素等效成包括电阻、电容、电感和电导的电路元素的一种或组合。即将各个影响因素作用于高速传输通道中传输信号的影响,用电阻、电容、电感和电导这四种基本电路元素表达出来,建立起各影响因素对应的参数信息与其等效出的电路元素的数学模型,实现对高速串行通道中的各个影响因素的电路建模。
下面以影响因素过孔为例,建立起过孔这一影响因素与其参数信息的数学模型:
在高速传输通道中过孔在电路中的特性主要由其寄生电容和寄生电感来表现,寄生电容在电路中是并联放置,寄生电感在电路中是串联放置。
一般寄生电容大小可以由下列公式计算得出:
其中,C为寄生电容;
ε为印刷电路板的板材介电常数;
T为印刷电路板的厚度;
D1为过孔焊盘的直径;
D2为地层上的阻焊区直径,地层是电路板上设置的作为参考地平面一层或者几层,作为信号层的参考。
一般寄生电感大小可以由下列公式计算得出:
L=5.08h[Ln(4h/d)+1]
其中,L为寄生电感;
h为过孔的长度;
d为中心钻孔的直径。
其他影响因素的电路建模与过孔类似,只是等效出的电路元素可能不同。不再一一赘述
(3)根据各种影响因素之间的关联关系确定等效出的电路元素的连接关系,建立起电路模型。
根据各种影响因素之间的关联关系,确定根据各个影响因素等效出的电路元素的连接关系,生成一个完整的电路模型。生成的电路模型中包含影响因素的参数信息与等效出的电路元素的数学模型,以及等效出的各电路元素之间的连接关系。
例如:根据过孔和走线长度,确定出过孔等效出的寄生电感和寄生电容,走线长度等效出的电阻的连接关系,并建立起电路模型。
当然,测试时允许用户输入待测试的高速串行通道所涉及到的影响因素和每个影响因素的参数信息。例如:允许用户根据印刷电路板的实际情况输入过孔这个影响因素所对应的参数信息。当有多个过孔时,则输入的参数信息中应当包括数量和过孔的相关参数,从而可以形成多个等效寄生电容并联,多个等效寄生电感串联。
当需要针对某个印刷电路板的高速串行通道进行测试时,只需将其涉及到的影响因素的相关参数输入到预先建立的电路模型中,得到针对待测试高速串行通道的模拟电路,根据生成的模拟电路得到该高速串行通道的信号损耗情况进而确定对信号进行调整的预加重参数。其流程如图8所示,执行步骤如下:
步骤S101:确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息。
具体根据待测试的高速串行通道所属的印刷电路板的硬件配置和传输信号参数设置,确定出影响待测试的高速串行通道中传输信号质量(例如影响信号的完整性等)的影响因素及其对应的参数信息。
不同的印刷电路板由于其硬件配置和传输信号参数设置不同而具有不同的影响高速串行通道传输信号质量的影响因素。根据印刷电路板的硬件配置和传输信号参数设置确定出的影响因素可能包括:走线长度、走线方式、走线阻抗、过孔、连接器使用情况、板材、信号速率等影响因素中的一种或几种,以及每种影响因素的参数信息,例如:走线长度这种影响因素,及其参数信息:长度值;又例如:过孔这种影响因素,及其参数信息:过孔数量及其每个过孔对应的T、D1、D2、h、d等和板材的介电常数ε。
步骤S102:将确定出的每种影响因素及其参数信息输入预先建立的电路模型中,生成与待测试的高速串行通道对应的模拟电路。
将确定出的影响因素及其对应的参数信息输入到电路模型中。例如:输入走线长度这种影响因素及其参数信息:长度值;又例如:输入过孔这种影响因素及其参数信息:过孔数量及其每个过孔对应的T、D1、D2、h、d等和板材的介电常数ε。
根据输入的影响因素参数信息及预先建立的电路模型中包含的影响因素的参数信息与其等效出的电路元素的数学模型,计算得到各影响因素对应的等效电路元素的大小,并根据等效出的电路元素的大小和预先建立的电路模型中包含的等效出的各电路元素的连接关系,生成与待测试的高速串行通道对应的模拟电路。
例如图9所示即为等效原理示意图。其中给出了走线长度这一影响方式等效出的电阻R、过孔等效出的电感L和电容C,以及已有的电导G。等效后生成的电路模型包括在电路中串联的电阻R、电感L和并联的电容C、电导G等。
而等效成的电路元素电阻R、电感L和电容C的大小可以根据影响因素的参数信息与其等效出的电路元素的数学模型计算得到。
例如:一块厚度T为40Mil的印刷电路板,如果使用的过孔焊盘直径D1为20Mil(钻孔直径为10Mils),阻焊区直径D2为40Mil,板材介质常数ε为4.5。则可以通过上述计算过孔的寄生电容的计算公式计算出寄生电容:
对于一个长度为63Mil的过孔,其中心钻孔的直径是16Mil。则可以通过上述计算过孔的寄生电感的计算公式计算出寄生电感:
L=5.08h[Ln(4h/d)+1]=5.08×0.063×[Ln(4×0.063/0.016)+1]=1.2nH
同样的,根据计算走线长度等效电阻的计算公式,也可以计算出给定长度的走线所等消除的电阻的大小。
步骤S103:根据生成的模拟电路,确定待测试的高速串行通道中的信号衰减情况。具体包括:
对生成的模拟电路发送激励信号。
对模拟电路对发送的激励信号的响应进行求解,得到激励响应信号。也就是说,激励响应是将激励信号发送给模拟电路,经模拟电路传输后的道响应信号,该激励响应信号通过对激励信号和模拟电路(结合电路中个电路元素的大小,如:电阻大小、电感大小等)求解得到。
将激励响应信号与激励信号进行比较,确定待测试的高速串行通道中的信号衰减情况,即高速串行通道中的信号损耗。例如:可以确定出信号衰减的比例等。
一般可以通过生成的模拟电路得到S参数,进而得到S参数中的插入损耗,因此,较佳的,待测试的高速串行通道中的信号衰减情况具体为待测试的高速串行通道中的信号插入损耗,其表征着传输信号在高速串行通道中的衰减程度(大小)。
步骤S104:根据确定出的信号衰减情况确定对应的预加重参数。
根据确定出的待测试的高速串行通道中的信号衰减情况,确定对待测试的高速串行信道的传输信号补偿调整量作为预加重参数,对高速串行通道中信号进行调整。
较佳的,可以根据表征传输信号在高速串行通道中的衰减程度的插入损耗的大小,确定出合适的补偿值,作为预加重参数。具体根据S参数中的插入损耗,查询插入损耗曲线得到对应的损耗值,从而得到需要补偿的值。因此,预加重参数实际上就是一个增益值。
根据本发明实施例提供的上述高速串行通道预加重调整方法,可以构建一种高速串行通道预加重调整装置,如图10所示,包括:构建模块10、因素确定模块20、生成模块30、衰减确定模块40和参数确定模块50。
构建模块10,用于通过将预先归纳出的影响高速串行通道传输信号质量的各种影响因素等效为对应的电路元素构建电路模型。
较佳的,上述构建模块10,具体可以包括:统计单元101、建立单元102和模型生成单元103。
统计单元101,用于统计归纳影响高速串行通道传输信号质量的各种影响因素。
建立单元102,用于根据统计单元101统计出的每种影响因素对电路的影响,将每种影响因素分别等效成对应的电路元素,并建立起确定出的影响因素的参数信息与等效成的电路元素的数学模型。
模型生成单元103,用于根据各种影响因素之间的连接关系建立起等效出的各电路元素的连接关系,得到电路模型。
因素确定模块20,用于确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息。
生成模块30,用于将因素确定模块20确定出的每种影响因素及其参数信息输入构建模块10预先建立的电路模型中,生成与待测试的高速串行通道对应的模拟电路。
较佳的,上述生成模块30,具体可以包括:计算单元301和电路生成单元302。
计算单元301,用于根据输入的影响因素的参数信息及预先建立的电路模型中包含的影响因素的参数信息与其等效出的电路元素的数学模型,计算得到各影响因素对应的等效电路元素的大小。
电路生成单元302,用于根据计算单元301计算出的等效电路元素的大小和预先建立的电路模型中包含的等效出的各电路元素的连接关系,生成与待测试的高速串行通道对应的模拟电路。
衰减确定模块40,用于根据生成模块30生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况。
较佳的,上述衰减确定模块40,具体可以包括:发送单元401、响应确定单元402和比较单元403。
发送单元401,用于对生成的所述模拟电路发送激励信号。
响应确定单元402,用于对模拟电路对发送单元401发送的激励信号的响应进行求解,得到激励响应信号。
比较单元403,用于将响应确定单元402得到的激励响应信号与发送单元401发送的激励信号进行比较,确定待测试的高速串行通道中的信号衰减情况。
参数确定模块50,用于根据衰减确定模块40确定出的信号衰减情况确定对应的预加重参数,对高速串行通道中信号进行调整。
图11为未设置预加重、设置了过大的预加重和合适的预加重三种情况下的经高速串行通道传输后得到的眼图质量效果对比,其中,未设置预加重时,传输后得到的眼图质量比较差,抖动也比较大;设置了过重的预加重时,得到的眼图质量也很差,而且有过冲,抖动也很大;设置了合适的预加重时,得到的眼图的质量好,抖动也比较小。由此可见合适预加重参数的设置将会对高速串行通道传输后得到的信号质量具有改善和提高,预加重参数设置的过大和过小都会对接收端信号质量造成较大的不良影响。
使用本发明实施例提供的上述高速串行通道预加重调整方法及装置,通过对影响待测试的高速串行通道中传输信号完整性的因素进行归纳,输入预先建立的电路模型,通过对这些因素的量化处理,得到与待测试的高速串行通道相匹配的模拟电路,通过该模拟电路计算得到对应的高速串行通道的信号损耗情况,从而确定合适的预加重参数。该方法既可以方便快捷的确定出合适的预加重参数,以保证高速串行信道中传输信号的质量,保证接收端接收到的信号的完整性。
与现有技术相比较,采用上述仿真和测试相结合的方法,将信号衰减的比例和传输信号质量的影响因素关系进行总结归纳成一个模拟电路(模型),用户在界面输入影响因素及其参数信息,即可自动确定出预加重级别,简便快捷地达到预加重参数配置目的。其精确度比也比较高。
为了获得更好的准确度,还可以对通过测试的方式对电路模型予以校正。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化、替换或应用到其他类似的装置,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。
Claims (7)
1.一种高速串行通道预加重调整方法,其特征在于,包括:
统计归纳影响高速串行通道传输信号质量的各种影响因素,根据每种影响因素对电路的影响,将每种影响因素分别等效成对应的电路元素,并建立起所述影响因素的参数信息与等效成的电路元素的数学模型,以及根据各种影响因素之间的连接关系建立起等效出的各电路元素的连接关系,得到电路模型;
确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息;
将确定出的每种影响因素及其参数信息输入预先建立的电路模型中,根据输入的影响因素的参数信息及预先建立的电路模型中包含的影响因素的参数信息与其等效出的电路元素的数学模型,计算得到各影响因素对应的等效电路元素的大小,根据计算出的等效电路元素的大小和预先建立的电路模型中包含的等效出的各电路元素的连接关系,生成与待测试的高速串行通道对应的模拟电路;
根据生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况;
根据确定出的待测试的高速串行通道中的信号衰减情况,确定对所述待测试的高速串行信道的传输信号进行补偿的补偿调整量作为对应的预加重参数。
2.如权利要求1所述的方法,其特征在于,所述确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息,包括:
根据所述待测试的高速串行通道所属的印刷电路板的硬件配置和传输信号参数,确定出影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息。
3.如权利要求1所述的方法,其特征在于,所述根据每种影响因素对电路的影响将每种影响因素等效成对应的电路元素,具体包括:
根据每种影响因素对电路的影响将每种影响因素等效成包括电阻、电容、电感和电导的电路元素的一种或组合。
4.如权利要求1所述的方法,其特征在于,所述根据生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况,包括:
对生成的所述模拟电路发送激励信号;
对所述模拟电路对所述激励信号的响应进行求解,得到激励响应信号;
将所述激励响应信号与所述激励信号进行比较,确定待测试的高速串行通道中的信号衰减情况。
5.如权利要求1-4任一所述的方法,其特征在于,所述影响因素包括下列因素之一或组合:
待测试的高速串行通道的走线长度、走线方式、走线阻抗、过孔、连接器使用情况、板材、信号速率。
6.一种高速串行通道预加重调整装置,其特征在于,包括:
构建模块,用于统计归纳影响高速串行通道传输信号质量的各种影响因素,根据统计出的每种影响因素对电路的影响,将每种影响因素分别等效成对应的电路元素,并建立起所述影响因素的参数信息与等效成的电路元素的数学模型,根据各种影响因素之间的连接关系建立起等效出的各电路元素的连接关系,得到电路模型;
因素确定模块,用于确定影响待测试的高速串行通道中传输信号质量的影响因素及其对应的参数信息;
生成模块,用于将所述因素确定模块确定出的每种影响因素及其参数信息输入预先建立的电路模型中,根据输入的影响因素的参数信息及预先建立的电路模型中包含的影响因素的参数信息与其等效出的电路元素的数学模型,计算得到各影响因素对应的等效电路元素的大小,根据计算出的等效电路元素的大小和预先建立的电路模型中包含的等效出的各电路元素的连接关系,生成与待测试的高速串行通道对应的模拟电路;
衰减确定模块,用于根据所述生成模块生成的所述模拟电路,确定待测试的高速串行通道中的信号衰减情况;
参数确定模块,用于根据所述衰减确定模块确定出的信号衰减情况,确定对所述待测试的高速串行信道的传输信号进行补偿的补偿调整量作为对应的预加重参数。
7.如权利要求6所述的装置,其特征在于,所述衰减确定模块,包括:
发送单元,用于对生成的所述模拟电路发送激励信号;
响应确定单元,用于对所述模拟电路对所述发送单元发送的激励信号的响应进行求解,得到激励响应信号;
比较单元,用于将所述响应确定单元得到的激励响应信号与所述发送单元发送的激励信号进行比较,确定待测试的高速串行通道中的信号衰减情况。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101779638A CN101673317B (zh) | 2009-10-23 | 2009-10-23 | 一种高速串行通道预加重调整方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101779638A CN101673317B (zh) | 2009-10-23 | 2009-10-23 | 一种高速串行通道预加重调整方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101673317A CN101673317A (zh) | 2010-03-17 |
CN101673317B true CN101673317B (zh) | 2012-02-29 |
Family
ID=42020539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101779638A Active CN101673317B (zh) | 2009-10-23 | 2009-10-23 | 一种高速串行通道预加重调整方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101673317B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102064928A (zh) * | 2010-12-10 | 2011-05-18 | 福建星网锐捷网络有限公司 | 信号补偿参数获取方法、装置及网络设备 |
CN102130729A (zh) * | 2011-03-16 | 2011-07-20 | 福建星网锐捷网络有限公司 | 眼图优化方法、装置及网络设备 |
CN102223208B (zh) * | 2011-07-05 | 2018-02-13 | 中兴通讯股份有限公司 | 高速串行通道的信号质量参数的优化方法及装置 |
CN102364478B (zh) * | 2011-10-17 | 2014-07-16 | 中兴通讯股份有限公司 | 一种高速信号通道过孔的仿真方法、装置及系统 |
CN102662896B (zh) * | 2012-03-30 | 2015-06-03 | 中兴通讯股份有限公司 | 自动调整预加重参数和/或均衡参数的方法及装置 |
CN104636307A (zh) * | 2015-01-08 | 2015-05-20 | 中国航空无线电电子研究所 | 支持fc协议16g通讯速率的串行数据通道的制作方法 |
CN105450568B (zh) * | 2015-10-31 | 2018-11-09 | 成都华为技术有限公司 | 一种基于参数协商的通信方法、装置及系统 |
CN107241160B (zh) * | 2016-03-28 | 2021-03-23 | 华为技术有限公司 | 确定参数的方法和装置 |
CN106357573B (zh) * | 2016-11-10 | 2019-09-13 | 郑州云海信息技术有限公司 | 一种基于传输反射的信号质量自动补偿方法 |
CN108932376A (zh) * | 2018-06-19 | 2018-12-04 | Oppo广东移动通信有限公司 | Pcb板过孔残桩的建模方法、装置及电子设备 |
CN111245530B (zh) * | 2018-11-29 | 2022-07-19 | 中兴通讯股份有限公司 | 一种高速链路系统的测试装置及方法 |
CN113033129B (zh) * | 2021-03-03 | 2024-01-16 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、系统、设备及印制电路板 |
CN113609808A (zh) * | 2021-03-08 | 2021-11-05 | 安徽师范大学 | 一种通航显示系统的PCIExpress信号完整性改善方法 |
-
2009
- 2009-10-23 CN CN2009101779638A patent/CN101673317B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101673317A (zh) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101673317B (zh) | 一种高速串行通道预加重调整方法及装置 | |
CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
US8504976B2 (en) | Empirical prediction of simultaneous switching noise | |
CN107729280A (zh) | 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法 | |
Lee et al. | Serpentine microstrip lines with zero far-end crosstalk for parallel high-speed DRAM interfaces | |
DE60132490T2 (de) | Verfahren zur übertragung einer wellenform mit steuerbarer dämpfung und ausbreitungsgeschwindigkeit | |
WO2004019501A2 (en) | Methods for transmitting a waveform having a controllable attenuation and propagation velocity | |
CN111783376B (zh) | 一种基于机器学习的3d芯片信号耦合性分析系统及方法 | |
EP2053487A2 (en) | Electric circuit and method for designing electric circuit | |
Alexander | Power distribution system (PDS) design: Using bypass/decoupling capacitors | |
Shu et al. | DC blocking capacitor design and optimization for high speed signalling | |
KR20110104860A (ko) | 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅 | |
Chhay et al. | Crosstalk mitigation in dense microstrip wiring using stubby lines | |
Wu et al. | High Speed Muti-board Signal Integrity Simulation and Implementation | |
Dopke et al. | Lessons learned in high frequency data transmission design: ATLAS strips bus tape | |
CN102012955B (zh) | 获取背板连接器针头钻阵列的散射矩阵的方法和装置 | |
Hall et al. | Modeling requirements for transmission lines in multi-gigabit systems | |
Yan et al. | The key signals integrity simulation and implementation of portable processing terminal in the special environment | |
US8164348B1 (en) | Method and apparatus for tuning delay | |
Gu et al. | Efficient parametric modeling and analysis for backplane channel characterization | |
CN109471354B (zh) | 一种用于精密时间间隔测量的死区补偿装置及方法 | |
CN1220336C (zh) | 高速数据通信系统设计中双绞线回波损耗的模拟方法 | |
Beker et al. | A methodology for optimizing the selection of decoupling components for power delivery systems of high-performance ASICs | |
US20030050770A1 (en) | Method and apparatus to emulate IO interconnection | |
Schuster | Signal Integrity Engineering for High-Speed Links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |