CN101663822A - 用于ldpc编码的方法和系统 - Google Patents

用于ldpc编码的方法和系统 Download PDF

Info

Publication number
CN101663822A
CN101663822A CN200880012530A CN200880012530A CN101663822A CN 101663822 A CN101663822 A CN 101663822A CN 200880012530 A CN200880012530 A CN 200880012530A CN 200880012530 A CN200880012530 A CN 200880012530A CN 101663822 A CN101663822 A CN 101663822A
Authority
CN
China
Prior art keywords
code word
ldpcc
data bit
logic
ldpcc code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880012530A
Other languages
English (en)
Inventor
C·科泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures I LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN101663822A publication Critical patent/CN101663822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

这里公开了低密度奇偶检验编码(LDPCC)的编码方法和系统，其中，一组LDPC代码保证其中调制符号会以随机方式经受衰减的信道的可靠的传送。这里公开的LDPC编码的方法和系统包括选择代码块长和数据分组可被编码的级联代码字。为了优化编码方案，首先，执行代码字缩短以对于期望的分组长度保证整数个代码字。然后可收缩或重复代码字以保证每个代码字的整数个信道符号。实现缩短和收缩重复方法，以在保持低的有效编码速率的同时产生最少的系统开销。

Description

用于LDPC编码的方法和系统
技术领域
本公开一般涉及数字通信，并且，更特别地，涉及用于对数字通信进行编码的系统和方法。
背景技术
通信网络以各种形式出现。著名的网络包括有线网络和无线网络。有线网络包括局域网(LAN)、数字用户线路(DSL)网络和电缆网等。无线网络包括蜂窝式电话网络、传统的地上移动无线通信网络和卫星传送网络等。这些无线网络一般表现为广域网。最近，已提出无线局域网和无线家庭网络，并且，已经引入诸如蓝牙和IEEE802.11的标准以指导用于这种局域网的无线设备的开发。
无线局域网(LAN)一般使用红外(IR)或射频(RF)通信信道以在便携式或移动计算机终端和固定访问点或基站之间通信。这些访问点又通过有线或无线通信信道与网络基础结构连接，该网络基础结构将多组访问点连在一起以形成任选地包括一个或更多个主机系统的LAN。
诸如蓝牙和IEEE 802.11的无线协议支持这种具有各种类型的通信能力的便携式漫游终端与主机的逻辑互连。逻辑互连基于终端中的至少一些在位于预定的范围内时能够与访问点中的至少两个通信的基础结构，各终端一般与访问点中的单个访问点相关并与其通信。基于网络的总体空间布置、响应时间和负载要求，已设计不同的网络方案和通信协议以最有效地调节通信。
IEEE标准802.11(“802.11”)是在“Wireless LAN Medium AccessControl(MAC)and Physical Layer(PHY)Specifications”中被提出的，并且是可从IEEE Standards Department，Piscataway，N.J.得到的。802.11允许在1Mbps、2Mbps和更高的数据速率下的IR或RF通信、与载波侦听多点接入/冲突避免(CSMA/CA)类似的媒体访问技术、用于电池操作移动站的节电模式、全蜂窝式网络中的无缝漫游、高吞吐量操作、被设计为消除“盲点”的不同的天线系统和与现有的网络基础结构的便利接口。
802.11a标准限定5GHz频带中的6、12、18、24、36和54Mbps的数据速率。对于更高的数据速率的需求会导致对于这种装置的需求，即，这种装置可以在更高的速率下相互通信，然而，不管更高数据速率装置是否可与802.11a装置通信，都在相互之间没有明显的干扰或阻断的情况下在相同的WLAN环境或区域中共存。可能还期望高数据速率装置能够诸如在标准802.11a速率中的任一种下与802.11a装置通信。
无线信道会使传送的信号经受严重的且随时间变化的随机性质的衰减。出于这种原因，在原始信息位流上引入预计算的冗余的信道编码、或错误纠正编码(ECC)是用于无线调制解调器的基带处理器的主要的部分。称为低密度奇偶检验编码(LDPCC)的一类信道代码以接近理论极限的方式实现该错误纠正编码。LDPC代码包括参数(n，k)，这里，n是块长(#位)，k是每个块编码的信息位的数量。常规的块编码器对于k个信息位的各块添加固定数量的奇偶位m＝n-k，以用编码率R＝k/n形成n位编码块。
对于给定的速率，LDPC代码的错误纠正能力通过块长n改善。一般通过迭代算法对LDPC代码进行解码，其改善各通道(pass)的位判决的可靠性。通过各次迭代，解码器的性能改善，随着越来越多的迭代被执行，这种改善减少。在多次迭代之后，解码器的性能对于所有的实际目的停止改善，并且，该解码器被称为已经“会聚”。会聚所需要的迭代的次数是代码自身以及使用它的特定信道的特性。LDPC代码的解码器性能因此是可被执行的迭代的次数的函数。对于给定的编码器速率R，解码迭代的上限通过由公式(1-R)×n确定的奇偶位的数量指导。因此，虽然期望使用具有尽可能大的块长的LDPC代码，但是，较长的块长意味着在单位时间内具有较少的迭代，这意味着解码器不会获得代码的优越的错误纠正能力。另一方面，即使解码器可实现许多快速的迭代，但具有较小的块长的代码也会固有地缺少所需要的错误纠正能力。
例如服从802.11的基于分组的WLAN无线电系统中的一种挑战是，挑选LDPC代码块尺寸和迭代的次数，以在平衡解码器的实际复杂性的同时最佳符合分组尺寸(可用的代码位的总数)。随着传送数据速率增加，解码器必须平均起来更快地运行，以跟上数据流。对于关注的典型的LDPC代码，解码器可使用较大的并行度，以在各接收到的软代码字上执行期望数量的解码迭代。因此，解码速度的上限大致由最大平均编码传送速率、每个块的奇偶位的数量(1-R)×n和每个块执行的解码迭代的次数的积指导。为了在分组中保持位错误率性能(或代码块错误率性能)大致恒定，分组结构中的代码字可以具有近似相等的尺寸和相等的速率。通过使用相同数量的解码迭代对它们进行解码。否则，分组中的最弱的代码块会主导总体分组错误率。
对于WLAN无线电中的解码器的另一挑战是，能够在接收分组结束时迅速完成解码，使得返回确认(例如，ARQ机制)可被立即发送回发射器。一些WLAN无线电系统依赖于该“ARQ”机制以传达分组错误并在错误的情况下促成分组的重新传送。其允许的最短时间根据各传送标准而改变，但是，对于下一代802.11无线电，可短至约6μs。接收结束和确认传送之间的时间是“死寂”播放时间，并因此有助于网络系统开销。因此，在实际限制内，用于确认的最短帧间传送时间(SIF)可在该标准中被优化为尽可能地短。
增加数据速率并允许更有效地使用在这些频带中操作的装置的带宽使得能够更有效地通信。较高的数据速率会使得服务提供商能够更有效地使用他们的分配的频谱。消费者也会实现成本节约。
发明内容
本公开的实施例提供用于低密度奇偶检验(LDPC)编码的系统和方法。简言之，在结构中，系统的一个实施例等可被如下实现：一种处理器，该处理器为配置为：计算在分组的数据位可适合的多个正交频分复用(OFDM)代码字中可用位的数量；计算整数个要传送的低密度奇偶检验编码(LDPCC)代码字和要使用的LDPCC代码字的长度；计算在编码成LDPCC代码字之前要补入数据位的缩短位的数量；通过使用每个LDPCC代码字的缩短位的数量对数据位进行编码；计算在编码成LDPCC代码字之后要从所述代码字收缩的数据位的数量；通过使用每个LDPCC代码字收缩位的数量对数据位进行重新编码；和实现编码的LDPCC代码字的传送。
本公开的实施例还可被视为提供用于LDPC编码的方法。在这一方面，这种方法的一个实施例等可被以下步骤概括：计算在分组的数据位可适合的多个正交频分复用(OFDM)代码字中可用位的数量；计算整数个要传送的低密度奇偶检验编码(LDPCC)代码字和要使用的LDPCC代码字的长度；计算在编码成LDPCC代码之前要补入数据位的缩短位的数量；通过使用每个LDPCC代码字的缩短位的数量对数据位进行编码；计算在编码成LDPCC代码字之后要从LDPCC代码字收缩的数据位的数量；通过使用每个LDPCC代码字收缩或重复位的数量对数据位进行重新编码；和传送编码的LDPCC代码字。
参照以下的附图和详细说明，本公开的其它系统、方法、特征和优点对于本领域技术人员来说将会或变得十分明显。所有这些附加的系统、方法、特征和优点应包括于本说明中、在本公开的范围内并且被所附的权利要求保护。
附图说明
参照附图，可以更好地理解本公开的许多方面。附图中的构成未必按照比例，相反，它强调的是清楚地解释本公开的原理。并且，在附图中，在几个图中类似的附图标记表示相应的部分。
图1是用于数据传送的示例性开放系统互连(OSI)分层模型的框图。
图2是包括使用图1的OSI模型的两个站点的通信系统的示例性实施例的示图。
图3是图1的OSI分层模型的示例性PHY层的框图。
图4是图3的PHY层的示例性PPDU层的框图。
图5是示例性低密度奇偶检验代码块的框图。
图6是用于对图5的LDPC代码块进行编码的编码率、信息块长、代码字块长的示例性实施例的表格。
图7是示出循环置换矩阵的示例性实施例的示意图。
图8是示例性PPDU编码参数的表格。
图9是对于块长n＝648位下的1/2编码率的示例性奇偶检验矩阵的示意图。
图10是对于块长n＝648位下的2/3编码率的示例性奇偶检验矩阵的示意图。
图11是对于块长n＝648位下的3/4编码率的示例性奇偶检验矩阵的示意图。
图12是数字传送系统中的LDPC编码方法的示例性实施例的流程图。
具体实施方式
这里公开的是低密度奇偶检验(LDPC)编码系统和方法的各实施例。一种系统实施例包括接收数据信号、通过使用LDPC编码对其进行编码并通过缩短尾端符号减少解码等待时间的处理器。可以在诸如PHY层处理器但不限于PHY层处理器的任何类型的处理器中完成编码，该处理器包括但不限于数字信号处理器(DSP)、微处理器(MCU)、通用处理器、专用集成电路(ASIC)等。称为IEEE 802.11n(“802.11n提议”)的新标准正在被提出，该标准是5GHz下的802.11a标准的高数据速率扩展。注意，当前，802.11n提议仅是提议，还不是完全定义的标准。其它可适用的标准包括蓝牙、xDSL、802.11的其它部分等。
802.11针对无线局域网(WLAN)，并且特别规定MAC和PHY层。这些层意图在于紧密地与基于OSI的ISO基本参考模型的系统的两个最低层即数字链路层和物理层相对应。图1表示由国际标准化组织(ISO)开发的开放系统互连(OSI)分层模型100的图形表示，用于说明通信网络中的各层之间的信息交换。OSI分层模型100对于将各层的技术功能分开是特别有用的，并由此在不对相邻各层的功能造成有害影响的条件下促进给定层的修改或更新。
在最下面的层上，OSI模型100具有负责将数据编码和解码成通过特定的介质传送的信号的物理层或PHY层102。在PHY层102之上，限定用于在与PHY层102和网络层106执行适当的接口连接的同时在网络上提供可靠的数据传送的数据链路层104。网络层106负责在网络中的节点之间发送数据，并用于起动、维持和终止与节点连接的用户之间的通信链路。传输层108负责在特定的服务质量水平内执行数据传输。话路层110一般涉及控制什么时候用户能够传送和接收数据。表示层112负责翻译、转换、压缩和解压缩要通过介质传送的数据。最后，应用层114向用户提供用于访问网络并与网络连接的适当的接口。
该OSI模型100可用于例如图2所示的两个站点120、130之间的传送。示出提供LDPC编码并在一个实施例中被配置为无线自组织网络(IBSS)的通信系统125的实施例。IBSS是诸如相互通信的站点120、130的一组802.11站点。在一些实施例中，站点120、130分别包括编码器140、160和解码器150、170，以执行LDPC编码和解码。可选择地，站点120、130可仅包括编码器140、160或解码器150、170。通信系统125的站点120、130可包括用于在站点120、130之间传送和接收数据流的收发器，并且可包括用于接收和/或传送的多个天线。站点120、130可包括两个客户站点或一个客户站点和一个AP。站点120、130不必具有相同数量的天线。站点120、130可作为非限制性例子通过使用时分多路存取(TDMA)协议或载波侦听多点接入/冲突避免(CSMA/CA)协议或相同和/或其它协议的组合进行传送。虽然在本例子中仅设置两个站点，但是，LDPC编码的公开原理也适用于具有更多的装置的更大的网络。用于LDPC编码的方法和系统的某些实施例还可表现为基本服务集(BSS)。BSS是具有中央访问点(AP)的一组802.11站点。AP可以是用于BSS中的多个站点的中央访问点。
在一些实施例中，各站点120、130包括被配置为除了执行LDPC编码以外还实现通信操作的PHY信号处理器。通信操作可以在编码器/解码器中共址或与编码器/解码器通信。即，各PHY信号处理器单独地或通过与其它逻辑或部件组合实现各实施例的功能。可以在无线电或其它通信装置中体现LDPC编码系统和方法的功能。这种通信装置可包括许多无线通信装置，包括计算机(桌上型、便携式、膝上型等)、消费电子装置(例如，多媒体播放器)、兼容的电信装置、个人数字助理(PDA)或任何其它类型的网络装置，诸如打印机、传真机、扫描仪、网络集线器、开关、路由器、机顶盒、具有通信能力的电视机等。
可以在硬件、软件、固件或它们的组合中实现本公开的实施例。在示例性实施例中，可以在被存储在存储器中并且通过适当的指令执行系统执行的软件或固件中实现用于在数字传送系统中进行LDPC编码的方法。如果如在可选择的实施例中那样在硬件中被实现，那么可以用在现有技术中公知的以下技术的任一种或组合实现用于在数字传送系统中进行LDPC编码的方法：具有用于基于数据信号实现逻辑功能的逻辑门的离散逻辑电路、具有适当的组合逻辑门的专用集成电路(ASIC)、可编程门阵列(PGA)、场可编程门阵列(FPGA)等。
可以在任何计算机可读介质中体现可包括用于实现逻辑功能的可执行指令的有序列表的LDPC编码程序，该计算机可读介质供诸如基于计算机的系统、包含处理器的系统的指令执行系统、设备或装置或可从指令执行系统、设备或装置取得指令并执行这些指令的其它系统使用或与其相关。另外，本公开的范围包括在硬件或软件配置的介质中体现的逻辑中体现本公开的示例性实施例的功能。
如图3提供的那样，示出示例性PHY层102的框图。PHY层102包括物理层会聚程序(PLCP)200和物理介质相关(PMD)202子层。PHY层处理器可被配置为执行这里说明的示例性实施例的功能。
如图4提供的那样，示出示例性PPDU层204的框图。PPDU层204除了包括由MAC层利用的帧字段以外还包括以下字段：同步300、帧起始定界符302、信号304、服务306、长度308、帧检验序列310和物理层服务数据单元312(PSDU)。同步字段300可包括警告接收器存在可接收信号的交替的0s和1s。接收器可在检测到同步字段300之后开始与输入信号同步。帧起始定界符字段302可以为1111001110100000，并且可限定帧的开始。信号字段304可识别802.11帧的数据速率，使得其二进制值等于除以100Kbps的数据速率。例如，字段304可包含用于1Mbps的00001010的值和用于2Mbps的00010100的值等。但是，可以在为1Mbps的最低速率下发送PLCP200。这可保证接收器最初使用可随不同的数据速率改变的正确的解调机制。
服务字段306可被设为00000000，并且，802.11标准保留它以备将来之用。长度字段308可代表传送PPDU 204的内容所花费的微秒数，并且，接收器可使用该信息以确定帧的结束。为了检测物理层报头中的可能的错误，该标准限定用于包含16位循环冗余校验(CRC)结果的帧检验序列字段310。MAC层也可在PPDU 204内容上执行错误检测功能。PSDU字段312可代表PPDU的内容(即，正被发送的实际的802.11帧)。
当数据帧正被传送时，PPDU 204以及具体地PSDU字段312可包含基本分组数据单元。“有效载荷”是分组将携带的、单位为字节的数据尺寸。根据对于传送选择的调制和编码速率，可改变需要将被装入(pack into)正交频分复用(OFDM)帧尺寸中的编码数据的量。
在传送之前，在数据链路104中实现的媒体访问控制器(MAC)发信号给PHY 102以限定有效载荷字节量和用于传送的期望的调制、编码和速率参数。然后，通过PHY处理器执行PPDU编码算法，以确定用于指定的PPDU传送的实际分组构造参数。用可对于各个分组不同的代码字和OFDM符号结构独立地对各分组进行构建、传送、接收和解码。
这里公开的实施例可防止由于符号擦除，即，不利的信道条件上的一个或更多个调制符号的损失而导致的错误。代码字位被映射到频域调制符号，并且可通过使用宽带信道上的一组正交子载波(OFDM)被发送。在示例性实施例中，各载波可被模型化为单独的信道，并且不同的载波可具有不同的信道特性。因此，不同的子载波上的调制符号会经受不同的信道条件。由于宽带信道上的频率选择性质，因此，一些载波会较弱(不利)而其它的载波会较强(有利)。
由于信道的时间变化性质，不可能预先识别较弱的载波。但是，这里公开的LDPC代码已经被设计为补偿这种弱载波的随机存在和识别，这会导致调制符号的完全擦除。只要被擦除(较弱)的子载波与数据子载波的总数的比小于(1-R)，这里R是编码率，那么，即使当一组OFDM数据子载波的一部分被信道完全擦除时，这里公开的LDPC编码方法和系统也产生可靠的传送。
信道的例子包括退化信道、平衰落(flat-fading)信道和加性高斯白噪声信道。退化信道擦除比代码可恢复的多的符号。例如，如果多于四分之一的信道被擦除，那么对于解码器来说速率-3/4代码作为速率-R＞1代码出现。在这种情况下，解码器不能例如仅基于关于少于486位的信息而可靠地恢复486位。平衰落信道是数据子载波的相对增益在频域中为常数但未必在时域中为常数的信道。换句话说，所有子载波的强度是类似的。有时它们均较弱，有时它们均较强。加性高斯白噪声信道是数据子载波的相对增益在时间和频率上始终为常数的信道，并且，加性接收器噪声可在数据子载波上被模型化为高斯随机过程的独立和同样分布的采样。
可以在用于传送的PHY层102中对数据信号进行编码。低密度奇偶检验编码(LDPCC)是用于对数据信号进行编码的具有长的块长的块码。LDPCC借助于长的块长和代码结构得到性能优点，这允许软迭代解码以帮助解码判决会聚。随着块长和执行的解码迭代的数量的增加，可改善错误率性能。
由于LDPCC块尺寸一般比OFDM符号位承载能力大，因此可以在给定的短帧间(SIF)等待时间内在传送结束时将编码数据的多个符号解码。这导致在结束接收传送中的最后的OFDM符号之后解码器加速其解码速度。如果在结束传送解码期间解码器以更高的峰值速度操作，那么它可具有更高的并行性(更高的复杂性)。PPDU编码算法(有时也被称为代码字级联(concatenation)算法)可使峰值最小化以使解码器的速度要求平均化。这导致解码器硬件的实际上有效使用和最小的复杂性。
公开的LDPC编码(或级联)算法包括代码块尺寸适合和代码字缩短的过程，以确保可相对于整个分组传送时段的平均速度使传送解码速度增加的结束最小化。为了用LDPC代码实现更高的性能，可迭代解码过程。LDPC代码是基于解码器使用的过程的表现。解码器可对于多次迭代执行该过程。一般地，为了实现这些代码提供的性能，可以执行几次解码迭代(例如，十次或十二次)。解码器被设计为使得可以支持大量的迭代。迭代的次数是可被加入算法中并被调整以控制解码器在给定量的时间内执行的工作量的变量。
由于用缩短的分组解码等待时间处理最多次数的解码迭代所需要的并行性的量和大的代码块尺寸，因此LDPCC解码器具有高的逻辑复杂性。常规的实现可包括单一代码块尺寸。用根据需要添加的补零位或零填充位对PSDU进行编码，使得可以传送整数个代码块和整数个OFDM符号。通过LDPC代码(至少2k位)所需要的相对大的块尺寸，特别是对于较短的分组(例如，小于2千字节)，因为补零导致的有效速率损失可相当大。例如，根据传送模式1千字节块可使有效速率经受20％或更多的损失，从而对于吞吐量性能造成负面影响。如果可减少所需要的最大次数的解码迭代，那么可减少解码等待时间并由此降低复杂性。
块代码可被构造成使得与固定数量的奇偶位组合的固定数量的信息位是系统的，以形成代码块。代码的速率只是除以总块尺寸的信息位的数量。如果在该块中的每个信息位中存在更多的奇偶位，那么该代码是更强的。代码的速率由相对于奇偶位的数量存在多少信息位来确定。对于给定的代码速率，代码一般是固定块尺寸。
图5提供包括数据块402和奇偶校验块404的、在3个64QAMOFDM符号中传送的全LDPC代码块400的框图。在该非限制性例子中，整个块400长为1944位，其中，数据块402包括1458个数据位，奇偶校验块404包括486位。本公开说明例如作为卷积代码的替代的可以作为高性能错误检验和纠正(ECC)技术在高吞吐量(HT)系统中使用的LDPCC。在图6的表500中说明示例性编码率、信息块长度和代码字块长。
对于三个可用的代码字块长度中的每一个，公开的LDPCC支持速率-1/2、速率-2/3、速率-3/4和速率-5/6编码。LDPCC编码器是系统的。即，通过添加获得的n-k奇偶位，使得H·CT＝0(这里H是(n-k)×n奇偶检验矩阵)，它将尺寸为k的信息块I(i0、i1、...、i(k-1))编码成尺寸为n的代码字c，c＝(i0、i1、...、i(k-1)、p0、p1、...、p(n-k-1))。
奇偶检验矩阵中的每一个可被分成尺寸Z×Z的正方形子块(子矩阵)。这些子矩阵是单位矩阵的循环置换，或者它们是零矩阵。通过循环地将各列向右偏移i个元素，从Z×Z单位矩阵获得循环置换矩阵Pi。矩阵P0是Z×Z单位矩阵。图7示出循环置换矩阵Pi的例子(对于8×8的子块尺寸)，这里，在本例子中，i＝0、1、5。
图8表示示例性PPDU编码参数的表格。该表格对于给定的可用位的数量Navbits提供整数LDPCC代码字的数量NCW和LDPC代码字长度LLDCP。在示例性实施例中，如果Navbits小于或等于648，那么NCW是1且LLDCP为1296或648。如果Navbits在648和1296之间，那么NCW为1且LLDCP为1944或1296。如果Navbits在1296和1944之间，那么NCW为1且LLDCP为1944。如果Navbits在1944和2592之间，那么NCW为2且LLDCP为1944或1296。如果Navbits大于2592，那么NCW为ceil(Npld/(1944×R))，这里，ceil(Npld/(1944×R))是大于或等于Npld/(1944×R)的最小的整数值，并且LLDCP为1944，这里，Npld是PSDU和SERVICE字段中的位的数量。
图9显示块长n＝648位下的编码率3/4的奇偶检验矩阵的示例性实施例。该表的空白输入表示零(零值)子矩阵。矩阵中的列可以在不改变代码的情况下以任意的次序出现。在保持各单独的列的完整性的同时对列进行正移(shuffle)不影响编码操作的输出。图10以与图9所示的方式类似的方式显示块长n＝1296位下的编码率3/4的奇偶检验矩阵的矩阵原型。图11以与图9和图10所示的方式类似的方式显示块长n＝1944位下的编码率3/4的奇偶检验矩阵的矩阵原型。
如图12所提供的那样，在块2010～2070中依次执行LDPC编码的方法2000。在块2010中，确定图4的分组400的数据字段402可适合的OFDM符号的最小数量中的可用位的数量，这里，
Npld＝(length×8)+16
N avbits = N CBPS × ( 1 + U STBC ) × ceil ( N pld N CBPS × R × ( 1 + U STBC ) )
USTBC在使用空时分组码(STBC)时是1，否则为0，NCBPS是每个OFDM符号的编码位的数量，length是高吞吐量信号字段中的长度字段的值。在块2020中，通过使用图6中的表格500确定要传送的整数个LDPCC代码字NCW和要使用的代码字的长度LLDCP。在块2030中，确定在编码之前对于要补入Npld数据位的缩短位的数量，这里，
Nshrt＝(NCW×LLDCP×R)-Npld
缩短位可均布于所有的NCW代码字上，使得第一rem(Nshrt，NCW)代码字比剩余的代码字多缩短1位，这里，rem(Nshrt，NCW)表示Nshrt除以NCW时的余数。在与它们在奇偶校验矩阵中的位置相对应的代码字的系统部分中的数据位的右边，所有缩短位可被设为0。在块2035中，可对于在块2060中编码分布这些缩短位。
在块2040中，确定在编码之后要从代码字收缩的位的数量，这里，
Npunc＝max(0，(NCW×LLDCP)-Navbits-Nshrt)
如果((Npunc＞0.1×NCW×LLDCP×(1-R)))AND(NSHRT＜1.2×Npunc×R/(1-R))为真或者如果(Npunc＞0.3×NCW×LLDCP×(1-R))为真，那么Navbits加1并且通过下式重新计算Npunc：
Navbits＝Navbits+NCBPS×(1+USTBC)
Npunc＝max(0，(NCW×LLDCP)-Navbits-Nshrt)，这里，NCBPS是每个OFDM符号的编码位的数量。
在块2045中，收缩位(punctured bit)可均布于所有的NCW代码字上，使得第一rem(Npunc，NCW)代码字比剩余的代码字多收缩1位。这些收缩位可以为与它们在奇偶校验矩阵中的位置相对应的代码字的最右边的奇偶部分，并且可以在编码之后被舍弃。可通过等式NSYM＝Navbits/NCBPS计算在PPDU中要传送的OFDM符号的数量。
在块2050中，确定要重复的编码字的数量Nrep，这里，Nrep＝max(0，Navbits-NCW×LLDCP×(1-R)-Npld)。在块2055中，要重复的编码位的数量可均布于所有的NCW代码字上，使得第一rem(Nrep，NCW)代码字比剩余的代码字多包含一个重复位，这里，rem(Nshrt，NCW)表示Nshrt除以NCW时的余数。当出现收缩时，编码位不被重复。从最左边的系统数据位开始、如果必要的话继续贯穿奇偶位、与它们在奇偶检验矩阵中的位置相对应，每个代码字要重复的编码位应被复制(必要时被循环重复)。这些重复的位然后以它们的相同的次序在奇偶位之后被级联成代码字。
在块2060中，通过使用LDPCC编码器顺序并且通过使用来自图7～15的奇偶检验矩阵、在块2030中计算的每个代码字的缩短位的数量和在块2040和块2050中计算的每个代码字的收缩位或重复位，对数据进行编码。在块2065中，缩短位和收缩位可在块2060中编码之后被舍弃。在块2070中，聚集并然后用LDPC剖析器剖析所有的代码字。
从各编码代码字的系统部分的第i0位开始，以连续的方式输出从编码过程得到的LDPC缩短和收缩的代码字。将该编码的数据流剖析成空间流可遵从如对于心理声学编码(BCC)编码器所限定的剖析规则。
流程图中的任何过程说明或块应被理解为代表包括用于实现该过程中的特定逻辑功能或步骤的一个或更多个可执行指令的代码的模块、段或部分，并且，如本公开领域技术人员可以理解的那样，在本公开的示例性实施例的范围内包括替代性实现，在这些替代性实现中，根据所包含的功能，可以以与示出或讨论的次序不同的次序执行各功能，这些次序包括基本上同时或相反的次序。
缩短包括通过将大量的信息位固定到不被传送的例如为“0”的已知位值作为例子通过使用(k到n)详尽手册将大尺寸消息编码成更小尺寸的消息。这些位可被称为缩短位。以这种方式有效降低代码的速率。这些缩短位被编码器和解码器获知，因此解码器在信息中的一些没有被传送的情况下已完全获知它，从而导致更加有效的编码。这实质是将信息位预定为已知的值并然后不传送这些位。在接收侧，解码器只填充它获知的那些位。这里公开的缩短算法可适用于任何有效载荷数据尺寸。
作为非限制性例子，对于作为基码的(n，k)＝(8，4)系统代码，四个消息位(m1，m2，m3，m4)被编码成八个代码字位(m1，m2，m3，m4，p1，p2，p3，p4)，这里，p1，p2，p3，p4是奇偶位并且是消息位(m1，m2，m3，m4)的函数。如果基码被应用于六位消息(m1，m2，m3，m4，m5，m6)，那么前四个可被编码，从而产生(m1，m2，m3，m4，p1，p2，p3，p4)。为了对(m5，m6)编码，需要两个额外的位，因此，两个缩短位m7和m8被使用并且被设为零。因此，m5和m6被编码成(m5，m6，0，0，p5，p6，p7，p8)。但是，由于解码器符合缩短算法，因此两个零不被传送。在本例子中，需要两个代码字传送6个位-第一，8位的规则代码字；第二，6位的缩短代码字。
可选择的实施例包括将m4和m8设为零：(m1，m2，m3，p1，p2，p3，p4)和(m5，m6，m7，p5，p6，p7，p8)。在本实施例中，两个代码字被平衡。为了实现平衡的代码字，在执行缩短之后，可以执行收缩。可以从代码字的最右边的奇偶部分执行收缩。因此，在以上的例子中，如果从各代码字收缩一个位，那么p4和p8被收缩。现在，第一代码字是(m1，m2，m3，p1，p2，p3)，第二代码字是(m5，m6，m7，p6，p7)。
在示例性实施例中，假定要在各OFDM符号包括用速率-3/4LDPCC编码器编码的NCBPS＝208个编码位的非STBC方案中传送1500个数据位的PSDU。因此，有效载荷位的总数是Npld＝1500+16＝1516。为了建立编码，首先，Navbits被计算为Navbits＝(NCBPS)×ceil(Npld/(NCBPS×R))＝2080。由于Navbits比1944大且比2592小，因此，从图7，代码字的数量为NCW＝2。并且，由于Navbits比Npld+2916(1-R)＝2245小，因此代码字长度为NLDCP＝1296位。缩短位的数量被计算为Nshrt＝2×1296×(3/4)-1516＝428。这表示，将用428/2＝214个缩短位对两个代码字中的每一个进行编码。然后通过使用Npunc＝max(0，(NCW×LLDCP)-Navbits-Nshrt)计算收缩位的数量，这里，NCBPS是每个OFDM符号的编码位的数量，从而导致Npunc＝84。这表示两个代码字中的每一个将经受84/2＝42位的收缩。
因此，1516位的输入消息被分成两个758位的组。各组然后附加214个“零位”以产生1296位的消息字。然后通过使用1296位代码字对1296位消息中的每一个进行编码。缩短位(来自每一个的214个)被舍弃以产生两个1082位缩短的代码字。各代码字然后收缩42位以产生1040位最终代码字。要传送的OFDM符号的数量被计算为NSYM＝Navbits/NCBPS＝10。各代码字占用5个OFDM符号。
在没有每个OFDM符号的位数和整数个OFDM符号的限制的情况下，通过速率-3/4编码器对1516位进行编码会产生2022位。通过对于某范围的分组字节值添加最小冗余，该示例性实施例导致最小信道占用(OFDM符号)，额外冗余比每OFDM符号小六位。
在示例性实施例中，可以利用具有三个明显不同的块长的LDPC代码以在LDPC模式对分组中的数据进行编码。未必对于所有分组使用所有的三个块长。在一个实现中，648位代码字会是最短的块长。在一个实施例中，对于各块长可存在四个编码器速率。例如，对于速率-3/4编码，这里公开的数字传送系统中的LDPC编码的方法的示例性实施例可将486个数据位编码成648个编码位。在LDPC模式中，可通过使用该方法有效地对具有486个位或更少的位的数据突发进行编码。对于一些分组长度，也可对于分组结尾编码使用该方法。
应当强调，本公开的上述实施例仅是仅为了清楚地理解本公开的原理阐述的实现的可能的例子。在不明显背离本公开的精神和原理的情况下，可以对于公开的上述实施例进行许多变型和修改。所有这些修改和变型意图在于在这里包括在本公开的范围内并被以下的权利要求保护。

Claims (21)

1.一种方法，包括：
计算在分组的数据位可适合的多个正交频分复用(OFDM)代码字中可用位的数量；
计算要传送的低密度奇偶检验编码(LDPCC)代码字的整数和要使用的LDPCC代码字的长度；
计算在编码成LDPCC代码字之前要补入数据位的缩短位的数量；
通过使用每个LDPCC代码字的缩短位的数量对数据位进行编码；
计算在编码成LDPCC代码字之后要从LDPCC代码字收缩的数据位的数量；
通过使用每个LDPCC代码字收缩的数量对数据位进行重新编码；和
传送编码的LDPCC代码字。
2.根据权利要求1所述的方法，还包括计算要重复的编码位的数量。
3.根据权利要求1所述的方法，还包括向解码器传送方案，使得在不通过编码器传送信息位的情况下解码器获知信息位。
4.根据权利要求1所述的方法，其中，计算要从LDPCC代码字收缩的数据位的数量包括对于所有的LDPCC代码字计算缩短位的数量，使得两个LDPCC代码字之间的缩短位的数量的最大差是一个位。
5.根据权利要求4所述的方法，还包括通过使LDPCC代码字平衡来收缩LDPCC代码字，使得两个LDPCC代码字之间的缩短位的数量的最大差是一个位。
6.根据权利要求1所述的方法，其中，计算要传送的LDPCC代码字的整数包括将可用位的数量除以基码代码字长度并舍入到下一整数。
7.根据权利要求1所述的方法，其中，计算要补入数据位的缩短位的数量包括从LDPCC代码字的整数和基码代码字长度相乘的结果减去可用位的数量。
8.一种计算机可读存储介质，包括：
被配置为计算在分组的数据位可适合的多个正交频分复用(OFDM)符号中可用位的数量的逻辑；
被配置为计算要传送的低密度奇偶检验编码(LDPCC)代码字的整数和要使用的LDPCC代码字的长度的逻辑；
被配置为计算在编码成LDPCC代码字之前要补入数据位的缩短位的数量的逻辑；
被配置为通过使用每个LDPCC代码字的缩短位的数量对数据位进行编码的逻辑；
被配置为计算在编码成LDPCC代码字之后要从LDPCC代码字收缩的数据位的数量的逻辑；
被配置为通过使用每个LDPCC代码字的收缩位的数量对数据位进行重新编码的逻辑；和
被配置为传送编码的LDPCC代码字的逻辑。
9.根据权利要求8所述的计算机可读存储介质，还包括被配置为计算要重复的编码位的数量的逻辑。
10.根据权利要求8所述的计算机可读存储介质，还包括被配置为向解码器传送方案使得在不通过编码器传送信息位的情况下解码器获知信息位的逻辑。
11.根据权利要求8所述的计算机可读存储介质，其中，被配置为计算要从LDPCC代码字收缩的数据位的数量的逻辑包括被配置为对于所有的LDPCC代码字计算缩短位的数量使得两个LDPCC代码字之间的缩短位的数量的最大差是一个位的逻辑。
12.根据权利要求11所述的计算机可读存储介质，还包括被配置为通过使LDPCC代码字平衡来收缩LDPCC代码字使得两个LDPCC代码字之间的缩短位的数量的最大差是一个位的逻辑。
13.根据权利要求8所述的计算机可读存储介质，其中，被配置为计算要传送的LDPCC代码字的整数的逻辑包括被配置为将可用位的数量除以基码代码字长度的逻辑和被配置为舍入到下一整数的逻辑。
14.根据权利要求8所述的计算机可读存储介质，其中，被配置为计算要补入数据位的缩短位的数量的逻辑包括被配置为从LDPCC代码字的整数和基码代码字长度相乘的结果减去可用位的数量的逻辑。
15.一种系统，包括：
处理器，该处理器为配置为：
计算在分组的数据位可适合的多个正交频分复用(OFDM)代码字中可用位的数量；
计算要传送的低密度奇偶检验编码(LDPCC)代码字的整数和要使用的LDPCC代码字的长度；
计算在编码成LDPCC代码字之前要补入数据位的缩短位的数量；
通过使用每个LDPCC代码字的缩短位的数量对数据位进行编码；
计算在编码成LDPCC代码字之后要从所述代码字收缩的数据位的数量；
通过使用每个LDPCC代码字的收缩位的数量对数据位进行重新编码；和
实现编码的LDPCC代码字的传送。
16.根据权利要求15所述的系统，其中，处理器还被配置为计算要重复的编码位的数量。
17.根据权利要求15所述的系统，其中，处理器还被配置为向解码器传送方案使得在不通过编码器传送信息位的情况下解码器获知信息位。
18.根据权利要求15所述的系统，其中，被配置为计算要从LDPCC代码字收缩的数据位的数量的处理器包括被配置为对于所有的LDPCC代码字计算缩短位的数量使得两个LDPCC代码字之间的缩短位的数量的最大差是一个位的处理器。
19.根据权利要求18所述的系统，其中，处理器还被配置为通过使LDPCC代码字平衡来收缩LDPCC代码字使得两个LDPCC代码字之间的缩短位的数量的最大差是一个位。
20.根据权利要求15所述的系统，其中，被配置为计算要传送的LDPCC代码字的整数的处理器包括被配置为将可用位的数量除以基码代码字长度并被配置为舍入到下一整数的处理器。
21.根据权利要求15所述的系统，其中，被配置为计算要补入数据位的缩短位的数量的处理器包括被配置为从LDPCC代码字的整数和基码代码字长度相乘的结果减去可用位的数量的处理器。
CN200880012530A 2007-02-28 2008-02-19 用于ldpc编码的方法和系统 Pending CN101663822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/680,612 US7861134B2 (en) 2007-02-28 2007-02-28 Methods and systems for LDPC coding
US11/680,612 2007-02-28

Publications (1)

Publication Number Publication Date
CN101663822A true CN101663822A (zh) 2010-03-03

Family

ID=39715276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880012530A Pending CN101663822A (zh) 2007-02-28 2008-02-19 用于ldpc编码的方法和系统

Country Status (6)

Country Link
US (1) US7861134B2 (zh)
EP (1) EP2127091A4 (zh)
JP (1) JP2010520666A (zh)
KR (1) KR20090130176A (zh)
CN (1) CN101663822A (zh)
WO (1) WO2008106340A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122966A (zh) * 2011-04-15 2011-07-13 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
CN102684840A (zh) * 2012-05-29 2012-09-19 上海交通大学 低密度奇偶校验码的新型编码调制方法及装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373646B1 (ko) 2007-06-01 2014-03-14 삼성전자주식회사 Ｌｄｐｃ코딩된 데이터를 포함하는 ｏｆｄｍ 심볼을송수신하는 ｏｆｄｍ 송수신 장치와, 그 방법
KR100937430B1 (ko) 2008-01-25 2010-01-18 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
KR20090095432A (ko) * 2008-03-03 2009-09-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치
EP2099135B1 (en) * 2008-03-03 2018-02-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP5340286B2 (ja) * 2008-07-02 2013-11-13 パナソニック株式会社 消失訂正符号化装置及び消失訂正符号化方法
US8209590B2 (en) * 2008-11-05 2012-06-26 Broadcom Corporation Header encoding/decoding
US8443270B2 (en) * 2008-12-09 2013-05-14 Entropic Communications, Inc. Multiple input hardware reuse using LDPC codes
JP4898858B2 (ja) 2009-03-02 2012-03-21 パナソニック株式会社 符号化器、復号化器及び符号化方法
KR101587281B1 (ko) * 2009-03-12 2016-01-20 삼성전자주식회사 통신 시스템에서 제어 정보를 부호화하는 방법과 그 제어 정보를 송수신하는 방법 및 장치
US8516352B2 (en) * 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8516351B2 (en) * 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8375278B2 (en) * 2009-07-21 2013-02-12 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US9397699B2 (en) * 2009-07-21 2016-07-19 Ramot At Tel Aviv University Ltd. Compact decoding of punctured codes
US8290073B2 (en) * 2009-10-08 2012-10-16 Intel Corporation Device, system and method of communicating data over wireless communication symbols with check code
US9749090B2 (en) * 2010-09-16 2017-08-29 Qualcomm Incorporated System and method for transmitting a low density parity check signal
US8644282B2 (en) * 2010-09-16 2014-02-04 Qualcomm Incorporated System and method for transmitting a low density parity check signal
KR101222458B1 (ko) 2011-01-13 2013-01-15 고려대학교 산학협력단 무선 통신 시스템에서의 ｌｄｐｃ 부호화 및 복호화 방법 및 장치
US8971167B1 (en) * 2011-04-06 2015-03-03 Marvell International Ltd. Data encoding methods in a communication system
US8972834B2 (en) * 2012-08-28 2015-03-03 Hughes Network Systems, Llc System and method for communicating with low density parity check codes
US9281843B2 (en) * 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
CN105453550B (zh) 2013-08-01 2019-03-22 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
WO2015041482A1 (en) * 2013-09-18 2015-03-26 Samsung Electronics Co., Ltd. Transmitting apparatus and puncturing method thereof
KR102223056B1 (ko) * 2013-09-26 2021-03-05 삼성전자주식회사 송수신 장치 및 그의 신호 처리 방법
US9450616B2 (en) * 2013-12-11 2016-09-20 Nec Corporation Adaptive coded-modulation for intelligent optical transport networks
JP2015128290A (ja) * 2013-12-27 2015-07-09 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信装置、受信装置、送信方法および受信方法
WO2015098037A1 (ja) 2013-12-27 2015-07-02 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信装置、受信装置、送信方法および受信方法
CN104917536B (zh) 2014-03-11 2019-11-12 中兴通讯股份有限公司 一种支持低码率编码的方法及装置
JP6544620B2 (ja) * 2014-05-16 2019-07-17 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
JP6628124B2 (ja) * 2014-05-30 2020-01-08 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
US10348448B2 (en) * 2015-01-22 2019-07-09 Samsung Electronics Co., Ltd. Transmitter and repetition method thereof
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
KR20170075627A (ko) 2015-12-23 2017-07-03 삼성전자주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2017111559A1 (en) * 2015-12-23 2017-06-29 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in communication or broadcasting system
US20170288697A1 (en) * 2016-03-31 2017-10-05 Silicon Motion Inc. Ldpc shuffle decoder with initialization circuit comprising ordered set memory
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10340949B2 (en) 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
WO2018176003A1 (en) * 2017-03-23 2018-09-27 Intel Corporation Flexible information block size support for polar code
CN108631941B (zh) 2017-03-24 2021-02-23 华为技术有限公司 通信方法和装置
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
US10496478B1 (en) * 2018-05-24 2019-12-03 Micron Technology, Inc. Progressive length error control code
CN115811379A (zh) * 2021-09-15 2023-03-17 华为技术有限公司 编码方法、译码方法以及相关装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
US7668224B2 (en) * 2005-08-16 2010-02-23 Texas Instruments Incorporated Encoding for digital communications in a multiple-input, multiple-output environment
US7584406B2 (en) * 2005-12-20 2009-09-01 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122966A (zh) * 2011-04-15 2011-07-13 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
CN102122966B (zh) * 2011-04-15 2012-11-14 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
CN102684840A (zh) * 2012-05-29 2012-09-19 上海交通大学 低密度奇偶校验码的新型编码调制方法及装置
CN102684840B (zh) * 2012-05-29 2014-12-24 上海交通大学 低密度奇偶校验码的新型编码调制方法及装置

Also Published As

Publication number Publication date
KR20090130176A (ko) 2009-12-18
WO2008106340A1 (en) 2008-09-04
EP2127091A4 (en) 2010-06-09
US20080204286A1 (en) 2008-08-28
JP2010520666A (ja) 2010-06-10
US7861134B2 (en) 2010-12-28
EP2127091A1 (en) 2009-12-02

Similar Documents

Publication Publication Date Title
CN101663822A (zh) 用于ldpc编码的方法和系统
US10425258B2 (en) Method and apparatus for transmitting and receiving data in a communication system
US8615023B2 (en) Apparatus and method for transmitting/receiving data in communication system
US7664008B2 (en) Apparatus, method and computer program product providing low-density parity-check block length selection
US7584406B2 (en) LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets
US7987410B2 (en) Systems and methods for decreasing latency in a digital transmission system
US20210135807A1 (en) Transmitter and method for transmitting data block in wireless communication system
US20120263156A1 (en) Method and apparatus for generating various transmission modes for wlan systems
EP1656737B1 (en) Method and apparatus for varying lengths of low density parity check codewords
US20070180349A1 (en) Techniques for uequal error protection for layered protection applications
US11140745B2 (en) WLAN trigger frame padding for meeting minimum processing time requirement of receiver
EP4109802B1 (en) Data transmission method and related apparatus
US20200344006A1 (en) Hybrid automatic repeat request (harq) technique based on receiver processing capability
US20050111345A1 (en) Forward error correction coding in communication networks
US20140233483A1 (en) Method and device for transmitting frame
US20070180344A1 (en) Techniques for low density parity check for forward error correction in high-data rate transmission
US20230344586A1 (en) Ppdu transmission method and related apparatus
WO2024192945A1 (en) Methods, systems, and apparatus for rateless polar coding and incremental redundancy
JP2021044826A (ja) Ｌｄｐｃ符号の符号化および復号化のための方法およびシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL VENTURES NO.1 CO., LTD.

Free format text: FORMER OWNER: CONEXANT SYSTEMS INC.

Effective date: 20120305

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120305

Address after: Delaware

Applicant after: Spyder Navigations L. L. C.

Address before: American Delaware

Applicant before: Conexant Systems Inc.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100303