CN101655922A - 无源超高频射频识别芯片反向散射链路频率生成电路及方法 - Google Patents
无源超高频射频识别芯片反向散射链路频率生成电路及方法 Download PDFInfo
- Publication number
- CN101655922A CN101655922A CN200910023885A CN200910023885A CN101655922A CN 101655922 A CN101655922 A CN 101655922A CN 200910023885 A CN200910023885 A CN 200910023885A CN 200910023885 A CN200910023885 A CN 200910023885A CN 101655922 A CN101655922 A CN 101655922A
- Authority
- CN
- China
- Prior art keywords
- input end
- register
- integral device
- output terminal
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种无源超高频射频识别芯片反向散射链路频率生成电路及方法,主要解决现有电路功耗较大以及需要进行频率校准的问题。本发明通过检测输入的PIE信号,控制第一积分器和第二积分器在规定的时间内积分,并将积分结果通过比较器进行比较;在命令开始之后的第二个下降沿时控制第三积分器开始积分;在命令开始之后的第三个下降沿时控制第三积分器停止积分,如果此时寄存器保存的数据为0,则将比较器的输出写入寄存器;通过第三积分器的输出电压和寄存器保存的数据控制弛张振荡器,即可得到读写器要求的反向散射链路频率。本发明具有功耗低以及无需进行频率校准的优点,可用于无源超高频射频识别芯片反向散射链路频率生成电路。
Description
技术领域
本发明属于电子电路技术领域,涉及无源超高频射频识别(UHF RFID)芯片反向散射链路频率(BLF)生成电路及方法,可用于无源超高频射频识别芯片的反向散射链路频率生成。
背景技术
射频识别(RFID)包括将唯一的识别信息存储到IC芯片中,以及使用射频识别、追踪或者管理附着于此IC芯片的物体的技术。RFID系统基本结构包括RFID标签,用于存储唯一的识别信息;以及RFID读取器,用于读取或写入存储于标签的信息。
图1是现有的RFID系统的基本结构,其中读写器按照一定的编码方式发送包含命令的激励信号,标签从激励信号中获取能量并解码来自读写器的信息,同时根据解码结果对读写器命令做出响应,以反向散射的方式将信号传递给读写器。读写器接收并解码标签的反向散射信号,从而完成和芯片的一次通信。
在ISO/IEC18000-6C标准中对读写器发送命令的编码方式以及标签的响应方式都做了详细的规定。读写器R=>标签T链路应采用PIE编码方式。Tari为读写器对标签发信的基准时间间隔,其值即为数据0的持续时间。读写器应以前同步码或帧同步开始所有R=>T通信。前同步码应先于Query命令,表明盘存周期的开始。其它命令则以帧同步开始。
图2示出了ISO/IEC18000-6C标准中规定的PIE编码,其中数据0和数据1由不同长度的高电平和一定长度的低电平PW构成。数据0的长度为Tari,数据1的长度介于1.5Tari与2Tari之间。Tari的长度介于6.5us与25us之间,该长度与读写器的具体实现有关。
图3示出了ISO/IEC18000-6C标准中规定的前同步码和帧同步。其中,图(a)为前同步码,由固定长度的起始分界符(delimiter)、数据0(Tari)、R=>T校准符(RTcal)和T=>R校准符(TRcal)组成;图(b)为帧同步,由固定长度的起始分界符(delimiter)、数据0(Tari)和R=>T校准符(RTcal)组成。读写器利用启动盘存周期的Query命令的前同步码中的TRcal和有效载荷中的分频率(DR)来规定标签的反向散射链路频率。公式(1)规定了反向散射链路频率(BLF)、TRcal和DR之间的关系。标签测定TRcal的长度,计算BLF,并将其T=>R链路速率调节至等于BLF。
目前,公知的无源UHF RFID芯片基本结构由模拟前端电路、数字基带电路、存储器构成。图4是传统的无源UHF RFID芯片基本结构。
参照图4,传统的无源UHF RFID芯片由模拟前端电路410、数字基带电路420、存储器430构成。电荷泵411将从标签天线401处获得的能量进行转换,通过电源管理模块413提供给其它电路。同时,时钟产生电路415生成1.92M或1.28M频率的时钟LF,提供给数字基带电路420。解调电路413将读写器发射的PIE信号PIE_SIG从标签天线401获得的高频载波中解调出来,并提供给数字基带电路420进行判断。计数器423通过LF对PIE_SIG进行计数,并通过数字比较器424判断数据。由于数据0和数据1长度不同,利用时钟LF对其计数产生的计数值不同,数字比较器根据计数值的不同来还原数据。同时,根据计数器423对PIE_SIG信号的计数值,数字比较器424判断命令中有无TRcal。如果命令中含有TRcal,反相散射时钟判断电路422根据计数值来判断TRcal的长度,并根据TRcal的长度以及DR的值对LF分频,得到读写器要求的BLF。
这种方法存在的问题是:
1)采取时钟对PIE编码信号计数会导致芯片功耗增加,降低芯片的读写距离;
2)在芯片中时钟电路415产生的时钟频率与制造工艺以及芯片工作环境有关,不同批次的芯片在不同的工作环境下产生的时钟频率会有不同。这会导致不同芯片或同一芯片在不同工作环境下对于同一TRcal计数得到的计数值不同,由此判断得到的BLF会有不同。这需要在读写器与芯片的通信开始时利用delimiter对时钟电路进行频率校准,会降低芯片的读写速率;
3)由于ISO/IEC18000-6C标准中规定的DR值为8或64/3,因此,LF并不总是BLF的整数倍,通过对LF进行分频得到的频率与BLF并不完全一致。而且,由于利用数字基带电路对时钟进行任意分频比较复杂,通常的UHF RFID芯片中仅对LF进行整数分频,数字基带电路根据时钟对TRcal的计数值和DR的值,通过复杂的修正方案,来选择符合ISO/IEC18000-6C标准要求的频率值作为BLF。这样一方面导致数字基带电路设计复杂度增加,增大了芯片功耗,降低了芯片的读写距离;另一方面导致芯片选择的频率值有可能超出了BLF的容限,造成读写器无法正常识别芯片。
发明内容
本发明的目的在于克服上述已有技术的不足,提出了一种无源超高频射频识别芯片反向散射链路频率生成电路及方法,以降低芯片功耗,提高芯片读取速率以及读写距离,增强芯片对制造工艺以及不同环境的适应能力。
为实现上述目的,本发明的无源超高频射频识别芯片反向散射链路频率生成电路包括:弛张振荡器,其中弛张振荡器的输入端连接有第三积分器和寄存器;寄存器的第二输入端连接有比较器;比较器的输入端连接有第一积分器和第二积分器;第一积分器的输入端并联连接有模拟解码控制电路和反相器;第三积分器的输入端与模拟解码控制电路的输出端相连;
所述的弛张振荡器的第一输入端与第三积分器的输出端相连,弛张振荡器的第二输入端与寄存器的输出端相连;
所述的第一积分器的第一输入端、反相器的输入端和模拟解码控制电路的输入端并联连接到输入的PIE信号;
所述的反相器的输出端与第一积分器的第二输入端相连。
所述的模拟解码控制电路的第一输出端与第二积分器的输入端相连;模拟解码控制电路的第二输出端与寄存器的第一输入端相连;模拟解码控制电路的第三输出端与第三积分器的输入端相连;
所述的比较器的同相输入端和第一积分器的输出端相连;比较器的反相输入端和第二积分器的输出端相连;比较器的的输出端和寄存器的第二输入端相连。
为实现上述目的,本发明的反向散射链路频率生成方法包括如下步骤:
1)检测PIE编码信号;
2)检测到起始分界符delimiter之后的第一个上升沿,产生控制逻辑,控制第一积分器开始积分;用PIE信号控制第二积分器在PIE信号的高电平期间进行积分;
3)检测到起始分界符delimiter之后的第一个下降沿,产生控制逻辑,控制第一积分器停止积分,同时生成与命令基准长度Tari的高电平长度相关的电压作为比较电压;
4)检测到起始分界符delimiter之后的第二个下降沿,产生控制逻辑,控制第三积分器开始积分;
5)检测到起始分界符delimiter之后的第三个下降沿,产生控制逻辑,控制第三积分器停止积分;同时,利用模拟解码控制电路检测寄存器所保存的值,如果寄存器保存的数据为1,则不对寄存器执行任何操作;如果寄存器保存的数据为0,则利用控制逻辑将比较器的输出结果写入寄存器;
6)利用步骤5)中的寄存器保存的数据以及第三积分器的输出电压控制弛张振荡器,设置弛张振荡器的电流源电流I1与第三积分器的电流源电流I2满足:
I1=2×DR×I2,
其中,DR为读写器发送的Query命令中的有效载荷中的分频率;
设置弛张振荡器中的充放电电容C1与第三积分器的充电电容C2满足:
C1=C2,
则在弛张振荡器的输出端即可得到读写器要求的反向散射链路频率。
本发明由于采用利用模拟解码控制电路检测PIE信号产生控制逻辑,控制积分器产生比较电压来判断TRcal,因而产生BLF时无需高频时钟LF对PIE信号进行计数,降低了电路的功耗,增加了芯片的工作距离;而且根据此电路产生的反向散射链路频率与芯片制造工艺以及芯片的工作环境无关,并且完全符合ISO/IEC18000-6C标准,无需根据delimiter对时钟进行校准,提高了芯片的读取速率,增强了芯片对不同工作环境的适应能力。
附图说明
图1是现有RFID系统的基本结构图;
图2是ISO/IEC18000-6C标准中规定的PIE编码图;
图3是ISO/IEC18000-6C标准中规定的前同步码和帧同步图;
图4是现有的UHF RFID芯片的整体结构图;
图5是本发明应用的无源UHF RFID芯片整体结构图;
图6是本发明的反向散射链路频率生成电路的结构图;
图7是图6中模拟解码控制电路产生的模拟解码控制逻辑示意图;
图8是图6中第三积分器的结构图;
图9是图6中弛张振荡器的结构图;
图10是本发明的无源超高频射频识别芯片反向散射链路频率生成方法流程图。
具体实施方式
参照图5,本发明应用的无源UHF RFID芯片结构包括:模拟前端电路510、数字基带电路520和存储器530。其中,模拟前端电路510用于产生芯片工作电源以及反向散射时钟频率BLF,并将读写器发送的命令从高频载波中解调出来,同时根据数字基带电路520的控制来改变芯片阻抗;数字基带电路520,用于分析模拟前端电路510解调出来的数据并执行相应的操作;存储器530,用于存储信息或由数字基带电路520写入信息。其中:
所述的模拟前端电路510包括:电荷泵电路511、电源管理电路512、解调电路513、调制电路514、反相散射链路频率生成电路515和时钟电路516,该电荷泵电路511与天线501相连;电源管理电路512的输入端与电荷泵电路511的输出端相连,电源管理电路512的输出端与芯片其它所有电路相连;解调电路513的输入端与天线501相连,解调电路513的输出端和反向散射链路频率生成电路515的输入端以及计数器522的输入端相连。电荷泵电路511从天线所接收的来自读写器发射的高频载波中获取能量,并通过电源管理电路512为芯片其它电路提供电源;时钟电路516利用电源管理电路提供的电源产生时钟信号,提供给计数器522;同时,解调电路513从天线501接收的高频载波中将读写器发送的命令解调出来,并将解调出的PIE信号传递给反向散射链路频率生成电路515和计数器522;反向散射链路频率生成电路515判断解调电路513所解调出的信号中是否含有TRcal,如果判断含有TRcal,则生成读写器要求的反向散射链路频率BLF,提供给逻辑控制单元521。
所述的数字基带电路520,包括逻辑控制单元521、计数器522和数字比较器523。该计数器522的第二输入端G2和解调电路513的输出端相连,计数器522的第一输入端G1和时钟电路516的输出端相连,计数器522的输出端和数字比较器523的输入端相连;该逻辑控制单元521的第一输入端H1和数字比较器523的输出端相连,该逻辑控制单元521的第二输入端H2和反向散射链路频率生成电路515的输出端相连,该逻辑控制单元521的输出端和调制电路514的输入端相连。计数器522在时钟电路516产生的时钟信号的控制下,对解调电路513解调出的信号进行计数,并将计数结果通过数字比较器523进行判断,完成对解调电路所解调出的信号的解码;逻辑控制单元521根据数字比较器523的解码结果来判断读写器所发送的命令,并根据命令执行相应的操作,包括存储器530的读写以及反向散射信号的编码等。如果逻辑控制单元521判定需要返回信息给读写器,则在BLF的控制下,对需要返回的信号进行编码,产生反向散射编码信号,来控制调制电路514,通过改变芯片的阻抗来改变天线返回至读写器的信息,从而完成和读写器的一次通信。
所述的存储器530,采用可读写的EEPROM或者MTP。
参照图6,本发明的无源超高频射频识别芯片反向散射链路频率生成电路515包括:弛张振荡器615、第一积分器610、第二积分器611、第三积分器612、比较器613、反相器614、寄存器616和模拟解码控制电路617。其中:第一积分器610的第一输入端A1、反相器614的输入端和模拟解码控制电路617的输入端均连接到输入的PIE信号;反相器614的输出端与第一积分器610的第二输入端A2相连;模拟解码控制电路617的第一输出端E1与第二积分器611的输入端相连;模拟解码控制电路617的第二输出端E2与寄存器616的第一输入端F1相连;模拟解码控制电路617的第三输出端E3与第三积分器612的输入端相连;比较器613的反相输入端和第二积分器611的输出端相连,比较器613的同相输入端和第一积分器610的输出端相连;比较器613的输出端和寄存器616的第二输入端F2相连;弛张振荡器615的第一输入端D1和第三积分器612的输出端相连,弛张振荡器615的第二输入端D2和寄存器616的输出端相连。第三积分器612,其结构如图8所示,它由电流源801、开关管803和电容802依次串联连接构成。弛张振荡器615,其结构如图9所示,它由电流源913、第一充放电回路911、第二充放电回路912、第一电容914、第二电容915、开关管916、第一比较器921、第二比较器922和RS触发器930构成。如果电流源913的电流为I1,第一电容914和第二电容915的大小均为C1,第一比较器921的反相输入端和第二比较器922的反相输入端D1的电压为Vref3,则该结构产生的时钟频率f满足:
模拟解码控制电路617检测输入的PIE信号,产生控制逻辑控制第二积分器611和第三积分器612在设定的时间内积分;同时输入的PIE信号通过反相器614控制第一积分器610在PIE信号的高电平内积分,在PIE信号的低电平时复位;在delimiter之后的第三个下降沿,比较器613将第一积分器610和第二积分器611的输出进行比较,同时检测寄存器616保存的数据;如果寄存器616保存的数据为1,则不对其执行任何操作;如果寄存器616保存的数据为0,则将比较器613的比较结果写入寄存器616;通过寄存器616保存的数据和第三积分器612输出的电压的控制,在弛张振荡器的输出端Q即可得到读写器要求的反向散射链路频率。
图7示出了图6中的模拟解码控制单元617的控制逻辑,该逻辑如下:
时刻701,检测到下降沿,将所有电路复位;
时刻702,检测到第一个上升沿,控制第二积分器611开始工作;
时刻703,控制第二积分器611停止工作;
时刻704,控制第三积分器612开始工作;
时刻706,控制第三积分器612停止工作;如果寄存器616的保存的数据为1,则不执行其它操作;如果寄存器616保存的数据为0,则将比较器613的输出结果写入寄存器616;
时刻708,命令结束,将寄存器616复位。
在ISO/IEC18000-6C标准中,对图2以及图3中所示的命令中的各部分的长度关系做了详细的规定,它们满足以下公式所列出的关系:
Tari=data_0 (3)
1.5Tari≤data_1≤2.0Tari (4)
2.5Tari≤RTcal≤3.0Tari (5)
1.1RTcal≤TRcal≤3RTcal (6)
其中,Tari、data_1、data_0、TRcal、RTcal、PW分别代表命令中对应部分的长度。
在ISO/IEC18000-6C标准中规定的PW的长度与Tari长度的关系为:
Max(0.265Tari,2)≤PW≤0.525Tari (7)。
根据公式(3)-(7),可以得到命令的各个部分之间的高电平长度满足公式(8)和公式(9)所示的关系。其中,Tari-PW、data_1-PW、TRcal-PW分别代表数据0、数据1和TRcal的高电平长度。
即
参照图10,本发明的无源超高频射频识别芯片反向散射链路频率生成方法,包括如下步骤:
步骤1,检测PIE编码信号。
利用组合逻辑检测PIE编码信号,如果检测到下降沿,则判定检测到delimiter,命令开始,同时将所有电路复位。
步骤2,控制第一积分器和第二积分器积分。
利用组合逻辑电路检测PIE信号,如果检测到上升沿,并且判定该上升沿为delimiter之后的第一个上升沿,则产生使能信号,连接到第一积分器的使能端,控制第一积分器开始积分;
将PIE信号直接连接到第二积分器的使能端,在PIE信号的高电平期间,控制第二积分器进行积分。
步骤3,控制第一积分器停止积分。
利用组合逻辑电路检测PIE信号,如果检测到下降沿,并且判定该下降沿为delimiter之后的第一个下降沿,则将使能信号取反,控制第一积分器停止积分,同时产生比较电压Vref;此时第二积分器的输出端的电压为Vtari;根据公式(10)和公式(11),设置Vref与Vtari满足如下关系:
3.1Vtari<Vref<3.4Vtari (12)。
步骤4,控制第三积分器开始积分。
利用组合逻辑电路检测PIE信号,如果检测到下降沿,并且判定该下降沿为delimiter之后的第二个下降沿,则产生使能信号,控制第三积分器开始积分。
步骤5,控制第三积分器停止积分。
利用组合逻辑电路检测PIE信号,如果检测到下降沿,并且判定该下降沿为delimiter之后的第三个下降沿,则将步骤4中产生的使能信号取反,控制第三积分器停止积分;同时,利用模拟解码控制电路检测寄存器所保存的值,如果寄存器保存的数据为1,则不对寄存器执行任何操作;如果寄存器保存的数据为0,则利用控制逻辑将比较器的输出结果写入寄存器;如果比较器的输出结果为1,则判定检测到TRcal;如果比较器的输出结果为1时,第三积分器的电流源801的电流大小为I2,第三积分器的电容802的大小为C2,第三积分器的输出端的电压为Vref2,则Vref2满足:
步骤6,利用弛张振荡器生成反向散射链路频率。
利用寄存器的输出控制弛张振荡器的使能端,利用第三积分器的输出Vref2控制弛张振荡器中第一比较器的反相输入端和第二比较器的反相输入端;设置弛张振荡器的电流源电流I1与第三积分器的电流源电流I2满足:
I1=2×DR×I2 (14),
其中,DR为读写器发送的Query命令中的有效载荷中的分频率;
设置弛张振荡器中的充放电电容C1与第三积分器的充电电容C2满足:
C1=C2 (15),
根据公式(2)和公式(13)-公式(15),弛张振荡器的输出频率fclk满足:
经过上述步骤,本发明生成了完全符合ISO/IEC18000-6C标准的反向散射链路频率。本发明由于采用利用模拟解码控制电路检测PIE信号产生控制逻辑,控制积分器产生比较电压来判断TRcal,因而产生BLF时无需高频时钟LF对PIE信号进行计数,降低了电路的功耗,增加了芯片的工作距离;而且根据本发明产生的反向散射链路频率与芯片制造工艺以及芯片的工作环境无关,并且完全符合ISO/IEC18000-6C标准,无需根据delimiter对时钟进行校准,提高了芯片的读取速率,增强了芯片对不同工作环境的适应能力。
虽然在前面的详细说明中已经提出了至少一个示例性实施例,但是本领域的技术人员应该明白,在不背离本发明的精神和范围的情况下,可以做出各种形式的修改。
Claims (7)
1.一种无源超高频射频识别芯片反向散射链路频率生成电路,包括弛张振荡器(615),其特征在于:弛张振荡器(615)的输入端连接有第三积分器(612)和寄存器(616);寄存器(616)的第二输入端连接有比较器(613);比较器(613)的输入端连接有第一积分器(610)和第二积分器(611);第一积分器(610)的输入端并联连接有模拟解码控制电路(617)和反相器(614);第三积分器(612)的输入端与模拟解码控制电路(617)的输出端相连。
2.根据权利要求1所述的反向散射链路频率生成电路,其特征在于:弛张振荡器(615)的第一输入端(D1)与第三积分器(612)的输出端相连,弛张振荡器(615)的第二输入端(D2)与寄存器(616)的输出端相连。
3.根据权利要求1所述的反向散射链路频率生成电路,其特征在于:第一积分器(610)的第一输入端(A1)、反相器(614)的输入端和模拟解码控制电路(617)的输入端并联连接到输入的PIE信号。
4.根据权利要求1所述的反向散射链路频率生成电路,其特征在于:反相器(614)的输出端与第一积分器(610)的第二输入端(A2)相连。
5.根据权利要求1所述的反向散射链路频率生成电路,其特征在于:模拟解码控制电路(617)的第一输出端(E1)与第二积分器(611)的输入端相连;模拟解码控制电路(617)的第二输出端(E2)与寄存器(616)的第一输入端(F1)相连;模拟解码控制电路(617)的第三输出端(E3)与第三积分器(612)的输入端相连。
6.根据权利要求1所述的反向散射链路频率生成电路,其特征在于:比较器(613)的同相输入端与第一积分器(610)的输出端相连;比较器(613)的反相输入端与第二积分器(611)的输出端相连;比较器(613)的输出端与寄存器(616)的第二输入端(F2)相连。
7.一种无源超高频射频识别芯片反向散射链路频率生成方法,包括如下步骤:
1)检测PIE编码信号;
2)检测到起始分界符delimiter之后的第一个上升沿,产生控制逻辑,控制第一积分器开始积分;用PIE信号控制第二积分器在PIE信号的高电平期间进行积分;
3)检测到起始分界符delimiter之后的第一个下降沿,产生控制逻辑,控制第一积分器停止积分,同时生成与命令基准长度Tari的高电平长度相关的电压作为比较电压;
4)检测到起始分界符delimiter之后的第二个下降沿,产生控制逻辑,控制第三积分器开始积分;
5)检测到起始分界符delimiter之后的第三个下降沿,产生控制逻辑,控制第三积分器停止积分;同时,利用模拟解码控制电路检测寄存器所保存的值,如果寄存器保存的数据为1,则不对寄存器执行任何操作;如果寄存器保存的数据为0,则利用控制逻辑将比较器的输出结果写入寄存器;
6)利用步骤5)中的寄存器保存的数据以及第三积分器的输出电压控制弛张振荡器,设置弛张振荡器的电流源电流I1与第三积分器的电流源电流I2满足:
I1=2×DR×I2,
其中,DR为读写器发送的Query命令中的有效载荷中的分频率;
设置弛张振荡器中的充放电电容C1与第三积分器的充电电容C2满足:
C1=C2,
则在弛张振荡器的输出端即可得到读写器要求的反向散射链路频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100238856A CN101655922B (zh) | 2009-09-11 | 2009-09-11 | 无源超高频射频识别芯片反向散射链路频率生成电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100238856A CN101655922B (zh) | 2009-09-11 | 2009-09-11 | 无源超高频射频识别芯片反向散射链路频率生成电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101655922A true CN101655922A (zh) | 2010-02-24 |
CN101655922B CN101655922B (zh) | 2012-05-09 |
Family
ID=41710207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100238856A Expired - Fee Related CN101655922B (zh) | 2009-09-11 | 2009-09-11 | 无源超高频射频识别芯片反向散射链路频率生成电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101655922B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102185817A (zh) * | 2011-03-04 | 2011-09-14 | 中国电子技术标准化研究所 | 一种读写器到标签的信息传输方法和装置 |
CN102567696A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种计算超高频电子标签响应阅读器时间间隔的方法 |
CN105629154A (zh) * | 2015-12-25 | 2016-06-01 | 大唐微电子技术有限公司 | 一种实现芯片顶层金属覆盖电路测试的方法及装置 |
CN108092646A (zh) * | 2016-11-22 | 2018-05-29 | 亚德诺半导体集团 | 具有超调误差积分的弛张振荡器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103646226B (zh) * | 2013-12-05 | 2016-06-29 | 上海坤锐电子科技有限公司 | 射频识别标签芯片的稳定反向链路数据率的方法 |
-
2009
- 2009-09-11 CN CN2009100238856A patent/CN101655922B/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102567696A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种计算超高频电子标签响应阅读器时间间隔的方法 |
CN102185817A (zh) * | 2011-03-04 | 2011-09-14 | 中国电子技术标准化研究所 | 一种读写器到标签的信息传输方法和装置 |
CN102185817B (zh) * | 2011-03-04 | 2013-09-25 | 中国电子技术标准化研究所 | 一种读写器到标签的信息传输方法和装置 |
CN105629154A (zh) * | 2015-12-25 | 2016-06-01 | 大唐微电子技术有限公司 | 一种实现芯片顶层金属覆盖电路测试的方法及装置 |
CN108092646A (zh) * | 2016-11-22 | 2018-05-29 | 亚德诺半导体集团 | 具有超调误差积分的弛张振荡器 |
Also Published As
Publication number | Publication date |
---|---|
CN101655922B (zh) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101655923B (zh) | 无源超高频射频识别芯片模拟前端电路 | |
CN101662289B (zh) | 无源超高频射频识别芯片解码器及解码方法 | |
CN102682330B (zh) | 一种用于射频识别标签的时钟产生电路的校准方法 | |
CN101655922B (zh) | 无源超高频射频识别芯片反向散射链路频率生成电路及方法 | |
US8193912B1 (en) | RFID tag dynamically adjusting clock frequency | |
CN103095407B (zh) | 读写器芯片数字编码装置及应用该装置的编码方法 | |
CN1996352A (zh) | 一种支持无线充电的半有源射频识别标签 | |
Yihong et al. | Multiple-bits-slot reservation aloha protocol for tag identification | |
CN102024163A (zh) | 一种带有分组预览机制的防碰撞方法 | |
US8907683B2 (en) | Detection of a contactless data storage device | |
Hessar et al. | Energy based performance evaluation of passive EPC Gen 2 class 1 RFID systems | |
CN102243701B (zh) | 射频识别读卡器、无线射频识别系统及方法 | |
CN101036360B (zh) | 半导体器件 | |
CN102768733B (zh) | 适用于rfid系统的多标签防碰撞算法、rfid系统及读写器 | |
CN102346869A (zh) | 一种超高频传感标签芯片 | |
CN107679433B (zh) | 带pie解码功能的数字校准时钟电路及控制方法 | |
Roostaie et al. | A low power baseband processor for a dual mode UHF EPC Gen 2 RFID tag | |
CN102968657B (zh) | 一种高频智能卡中实现fdt精确计时的电路 | |
CN201955808U (zh) | 一种用于射频识别标签的时钟产生电路 | |
US6827280B2 (en) | Transponder in power down mode during load modulation | |
CN104639483A (zh) | 基于14443-bpsk副载波数字相关解调电路 | |
Wang et al. | VLSI Implementation of Area and Power Efficient Digital Control Circuit for HF RFID Tag Chip | |
CN203179059U (zh) | 基于单片机微控制器的超高频rfid标签 | |
CN103903045B (zh) | 超高频rfid标签芯片的通话盘存标记产生系统 | |
CN111597834B (zh) | 一种只判断高电平的pie解码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120509 Termination date: 20170911 |