CN101645846B - 一种路由交换设备及其数据缓存的方法 - Google Patents

一种路由交换设备及其数据缓存的方法 Download PDF

Info

Publication number
CN101645846B
CN101645846B CN2009101672772A CN200910167277A CN101645846B CN 101645846 B CN101645846 B CN 101645846B CN 2009101672772 A CN2009101672772 A CN 2009101672772A CN 200910167277 A CN200910167277 A CN 200910167277A CN 101645846 B CN101645846 B CN 101645846B
Authority
CN
China
Prior art keywords
data slice
data
packet
row address
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101672772A
Other languages
English (en)
Other versions
CN101645846A (zh
Inventor
陈红旗
周昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2009101672772A priority Critical patent/CN101645846B/zh
Publication of CN101645846A publication Critical patent/CN101645846A/zh
Priority to US13/393,632 priority patent/US9025608B2/en
Priority to PCT/CN2010/073145 priority patent/WO2011026353A1/zh
Priority to EP10813275.4A priority patent/EP2461527B1/en
Priority to BR112012004783-3A priority patent/BR112012004783B1/pt
Application granted granted Critical
Publication of CN101645846B publication Critical patent/CN101645846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种路由交换设备及其数据缓存的方法，属于网络通信领域。本发明方法包括：路由交换设备收到数据包时，若查询外部缓存器的数据缓存状态为，有非全满的数据片行地址，且该非全满的数据片行地址中的连续空间足够存储所述数据包的所有数据片，则将所述数据包的所有数据片播入所述非全满的数据片行地址中，保存所述数据包的包信息和写入的数据片行地址，并更新所述外部缓存器的数据缓存状态。本发明技术方案提高了存储器带宽利用率。

Description

一种路由交换设备及其数据缓存的方法
技术领域
本发明属于网络通信领域，具体地说是一种路由交换设备及其数据缓存的方法。
背景技术
在路由交换设备中，通常将数据包按照一定的规则拆分成多个数据片，在数据包输出时，再将被拆分成的多个数据片进行组合，恢复成原来的数据包。数据包拆分的数据片长度应该与数据包最小长度、内部包处理速度、存储器数据位宽等因素有关。队列保存通常选用不同队列存储区域动态保存的方式，在考虑动态存储器的带宽利用率的条件下，任何空闲的区域随时都可以放入需要缓存的队列数据。
随着网络技术的发展，路由交换设备中数据动态缓存的带宽越来越大，由于动态存储器的预充电、列激活和自动刷新等时序要求的存在。存储器带宽利用率成为数据缓存首要考虑的问题。但是端口速度的提高和数据包长度变化使得数据缓存的时序控制变得复杂。所以存储器实际数据带宽成为路由交换设备中数据缓存存储器件选择的重要参考。
在数据缓存的应用中，读写操作的地址不相关以及不同包长数据切片数不相等导致不同读操作的地址没有相关性，导致带宽利用率难于提高。
发明内容
本发明要解决的技术问题是，提出一种路由交换设备及其数据缓存的方法，以方便的逻辑代码移植的高性能路由交换设备提高存储带宽利用率。
为了解决上述问题，本发明公开了一种数据缓存的方法，包括：
路由交换设备收到数据包时，若查询外部缓存器的数据缓存状态为，有非全满的数据片行地址，且该非全满的数据片行地址中的连续空间足够存储所述数据包的所有数据片，则将所述数据包的所有数据片播入所述非全满的数据片行地址中，保存所述数据包的包信息和写入的数据片行地址，并更新所述外部缓存器的数据缓存状态。
进一步地，上述方法中，若所述路由交换设备查询外部缓存器的数据缓存状态为，有全空的连续的数据片行地址时，则将所述数据包的所有数据片写入所述全空的连续的数据片行地址中。
进一步地，所述路由交换设备通过连续burst写操作，将所述数据包的数据片连续写入数据片行地址中，其中，当所述数据包的数据片个数超过连续burst写操作的最大次数时，所述路由交换设备在每次写数据过程中，按照连续burst写操作的最大次数进行burst写操作，直到写入所述数据的所有数据片。
该方法还包括：所述路由交换设备接收到读操作时，根据所要读取的数据包的包信息和写入的数据片行地址，从外部缓存器中读取所述数据包，并更新所述外部缓存器的数据缓存状态。
其中，所述路由交换设备通过连续burst读操作，读取所述数据包的数据片，其中，当所述数据包的数据片个数超过连续burst读操作的最大次数时，所述路由交换设备一次读出所述数据包的所有数据片，并在下一次读数据时，减去本次读数据过程中超过连续burst读操作的最大次数的burst读操作数目。
本发明还公开了一种路由交换设备，包括缓存控制模块和数据缓存表模块，其中：
所述缓存控制模块，用于在收到数据包时，若查询数据缓存表模块中外部缓存器的数据缓存状态为，有非全满的数据片行地址，且该非全满的数据片行地址中的连续空间足够存储所述数据包的所有数据片时，则将所述数据包的所有数据片播入所述非全满的数据片行地址中，并将所述数据包的包信息和写入的数据片行地址发送给所述数据缓存表模块；
所述数据缓存表模块，用于保存所述缓存控制模块发送的写入外部存储器的数据包的包信息以及写入的数据片行地址，并实时更新所述外部缓存器的数据缓存状态。
进一步地，上述设备中，所述缓存控制模块，若查询外部缓存器的数据缓存状态为，有全空的连续的数据片行地址时，则将所述数据包的所有数据片写入所述全空的连续的数据片行地址中。
进一步地，所述缓存控制模块，通过连续burst写操作，将所述数据包的数据片连续写入数据片行地址中，其中，当所述数据包的数据片个数超过连续burst写操作的最大次数时，所述所述缓存控制模块在每次写数据过程中，按照连续burst写操作的最大次数进行burst写操作，直到写入所述数据的所有数据片。
其中，所述缓存控制模块，还用于在接收到读操作时，从所述数据缓存表模块中查询所要读取的数据包的包信息和写入的数据片行地址，从外部缓存器中读取所述数据包，并将读取结果发送给所述数据缓存表模块；
所述数据缓存表模块，用于接收所述缓存控制模块发送的读取结果，根据所述读取结果更新所述外部缓存器的数据缓存状态。
所述缓存控制模块，通过连续burst读操作，读取所述数据包的数据片，其中，当所述数据包的数据片个数超过连续burst读操作的最大次数时，所述缓存控制模块一次读出所述数据包的所有数据片，并在下一次读数据时，减去本次读数据过程中超过连续burst读操作的最大次数的burst读操作数目。
本发明技术方案与现有的软件实现的技术相比，直接应用于硬件设备，易于在硬件设备中移植，与现有的硬件实现的技术相比，硬件结构设计直接考虑数据包缓存管理，提高了存储器带宽利用率。另外，本发明技术中接口固定的代码移植，易于在其他相关的数据缓存管理中应用。
附图说明
图1是本实施例中数据缓存系统的结构示意图；
图2是图1所示系统中队列指针表的表结构示意图；
图3是图1所示系统中数据缓存表结构示意图；
图4是图1所示系统中数据片缓存的链表方式示意图；
图5是本实施例中数据缓存管理的流程图。
具体实施方式
本发明的主要构思是，数据包在路由交换设备中可以按照如下过程进行控制：
接收路由交换设备对输入的数据包做识别后，切分成等字节长度的数据片，这些数据片的缓存使用链表维护，其中，链表地址与缓存物理位置一一对应。在缓存数据写入存储器前将数据片暂存，通过在数据缓存表中查询外部缓存器的数据缓存状态进行写操作，例如，当数据缓存状态为，有全空的数据片行地址连续空间，则可以通过连续burst写操作将数据包的所有数据片放入外部缓存器中；当数据缓存状态为，有非全满的数据片行地址，且该数据片行地址中的连续空间足够写入数据包的所有数据片，则可以将该数据包的所有数据片插入数据片行地址中连续的空地址片中。
其中，如果数据包的数据片个数超过连续burst写操作的最大次数，则在一次写数据过程中，按照连续burst写操作的最大次数进行连续burst写操作，而在下一次写数据过程中，再连续burst写操作以将剩余的数据片写完。同时，在连续整数据包写操作的过程中，保证不在跨列地址的地址空间进行写操作，因为这样可以提高数据读写带宽利用的性能。数据包写入后，还需要更新队列指针表、数据缓存表、缓存状态表以及通过链表控制更新链表。
而在数据输出(即从外部缓存器中读取数据包)时，外部端口整形以及流量控制模块通过缓存状态表中的每个队列的缓存状态控制队列数据的读出。读出缓存中的数据时，要读出一个完整数据包的所有数据片。如果数据片个数不超过连续burst读操作个数，则正常操作，否则将整个数据包的所有数据片一次读出，并在下一次读操作中减去本次多余burst读操作的次数(即超过连续burst读操作的最大次数的数目)，并更新队列指针表、数据缓存表、缓存状态表中的相应数据。
下面结合附图及具体实施例对本发明技术方案作进一步详细说明。
一种路由交换设备，如图1所示，主要包括数据输入控制模块101、队列指针表模块102、数据缓存表模块103、链表控制模块104、链表存储模块105、缓存控制模块106、数据输出控制模块108以及缓存状态表模块109。下面介绍各模块的功能。
数据输入控制模块101，用于接收路由交换设备端口输入的数据包，对该数据包进行包识别后，将该数据包、以及该数据包的包信息(如包长、队列号等信息)送给缓存控制模块106；
缓存控制模块106，用于将数据输入控制模块101发送的数据包切为数据片，调用数据缓存表模块103中的外部缓存器的数据缓存状态信息并参考队列指针表102中相关队列的写指针信息，组织外部缓存器(即为图1中的107)的写时序；以及对外部缓存器中的完整数据包进行读操作，将读、写操作结果发送给数据缓存表103和缓存状态表109以进行相关信息的更新，以及将链表存储模块105中链表的更新信息发送给链表控制模块104；
其中，缓存控制模块106调用数据缓存表模块103中的信息，获取连续地址空间给每个完整的数据包的所有数据片，缓存数据片个数达到连续burst操作数后将数据写入外部缓存器中，并且更新相关的队列指针表、数据缓存表、缓存状态表，以及将链表信息发送出给链表控制模块104，并且在数据包输出时由数据缓存表模块获取数据包数据片个数，控制外部缓存器107(即用于缓存数据包的缓存器)的数据读出并更新队列指针表、数据缓存表、缓存状态表；
在外部数据包的读写操作中，缓存控制模块106读写数据包控制以连续burst操作次数等分，写操作按照连续burst操作次数执行，如果数据包的数据片个数超出burst操作次数则只要保证数据片存储地址连续。读操作考虑完整数据包超出连续burst操作次数则先完成数据包所有数据片读取，在下一次读操作中连续burst次数减去本次超出次数。
链表控制模块104，用于在数据包写入时，将数据片缓存链表指向信息更新到链表存储模块105中，并将该队列的写指针更新到队列指针表模块102中的相应位置，数据包读出时将队列指针表模块102的读指针指向的读操作映射的链表控制模块104中队列的链表中内容更新到队列指针表模块102中的读指针中。
队列指针表模块102，用于维护队列指针表，在数据输入时将相应队列的写指针更新(即更新为当前写入位置的下一数据片位置)，在数据输出时将相应队列的读指针更新到链表中的相应的位置(指向的下一个数据片位置)。如果读指针位置超出写指针位置，则说明该队列已经读空，读指针不用更新；如果是队列第一次写入数据则更新读指针和写指针，读指针为写入位置，写指针为读指针加1。
其中，本实施例中队列指针表的表结构如图2所示，主要包括所有队列的读写指针，其中，读写指针和链表存储模块105的地址和外部缓存器中的缓存位置是一一对应的。
数据缓存表模块103，用于维护数据缓存标示表，数据缓存标示表中的比特位置与外部缓存器107中的数据片序号一一对应。在数据写入时候的写入地址的获取和写入时序的安排需要参考数据缓存表中的缓存信息。
其中，数据缓存表结构如图3所示，数据缓存表中每个位置的高8比特做存储地址映射，数值1代表有存储数据；低8比特数据标志数据包的数据片内容，与高8比特一一对应；数值0代表数据包的第一个数据片，数值1代表数据包的连续数据片。
如图4所示，是数据片缓存的链表实现方式。数据片链表中的位置指向包括所有队列的链表指向。整个表中包含每个队列链表内容完全独立。
缓存状态表模块109，用于维护全部队列的缓存状态，在数据包输入、输出时将相应的操作数据片的个数更新到缓存状态表中，并且提供缓存状态表的外部查询接口。
数据输出控制模块108，是外部接口的控制模块，用于识别外部的读操作并将操作消息传送给缓存控制模块106。
下面介绍上述设备实现数据缓存的过程，如图5所示，包括以下步骤：
步骤501：路由交换设备对输入的数据包进行包识别，提取包长等相关信息；
步骤502：路由交换设备将输入数据包切片后，参考数据缓存表和队列写指针中的写指针确定数据片写入位置和写入时序，并将所确定的写入地址以及步骤501中提取的包长的信息更新到数据缓存表中；
本实施例中，数据缓存表的结构如图4所示，数据缓存表中每个位置的高8比特作为存储地址映射，数值1表示有存储数据(即写入有数据片)，数值0表示未写入数据片；低8比特数据标志数据包的数据片个数(即包长信息)，数值0代表数据包的第一个数据片，数值1代表数据包的连续数据片，其中，低8比特与高8比特一一对应。
步骤503：更新缓存状态表中的该队列相关信息(即更新该队列中的数据包个数)；
步骤504：数据片存储信息更新到存储位置相应的链表中；
该步骤中，数据片存储信息对应的存储位置的链表如图4所示。
步骤505：根据写操作的情况，更新队列指针表中的写指针的值；
步骤506：路由器交换设备进入输出等待状态；
步骤507：路由器交换设备判断是否接收到外部读操作，如果是，则执行步骤508，否则返回步骤506；
步骤508：获取队列指针表中的读指针；
步骤509：使用读指针将外部存储器中的一个完整数据包的数据片全部读出；
该步骤中，路由交换设备根据数据缓存表中该数据包的包长信息以及写入位置，从外部缓存器的相应地址连续读取该数据包的所有数据片，其中，路由交换设备通过连续续burst读操作将数据包的所有数据片一次读出，并在下一次读操作中减去本次多余burst读操作的次数(即超过连续burst读操作的最大次数的数目)。
步骤510：将已经读出的数据在数据缓存表中的相应位置清零(即更新数据缓存表中外部缓存器的数据缓存状态)；
步骤511：将读出数据片的个数更新到相应的缓存状态表中；
步骤512：将已经读走的末尾数据片的链表中的内容更新到相应队列指针表的读指针中。
从上述实施例中可以看出，本发明技术方案增加了数据操作中读写的多次burst操作，从而提高了路由交换设备的带宽利用。另外，本发明技术方案通过burst连续操作改善了数据写时序，并且单数据包读操作的数据地址连续burst操作同样提高了读操作的带宽利用。
当然，本发明还可有多种实施方式，在不背离本发明精神及其实质的情况，熟悉本领域的技术人员当可根据本发明作出各种相应的更改或变化，但凡在本发明的精神和原则之内所作的任何修改、等同替换、改进，均应包含在本发明所附的权利要求的保护范围之内。

Claims (10)

1.一种数据缓存的方法，其特征在于，该方法包括：
路由交换设备收到数据包时，若查询外部缓存器的数据缓存状态为，有非全满的数据片行地址，且该非全满的数据片行地址中的连续空间足够存储所述数据包的所有数据片，则将所述数据包的所有数据片写入所述非全满的数据片行地址中，保存所述数据包的包信息和写入的数据片行地址，并更新所述外部缓存器的数据缓存状态。
2.如权利要求1所述的方法，其特征在于，
若所述路由交换设备查询外部缓存器的数据缓存状态为，有全空的连续的数据片行地址时，则将所述数据包的所有数据片写入所述全空的连续的数据片行地址中。
3.如权利要求1或2所述的方法，其特征在于，
所述路由交换设备通过连续burst写操作，将所述数据包的数据片连续写入数据片行地址中，其中，当所述数据包的数据片个数超过连续burst写操作的最大次数时，所述路由交换设备在每次写数据过程中，按照连续burst写操作的最大次数进行burst写操作，直到写入所述数据的所有数据片。
4.如权利要求1或2所述的方法，其特征在于，该方法还包括：
所述路由交换设备接收到读操作时，根据所要读取的数据包的包信息和写入的数据片行地址，从外部缓存器中读取所述数据包，并更新所述外部缓存器的数据缓存状态。
5.如权利要求4所述的方法，其特征在于，
所述路由交换设备通过连续burst读操作，读取所述数据包的数据片，其中，当所述数据包的数据片个数超过连续burst读操作的最大次数时，所述路由交换设备一次读出所述数据包的所有数据片，并在下一次读操作中连续burst次数减去本次超出次数，即减去本次读数据过程中超过连续burst读操作的最大次数的burst读操作数目。
6.一种路由交换设备，其特征在于，该设备包括缓存控制模块和数据缓存表模块，其中：
所述缓存控制模块，用于在收到数据包时，若查询数据缓存表模块中外部缓存器的数据缓存状态为，有非全满的数据片行地址，且该非全满的数据片行地址中的连续空间足够存储所述数据包的所有数据片时，则将所述数据包的所有数据片写入所述非全满的数据片行地址中，并将所述数据包的包信息和写入的数据片行地址发送给所述数据缓存表模块；
所述数据缓存表模块，用于保存所述缓存控制模块发送的写入外部存储器的数据包的包信息以及写入的数据片行地址，并实时更新所述外部缓存器的数据缓存状态。
7.如权利要求6所述的设备，其特征在于，
所述缓存控制模块，若查询外部缓存器的数据缓存状态为，有全空的连续的数据片行地址时，则将所述数据包的所有数据片写入所述全空的连续的数据片行地址中。
8.如权利要求6或7所述的设备，其特征在于，
所述缓存控制模块，通过连续burst写操作，将所述数据包的数据片连续写入数据片行地址中，其中，当所述数据包的数据片个数超过连续burst写操作的最大次数时，所述缓存控制模块在每次写数据过程中，按照连续burst写操作的最大次数进行burst写操作，直到写入所述数据的所有数据片。
9.如权利要求6或7所述的设备，其特征在于，
所述缓存控制模块，还用于在接收到读操作时，从所述数据缓存表模块中查询所要读取的数据包的包信息和写入的数据片行地址，从外部缓存器中读取所述数据包，并将读取结果发送给所述数据缓存表模块；
所述数据缓存表模块，用于接收所述缓存控制模块发送的读取结果，根据所述读取结果更新所述外部缓存器的数据缓存状态。
10.如权利要求9所述的设备，其特征在于，
所述缓存控制模块，通过连续burst读操作，读取所述数据包的数据片，其中，当所述数据包的数据片个数超过连续burst读操作的最大次数时，所述缓存控制模块一次读出所述数据包的所有数据片，在下一次读操作中连续burst次数减去本次超出次数，即减去本次读数据过程中超过连续burst读操作的最大次数的burst读操作数目。
CN2009101672772A 2009-09-02 2009-09-02 一种路由交换设备及其数据缓存的方法 Active CN101645846B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2009101672772A CN101645846B (zh) 2009-09-02 2009-09-02 一种路由交换设备及其数据缓存的方法
US13/393,632 US9025608B2 (en) 2009-09-02 2010-05-24 Route switching device and data cashing method thereof
PCT/CN2010/073145 WO2011026353A1 (zh) 2009-09-02 2010-05-24 一种路由交换设备及其数据缓存的方法
EP10813275.4A EP2461527B1 (en) 2009-09-02 2010-05-24 Route switching device and data cashing method thereof
BR112012004783-3A BR112012004783B1 (pt) 2009-09-02 2010-05-24 Dispositivo de comutação e encaminhamento e método de disposição dos seus dados em cache

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101672772A CN101645846B (zh) 2009-09-02 2009-09-02 一种路由交换设备及其数据缓存的方法

Publications (2)

Publication Number Publication Date
CN101645846A CN101645846A (zh) 2010-02-10
CN101645846B true CN101645846B (zh) 2011-10-26

Family

ID=41657568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101672772A Active CN101645846B (zh) 2009-09-02 2009-09-02 一种路由交换设备及其数据缓存的方法

Country Status (5)

Country Link
US (1) US9025608B2 (zh)
EP (1) EP2461527B1 (zh)
CN (1) CN101645846B (zh)
BR (1) BR112012004783B1 (zh)
WO (1) WO2011026353A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615145B (zh) * 2009-07-24 2011-12-07 中兴通讯股份有限公司 一种提高存储器数据缓存可靠性的方法和装置
CN101645846B (zh) 2009-09-02 2011-10-26 中兴通讯股份有限公司 一种路由交换设备及其数据缓存的方法
CN102137138B (zh) * 2010-09-28 2013-04-24 华为技术有限公司 缓存协作方法、装置及系统
KR20120064576A (ko) * 2010-12-09 2012-06-19 한국전자통신연구원 비대칭 스토리지 시스템에서 연속적인 읽기/쓰기를 제공하기 위한 장치 및 그 방법
JP5971547B2 (ja) * 2012-02-15 2016-08-17 国立大学法人 東京大学 メモリコントローラ，データ記憶装置およびメモリの制御方法
KR101694988B1 (ko) * 2014-02-26 2017-01-11 한국전자통신연구원 분산 파일시스템에서의 읽기 동작 수행 방법 및 장치
CN104753797B (zh) * 2015-04-09 2017-08-25 清华大学深圳研究生院 一种基于选择性缓存的内容中心网络动态路由方法
CN106067865B (zh) * 2016-05-25 2019-05-24 北京百度网讯科技有限公司 数据报文的转发方法和装置
CN109218221B (zh) * 2017-06-30 2022-05-27 深圳市中兴微电子技术有限公司 流量整形资源管理系统及方法
US20210357155A1 (en) * 2017-09-20 2021-11-18 SK Hynix Inc. Memory system and operating method thereof
CN109802900B (zh) * 2017-11-16 2021-11-19 中兴通讯股份有限公司 报文缓存、读取方法、装置及计算机可读存储介质
CN108364058A (zh) * 2018-02-08 2018-08-03 上海顷实电子科技有限公司 一种线束测试的计数方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532708A (zh) * 2003-03-19 2004-09-29 华为技术有限公司 一种静态内存管理方法
CN1874490A (zh) * 2006-06-30 2006-12-06 华中科技大学 一种用于对等网络视频点播系统的磁盘缓存方法
CN101291546A (zh) * 2008-06-11 2008-10-22 清华大学 核心路由器交换结构协处理器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320778B1 (en) * 1994-01-06 2001-11-20 Oki Electric Industry Co., Ltd. Semiconductor memory with built-in cache
US6205511B1 (en) 1998-09-18 2001-03-20 National Semiconductor Corp. SDRAM address translator
US7155516B2 (en) * 2000-02-08 2006-12-26 Mips Technologies, Inc. Method and apparatus for overflowing data packets to a software-controlled memory when they do not fit into a hardware-controlled memory
US6714562B1 (en) * 2000-03-10 2004-03-30 International Business Machines Corporation Method and apparatus for segmenting network traffic variable length frames
GB0129614D0 (en) 2001-12-11 2002-01-30 Nokia Corp Asynchronous serial data interface
US6912628B2 (en) * 2002-04-22 2005-06-28 Sun Microsystems Inc. N-way set-associative external cache with standard DDR memory devices
US7486688B2 (en) 2004-03-29 2009-02-03 Conexant Systems, Inc. Compact packet switching node storage architecture employing Double Data Rate Synchronous Dynamic RAM
CN1622628A (zh) 2004-12-21 2005-06-01 北京中星微电子有限公司 一种视频编解码过程中参考帧的宏块数据写入的方法
US7469318B2 (en) * 2005-02-10 2008-12-23 International Business Machines Corporation System bus structure for large L2 cache array topology with different latency domains
US8108653B2 (en) * 2008-01-09 2012-01-31 Analog Devices, Inc. Processor architectures for enhanced computational capability and low latency
US8234478B1 (en) * 2008-10-22 2012-07-31 Nvidia Corporation Using a data cache array as a DRAM load/store buffer
US20100231600A1 (en) * 2009-03-11 2010-09-16 Horizon Semiconductors Ltd. High bandwidth, efficient graphics hardware architecture
CN101645846B (zh) 2009-09-02 2011-10-26 中兴通讯股份有限公司 一种路由交换设备及其数据缓存的方法
US8918534B2 (en) * 2009-09-29 2014-12-23 Cleversafe, Inc. Writing data slices to ready and non-ready distributed storage units in a distributed storage network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532708A (zh) * 2003-03-19 2004-09-29 华为技术有限公司 一种静态内存管理方法
CN1874490A (zh) * 2006-06-30 2006-12-06 华中科技大学 一种用于对等网络视频点播系统的磁盘缓存方法
CN101291546A (zh) * 2008-06-11 2008-10-22 清华大学 核心路由器交换结构协处理器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-142209A 2002.05.17
JP特开平6-301515A 1994.10.28

Also Published As

Publication number Publication date
EP2461527A4 (en) 2013-02-13
BR112012004783B1 (pt) 2021-07-27
EP2461527B1 (en) 2015-01-14
US20120163394A1 (en) 2012-06-28
WO2011026353A1 (zh) 2011-03-10
BR112012004783A2 (pt) 2017-07-25
CN101645846A (zh) 2010-02-10
US9025608B2 (en) 2015-05-05
EP2461527A1 (en) 2012-06-06

Similar Documents

Publication Publication Date Title
CN101645846B (zh) 一种路由交换设备及其数据缓存的方法
CN101162441B (zh) 数据的存取装置和方法
US7366865B2 (en) Enqueueing entries in a packet queue referencing packets
JP2010530591A5 (zh)
US10200313B2 (en) Packet descriptor storage in packet memory with cache
CN109085997A (zh) 用于非易失性存储器的存储器高效持续键值储存
EP4220415A2 (en) Method and apparatus for compressing addresses
CN105573711B (zh) 一种数据缓存方法及装置
US20090210586A1 (en) Communication control device, information processing device and computer program product
CN102859504B (zh) 复制数据的方法和系统以及获得数据副本的方法
CN104778025B (zh) 基于随机访问存储器的先入先出存储器的电路结构
JP2004536515A5 (zh)
CN106375249B (zh) 交换芯片的控制方法及控制系统
CN103345452B (zh) 一种在多个缓冲存储器中根据权重信息缓存数据方法
CN108647278B (zh) 一种文件管理方法及系统
US10817183B2 (en) Information processing apparatus and information processing system
US8812787B2 (en) Router and many-core system
TWI397285B (zh) 封包轉送方式
CN103514107B (zh) 高性能数据缓存系统和方法
CN107506139A (zh) 一种面向相变存储器的写请求优化装置
US10552343B2 (en) Zero thrash cache queue manager
US8904032B2 (en) Prefetch optimization of the communication of data using descriptor lists
CN103488772A (zh) 一种通过外存对文件进行缓存的方法、系统及设备
US7620770B2 (en) Device and method for storing and processing data units
CN104866285A (zh) 可编程序控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant