CN101639818B - 串行总线的接口电路 - Google Patents

Abstract

一种串行总线的接口电路，包含有一接收端、一输出端、一第一开关电路、一电压源及一第二开关电路。该接收端用来接收一输入信号，而输出端用来输出一第一电压信号。该第一开关电路耦接于该接收端、该输出端及一接地端，用来根据该输入信号与该接地端的一接地电压的差值，决定该输出端与该接地端的耦接状态。该电压源用来对一驱动电压产生一压降，以提供一第一电压。第二开关电路耦接于该接收端、该第一开关电路、该输出端及该电压源，用来根据该输入信号与该第一电压的差值，决定该第一开关电路与该电压源的耦接状态。

Description

串行总线的接口电路

技术领域

本发明涉及一种总线的接口电路，尤其涉及一种用于一串行总线可减少漏电流的接口电路。

背景技术

总线被用来在主装置与附属装置之间，传送数据、时钟或地址，可分为串行式及并行式两种。串行总线将多个数据同时传输，也因此比并行总线节省较多针脚。在串行总线系统中，主装置(或附属装置)利用一接口电路输出单端逻辑信号，而附属装置(或主装置)根据逻辑电平判断接收数据为何。

请参考图1，图1为用于一内部集成电路(Inter-Integrated Circuit，简称I²C)总线的一接口电路10的示意图。接口电路10由一电压大小为V2的电压驱动，包含一电流源100、一具有一门限电压Vtn的N型金属氧化半导体N1及一史密斯触发器120。主装置12由一电压大小为V1的电压驱动，用来输出一数据信号SDA(或一时钟信号)至接口电路10，其最大电平为V1。N型金属氧化半导体N1为一开关电路，其通过栅极接收数据信号SDA，而通过漏极输出一电压信号Vx。当N型金属氧化半导体N1导通时，电流源100提供大小为I的一电流IV2。史密斯触发器120亦由电压V2驱动，用来将电压信号Vx转成一数据输出信号SDA_IN，其为方波信号，具有最大电平V2。

请参考图2，图2为图1接口电路10的信号时序示意图。相关信号由上至下为数据信号SDA、电压信号Vx、数据输出信号SDA_IN及电流IV2。由图可知，当数据信号SDA导通N型金属氧化半导体N1时，电流IV2通过N型金属氧化半导体N1流至接地端，此时电压信号Vx大小为接地端的接地电压，而电流IV2大小为I；当数据信号SDA使N型金属氧化半导体N1关闭时，电流IV2大小为0，而电压信号Vx大小为V2。

因此，当数据信号SDA操作在最大电平V1时，电流IV2也操作在最大电流电平I，其造成接口电路10不少的功率消耗。再者，主装置12一般处于待命时，会维持数据信号SDA在电平V1，在此情况下，电流IV2形如一漏电流。除此之外，漏电流的情形也发生在史密斯触发器120。

发明内容

因此，本发明的主要目的在于提供一种用于一串行总线可减少漏电流的接口电路。

本发明公开一种用于一串行总线的接口电路，包含有一接收端、一输出端、一第一开关电路、一电压源及一第二开关电路。该接收端用来接收一输入信号，而输出端用来输出一第一电压信号。该第一开关电路耦接于该接收端、该输出端及一接地端，用来根据该输入信号与该接地端的一接地电压的差值，决定该输出端与该接地端的耦接状态。该电压源用来对一驱动电压产生一压降，以提供一第一电压。第二开关电路耦接于该接收端、该第一开关电路、该输出端及该电压源，用来根据该输入信号与该第一电压的差值，决定该第一开关电路与该电压源的耦接状态。

附图说明

图1为已知一接口电路的示意图。

图2为图1接口电路的信号时序示意图。

图3为本发明一实施例用于一串行总线主装置的一接口电路的示意图。

图4为本发明实施例用于一内部集成电路总线的一接口电路的示意图。

图5为图4接口电路的信号时序示意图。

图6为本发明实施例用于一内部集成电路总线的一接口电路的示意图。

图7为图6接口电路的信号时序示意图。

图8为本发明实施例用于一内部集成电路总线的一接口电路的示意图。

图9为图8接口电路的信号时序示意图。

【主要元件符号说明】

10、30、40、60、80    接口电路

100    电流源

Vtn、Vtp门限电压

N1     N型金属氧化半导体

P1、P2    P型金属氧化半导体P1

120       史密斯触发器

SDA       数据信号

Vx、Vx’  电压信号

SDA_IN    数据输出信号

I         电流电平

600       加速电路

602       反向器

S1、S2    开关

VS1、VS2  控制信号

800       控制单元

T         时间

300       第一开关电路

310、410  电压源

320       第二开关电路

330       史密斯触发器

VG        接地电压

GND       接地端

IN、IN1   接收端

OUT、OUT1 输出端

SIN       输入信号

VS1       第一电压信号

V、VD     压降

V1、Vy    第一电压

Vw        方波信号

V1、V2、V3    驱动电压

IV2、IV2’、IV3 电流

具体实施方式

请参考图3，图3为本发明一实施例用于一串行总线主装置的一接口电路30的示意图。接口电路30上接一驱动电压V3，下接用来提供一接地电压VG的一接地端GND，并包含有一接收端IN、一输出端OUT、一第一开关电路300、一电压源310、一第二开关电路320及一史密斯触发器330。接收端IN用来接收一输入信号SIN，而输出端OUT用来输出一第一电压信号VS1。第一开关电路300用来根据输入信号SIN与接地电压VG的差值，决定输出端OUT与接地端GND的耦接状态。电压源310用来对驱动电压V3产生一压降V，以提供大小为(V3-V)的一第一电压V1。除了提供压降V，电压源310也根据驱动电压V3，提供一电流IV3。第一开关电路300用来根据输入信号SIN与第一电压V1的差值，决定输出端OUT与电压源310的耦接状态。史密斯触发器330用来转换第一电压信号VS1成一方波信号Vw，以控制附属(Slave)装置。通过第一开关电路300与第二开关电路320控制对应的耦接关系，接口电路30可在输入信号SIN转态时才允许电流IV3流经电压源310至接地端GND，且不影响第一电压信号VS1与输入信号SIN的逻辑电平。

举例来说，当输入信号SIN与接地电压VG的差值大于一第一预设值时，第二开关电路320导通输出端OUT与接地端GND之间的连接；反之，则切断连接。同样地，当输入信号SIN与第一电压V1的差值小于一第二预设值时，第一开关电路300导通输出端OUT与电压源310的连接；反之，则切断连接。其中，第一与第二预设值可相同或不同。

请参考图4，图4为本发明一实施例用于一内部集成电路总线的一接口电路40的示意图。接口电路40用来改善图1接口电路10的漏电流问题，因此图1与4中相同元件使用相同的符号及名称表示。接口电路40包含有一接收端IN1、一输出端OUT1、一N型金属氧化半导体N1、一电压源410、一具有一门限电压Vtp的P型金属氧化半导体P1、及一史密斯触发器120。接收端IN1接收主装置12的数据信号SDA，而输出端OUT1输出一电压信号Vx’。电压源410另提供一电流IV2’，以及对驱动电压V2产生一压降VD，以提供大小为(V2-VD)的一第一电压Vy。简单来看，P型金属氧化半导体P1与N型金属氧化半导体N1组成一反相器，并由第一电压Vy驱动。

在驱动电压V2大于V1的情况下，本领域技术人员应调整电压源410，使(V2-VD)＜(V1+Vtp)，而在驱动电压V2小于V1的情况下，则让压降VD越小越好。请同时参考图5，图5为图4接口电路40的信号时序示意图。相关信号由上至下为数据信号SDA、电压信号Vx’、数据输出信号SDA_IN及电流IV2’。

由图4与5可知，当数据信号SDA操作于高电平V1时，数据信号SDA的电平与接地电压的差值超过门限电压Vtn时，使得N型金属氧化半导体N1导通，P型金属氧化半导体P1关闭，此时电压信号Vx’大小为0。当数据信号SDA操作于低电平时，第一电压Vy与数据信号SDA的电平的差值超过门限电压Vtp，使得P型金属氧化半导体P1导通，而N型金属氧化半导体N1关闭，此时电压信号Vx’大小为(V2-VD)。在上述两种情况下，接口电路40都没有电流IV2’出现。当数据信号SDA进行电平转态时，电压信号Vx’需要时间进行转态，而其中一小段时间N型金属氧化半导体N1与P型金属氧化半导体P1同时导通，使得电流IV2’的波形如图5所示。明显地，相较于已知图1的电流IV2，接口电路40大幅减少电流IV2’的导通时间，进而改善漏电流的问题。

为了更进一步减少漏电流，在史密斯触发器120与输出端OUT1之间可置入一加速电路，其用来调整并快速拉升电压信号Vx’的最大信号电平至驱动电压V2。请参考图6，图6为本发明一实施例用于一内部集成电路总线的一接口电路60的示意图。接口电路60的架构大致与接口电路40相同，唯一不同之处在于史密斯触发器120与输出端OUT1新增一加速电路600，其包含一P型金属氧化半导体P2及一反向器602。在数据信号SDA为低电平的情况下，当电压信号Vx’提升至(V2-VD)期间，电压信号Vx’将超过反向器602的临界电压，使得P型金属氧化半导体P2导通，此时电压信号Vx’快速拉升至驱动电压V2。

请参考图7，图7为图6接口电路60的信号时序示意图。由图7可知，图7的电压信号Vx’比图5的电压信号Vx’具有较短的转态时间，也减少了电流IV2’的导通时间。因此，接口电路60不仅能增快史密斯触发器120的切换速度，而且可以减少因为电压信号Vx’在中间电平而导致史密斯触发器120中的漏电流。

请参考图8，图8为本发明一实施例用于一串行总线主装置的一接口电路80的示意图。接口电路80的架构大致与图4接口电路40相同，不同之处在新增开关S1及S2，以及用来产生开关S1及S2的控制信号VS1及VS2的一控制单元800。当开关S1导通而开关S2关闭时，第一电压Vy充电至驱动电压V2，以提升电压信号Vx’的充电速度。比较图1接口电路10得知，接口电路80的当前工作状态与接口电路10相同，亦有漏电流的情况。当开关S1关闭而开关S2导通时，接口电路80的工作状态与接口电路40相同。

当数据信号SDA维持于高电平V1时，控制单元800检测电压信号Vx’在低电平超过一时间T时，判定接口电路80已进入待命状态，因此通过控制信号VS1与VS2，导通开关S2及关闭开关S1。在此情况下，第一电压Vy下降至(V2-VD)，P型金属氧化半导体P1因而关闭，也让漏电流(电流IV2’)消失。

请参考图9，图9为图8接口电路80的信号时序示意图。相关信号由上至下为数据信号SDA、电压信号Vx’、第一电压Vy、控制信号VS1、控制信号VS2、数据输出信号SDA IN及电流IV2’。由图9可知，在电压信号Vx’进入低电平一时间T时，切换控制信号VS1与VS2，以通过第一电压Vy关闭P型金属氧化半导体P1，以消除电流IV2’。当电压信号Vx’出现转态时，控制单元800再度切换控制信号VS1与VS2回原来的电平，以回到正常运作状态。

特别注意的是，在接口电路40、60及80中，电压源410可由一电阻、一二极管、一P型金属氧化半导体来实现，而本领域技术人员可调整出合适的压降与电流，以控制P型金属氧化半导体P1的临界开关电压。

综上所述，本发明实施例通过电压源控制P型金属氧化半导体的临界开关点，并利用P型金属氧化半导体与N型金属氧化半导体之间的开关关系，除了减少漏电流也无影响输出信号的逻辑电平。

以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (7)

1.一种用于一串行总线的接口电路，包含有：

一接收端，用来接收一输入信号；

一输出端，用来输出一第一电压信号；

一第一开关电路，耦接于该接收端、该输出端及一接地端，用来根据该输入信号与该接地端的一接地电压的差值，决定该输出端与该接地端的耦接状态；

一电压源，用来对一驱动电压产生一压降，以提供一第一电压，该驱动电压用来驱动该接口电路；

一第二开关电路，耦接于该接收端、该第一开关电路、该输出端及该电压源，用来根据该输入信号与该第一电压的差值，决定该第一开关电路与该电压源的耦接状态；

一第一开关，耦接在该电压源与该第二开关电路之间，用来根据一第一控制信号，决定该第二开关电路与该电压源的耦接关系；

一第二开关，耦接于该第二开关电路，用来根据一第二控制信号，决定该第二开关电路与该驱动电压的耦接关系；以及

一控制单元，耦接于该输出端、该第一开关及该第二开关，用来根据该第一电压信号，产生该第一控制信号与该第二控制信号。

2.如权利要求1所述的接口电路，其中该第一开关电路是一N型金属氧化半导体，具有一漏极耦接于该输出端，一栅极耦接于该接收端，以及一源极耦接于该接地端。

3.如权利要求1所述的接口电路，其中该第二开关电路是一P型金属氧化半导体，具有一漏极耦接于该输出端及该第一开关电路，一栅极耦接于该接收端，以及一源极耦接于该电压源。

4.如权利要求1所述的接口电路，其还包含一史密斯触发器，耦接于该输出端，用来转换该第一电压信号成一方波信号。

5.如权利要求1所述的接口电路，其还包含一加速电路，耦接于该输出端，用来调整该第一电压信号的最大信号电平至该驱动电压。

6.如权利要求5所述的接口电路，其中该加速电路包含有：

一反相器，具有一第一端，用来接收该第一电压信号，及一第二端；以及

一P型金属氧化半导体，具有一漏极，用来接收该第一电压信号，一栅极，耦接于该反相器的该第二端，以及一源极，耦接于该驱动电压。

7.如权利要求1所述的接口电路，其中该输入信号由该串行总线的一主装置所产生。

Images