CN101636909A - 用于将输入信号转换成不同电压范围的输出信号的装置 - Google Patents
用于将输入信号转换成不同电压范围的输出信号的装置 Download PDFInfo
- Publication number
- CN101636909A CN101636909A CN200880008921A CN200880008921A CN101636909A CN 101636909 A CN101636909 A CN 101636909A CN 200880008921 A CN200880008921 A CN 200880008921A CN 200880008921 A CN200880008921 A CN 200880008921A CN 101636909 A CN101636909 A CN 101636909A
- Authority
- CN
- China
- Prior art keywords
- signal
- state
- input signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001131 transforming effect Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000007704 transition Effects 0.000 claims abstract description 31
- 230000011664 signaling Effects 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000005669 field effect Effects 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种用于接收第一电压范围的输入信号并产生第二电压范围的输出信号的装置。转换检测电路(230)检测输入信号从高电平向低电平的转换，控制电路(245)操作第一FET以产生低电平的输出信号。第二FET由高电平的输入信号操作以输出高电平的输出信号。
Description
技术领域
本发明一般涉及对不同输入电压作出响应的输入电路，更具体地，涉及在输入电压范围内有效工作的输入电路。
背景技术
许多半导体装置被设计来在其自身和其它装置之间发送和接收数字信号。通常，使用协议对数字信号进行定义，协议使用相应的高电压电平和低电压电平定义高和低的数字状态。通常，通过由半导体装置的电源电压来确定这些电压电平。通常按照输入电压电平和输出电压电平对这些电压电平进行定义。设计输入电平和输出电平以确保接收到正确的信号并因而通常实现了误差余量。例如，5伏的半导体装置可能具有4.5伏的输出高电压信令电平(Voh)和0.5伏的输出低电压信令电平(Vol)。对应的输入电压可能是Vih＝4伏和Vil＝1伏。对于工作在相同电压范围的半导体装置，该模型工作得很好，然而半导体装置的工作电压持续下降。例如，5伏的范围曾经是共同的标准，然而如今的半导体装置具有范围为3.3V、2.5V、1.8V、1.2V、0.9V以及除此之外的电压。在使用不同电源电压提供装置之间的通信的系统中，由于很多电压范围具有不兼容的高电压定义或低电压定义(如，Voh/Vih和Vol/Vil)，这便产生了问题。此外，通常期望半导体装置与多个电压范围兼容。
已执行不同的方法以解决不兼容的电压范围。一种这样的方法要求将电压转换装置附加到系统设计。该解决方案增加了芯片总数和功耗。另一种方法要求将发送功率电压设置在接收芯片上。由于在封装上需要更多管脚并在硅上需要更多焊盘，该解决方案增加了管芯和封装成本；由于接收芯片的电压和发送芯片的电压之间的不匹配，该解决方案还导致了功耗。
这些问题和其他问题已经对与不同电压范围兼容的有效输入电路的实现提出了挑战。
发明内容
本发明的的各方面涉及用于接收不同电压范围的信号的装置和电路，其方式解决和克服了上述问题和其它问题，正如下文的详细描述中直接和间接述及的那样。
根据本发明的示例实施方式，集成电路包括从接收信号产生内部信号的接收电路。针对接收信号的至少一种状态，接收电路产生与稳态信号电平无关的内部信号。使用接收到的信号和转换检测电路的交流(AC)耦合实现无关性(independence)。响应转换检测电路和接收到的信号，接收电路驱动内部信号到与集成电路一致的电压。
根据本发明的另一个示例实施方式，集成电路被实现为产生具有上开关阈值(Voh)和下开关阈值(Vol)的内部信号。内部信号响应具有下开关阈值(Vil)和不同于内部信号的Voh的上开关阈值(Vih)的输入信号。该电路具有检测电路，检测电路使用输入信号的电容性耦合以将检测电路与输入信号的稳态值隔离，并产生指示输入信号从高于Vih到低于Vih的转换的检测信号。第一场效应晶体管(FET)，响应检测信号，驱动内部信号高于Voh，并且响应超过Vil的输入信号，释放内部信号。第二FET，响应高于Vil的输入信号，驱动内部信号低于Vol，并且响应低于Vil的输入信号，释放内部信号。
根据本发明的另一个示例实施方式，电路装置被实现为通过提供第一信令范围内的输出信号来接收第一状态和第二状态的指示。输出信号响应于在第二信令范围内工作的输入信号。该电路装置还具有第一开关，当启动时，驱动节点到第一信令范围的第一状态。第二开关，当启动时，驱动该节点到第一信令范围的第二状态。转换检测电路，使用输入信号的电容性耦合将转换检测电路与输入信号的稳态值隔离，检测第二信令中的输入信号从第一状态到第二状态的转换。该电路装置还具有控制电路，用于响应检测该转换的转换检测电路以启动第一开关，响应处于第一状态的输入信号以关闭第一开关，响应处于第一状态的输入信号以开启第二开关，响应处于第二状态的输入信号以关闭第二开关。
根据本发明的另一个示例实施方式，电路装置被实现为通过提供第一信令范围内的输出信号来接收第一状态和第二状态的输入信号指示。输出信号响应于在第二信令范围内工作的输入信号。该电路装置具有第一开关装置，用于驱动输出信号到第一信令范围的第一状态。第二开关装置，用于驱动输出信号到第一信令范围的第二状态。转换检测装置，用于使用输入信号的电容性耦合以将检测电路与输入信号的稳态值隔离，检测输入信号的转换。控制电路装置，用于响应输入信号的状态、来自检测装置的信号以及输出信号的当前状态，控制第一开关和第二开关。
附图说明
对本发明的以上概述并非旨在描述本发明的每个实施例或每一种实现。通过结合附图参考下面的详细描述和权利要求，将明了和理解优点和成就以及其它特性。
结合附图，考虑到下文对本发明的各种实施方式的详细描述，可更完全地理解本发明，其中：
图1示出了根据本发明的示例实施方式，接收输入信号并产生相应的内部信号的装置的方框图；
图2示出了根据本发明的示例实施方式，图1的接收电路114的更特定的实施方式；以及
图3A-4B示出了根据本发明的示例实施方式，不同时间在图2所示的接收电路的选定点处的信号电平。
具体实施方式
尽管本发明可修改为不同的变型和替代形式，通过附图中的示例示出了本发明的具体特征，并将进行详细描述。然而，应该理解，意图并不是将本发明限制在所描述的具体实施方式。相反，本发明覆盖落入由所附权利要求限定的本发明的范围之内的所有变型、等同物和替代物。
相信本发明适用于接收在两个装置之间进行电子通信的信号的各种装置和方法。尽管没有必要将本发明限于这样的应用，通过对在这样的环境中的示例所进行的讨论，将最佳地理解本发明各个方面。
根据本发明的示例实施方式，发送装置产生用于在接收装置处接收的输入信号。接收装置包括用于接收输入信号并产生接收装置将使用的相应的/内部信号的接收电路。在不引入或使用发送装置的信令电压电平的情况下，接收电路可以在接收装置的电源/信令电压电平处工作。接收装置还可以采用低的静态/稳态的电流汲取(current draw)工作。接收装置包括用于产生内部信号的驱动电路。例如，接收电路使用电容性耦合将输入信号的静态电压电平(如，高电压电平)与驱动电路隔离。边沿检测电路提供指示何时发生输入信号的负转换(negative transition)的信号。另一个电路提供指示输入信号是高于还是低于低电压阈值(Vil)的信号。针对至少一种状态，在不参考输入信号的静态电压电平的情况下，边沿检测电路和Vil比较电路提供控制驱动电路的信号。
根据本发明更特定的实施方式，接收装置使用与电阻性上拉相关联的电容性耦合实现边沿检测电路。使用两个场效应晶体管(FET)将内部信号驱动到适合的电平(例如，针对接收装置的高信号值和低信号值)。更具体地，第一FET将内部信号驱动到低于接收装置的低电压阈值(Vol)的低电压电平，如到地。第二FET将内部信号驱动到高于接收装置的高电压阈值(Voh)的高电压电平，如电源电压。控制电路接收输入信号和来自边沿检测电路的信号并使用这些信号适当地启动FET。使用FET驱动内部信号对限制接收电路的静态电流是有用的，因为在稳态期间，接收电路的电流汲取可以是负的(如，主要受限于电流泄漏的补偿和接收装置提供的任何负载)。当与依靠其他驱动机制(如上拉电阻等)的电路相比时，可将其视为电流的减少。此外，在输入信号处于Vih和Vil电平之间时，接收电路对于维持有效的电流消耗也是有用的。例如，当内部信号处于稳态时，接收电路具有小的电流汲取。由于针对这样的情况，接收电路将维持/达到稳态，稳态电流汲取不会受到处于Vih和Vil之间的输入信号的不利影响。由于这种输入信号，还可以潜在地减少内部信号的振荡。对于输入信号可变为不明确的或可以在Vih和Vil之间浮动一段时间的情况，这可以是特别有用的。对于与发送电路和接收电路之间的信令电平差无关地进行工作的接收电路，边沿检测电路所提供的控制电路和输入信号的高电压电平之间的静态电压隔离也是特别有用的。例如，实质上接收装置的电流汲取可以与发送装置和接收装置之间的电压差无关。
现在转向附图，图1示出了根据本发明的示例实施方式，针对接收输入信号并产生相应的内部信号的装置的方框图100。图1示出了产生用于接收装置104通过接收电路114接收的输入信号112的发送装置102。然后，接收电路114产生内部信号128。发送装置102通过驱动第一状态和第二状态之间的信号来产生输入信号112。如此处所使用并且除非特别声明，第一状态和第二状态对应于信号的信令/电压电平。发送装置102使用“针对第一状态的发送信号电平”105和“针对第二状态的发送信号电平”106。发送装置102使用驱动电路106、108以驱动输入信号112。驱动电路106、108被示出为将输入信号112与相应的信令电平相连接的两个开关；然而，本领域技术人员应该认识到，发送装置102可以使用任意数目的不同信号产生电路和技术，包括但不限于晶体管-晶体管逻辑电路(TTL)、电阻-晶体管逻辑电路(RTL)和二极管-晶体管逻辑电路(DTL)。此外，可将输入信号112用作单向信号、双向信号、点对点信号或总线信号(bussed signal)。
接收装置104在由“针对第一状态的接收信号电平”120和“针对第二状态的接收信号电平”126示出的接收信令电平处工作。转换检测电路118将控制电路116与“第一状态的发送信号电平”105的静态电平隔离。转换检测电路118还提供指示输入信号112何时在第一信令电平105和第二信令电平110之间转换的信号。控制电路116使用开关122、124控制内部信号128的状态，以驱动接收信号电平120和接收信号电平126之间的内部信号。对于简单有效地实现接收电路114来说，与“第一状态的发送信号电平”105的静态电平的隔离特别有用。更具体地，在没有与“第一状态的发送信号电平”105相对应的独立电压源(例如，输入管脚或本地电源)的情况下，可以实现接收电路114。
在本发明特定的实施方式中，由高电压(例如，电源电压)表示第一状态，由低电压(例如，地)表示第二状态。发送装置102和接收装置104使用该低电压作为公共参考。控制电路116检测输入信号112是高于还是低于该低电压以确定输入信号何时处于第二状态。由于检测发生在转换早期的电压电平处，这提供了对从第二状态到第一状态的转换足够快速的响应。当从高电压向低电压转换时，不需要发送装置102和接收装置104二者公共的参考电压。这样的公共参考电压常常被用于指示从高到低的转换。代替地，转换检测电路118提供这样的指示。这对于提供对从高到低的转换的快速响应来说特别有用，不需要使用在发送装置102和接收装置104之间相同的高参考电压。本领域技术人员将认识到可以在高或低信令电平的任一个实现公共参考点为简洁起见，在此的讨论涉及具有公共的低信令电平的电路；然而，本领域技术人员应该认识到，通常可代替地实现公共的高信令电平。
根据本发明的另一个实施方式，可以采用用于检测高到低和低到高两种转换的转换检测电路来实现接收电路114。对于将接收装置与发送装置的高信令电平和低信令电平隔离来说，这特别有用。对于不将地用于任一信令电平的发送装置来说，这也是有用的。例如，在0伏和1.8伏之间工作的接收装置可以仍然从提供具有分别为5伏和3.3伏的高信令电平和低信令电平的信号的发送装置接收信号。
图2示出了根据本发明的示例实施方式，接收电路114的更特定的实施方式。接收电路114接收输入信号205并产生对应的内部信号250。转换检测电路230通过电容240电容性耦合到输入信号205。电容240提供与输入信号205的稳态信令电平的隔离。更具体地，在电容240两端看到输入信号205足够快速的变化，而看不到输入信号205的稳态电压。通过反相器将所产生的信号提供给NOR门245，然后用于控制FET 210。
本领域技术人员应该认识到，电容240和电阻235的值决定了电路工作的速度和电压。更具体地，转换检测电路230的RC时间常数必须足够慢，以使得输入信号的高到低的转换速率在到反相器的输入处产生“0”，但要足够高以在下一次转换之前恢复。
还可向FET 215直接提供输入信号205。作为对输入信号205超过FET 215的电压阈值(Vt)的响应，启动该FET 215。当被启动时，FET 215将节点220驱动到地260。作为对输入信号205从高到低转换的响应，经由转换检测电路230和NOR 门245，启动FET 210。当被启动时，FET 210将节点220驱动到内部信令电平或电源电平225。相应地，节点220表示与接收装置的信令电平相一致的输入信号205的反相状态。
在具体的例子中，FET 215是NMOS器件，FET 210是PMOS器件，并且输入信号的状态是代表“1”或“0”的数字信号。当输入信号205从高到低转换时，转换检测电路230检测该转换并产生相应的信号。将该信号提供给转换检测电路230中的反相器的输入，转换检测电路230检测到“0”。然后，反相器在NOR门245的输入上产生“1”。然后，NOR门245在PMOS器件210的输入上产生“0”，使PMOS器件210导通，将其漏极上拉到“1”。两个反相器将该“1”置于NOR门245的输入，保持PMOS器件210导通。然后，转换检测电路230恢复其稳态，该稳态为“1”并且转换检测电路230的反相器的输出时“0”。当输入信号205从低到高转换时，输入电压变得高于NMOS器件215的Vt，NMOS器件的漏极变为“0”。这在NOR门245的输入上产生“0”，并因此在PMOS器件210的栅极上产生“1”，将PMOS器件210关闭，有效地移除所有通过该PMOS器件的电流。
在本发明的一个具体实施方式中，可以可选地实现复位信号255。复位信号255起到将接收电路114置于已知状态的功能。对于在上电期间初始化装置以及从未知的信令状况恢复来说，这特别有用。例如，直到诸如检测到第一电压转换，接收电路114可能在不正确的状态下开始并提供错误的数据。
图3A、3B、4A和4B示出了根据本发明的示例实施方式，不同的时间在图2所示的接收电路114的选定点处的信号电平。图3A示出了当输入信号205从高到低转换时的情况，其中输入信号的高电平是0.9伏而接收电路114的内部电源电平225是1.8伏。在时间t1，输入信号205从高到低转换，从而使FET 215截止。在电容240的两端看到输入信号205的转换，导致该电容和电阻235之间的节点270处相应的电压改变。作为对节点270变低的响应，反相器将输出275驱动为高。该高电压与内部电源电平225一致，或者在该情况下为1.8伏。NOR门245从反相器接收到“1”并在FET 210的栅极处产生低或“0”。这开启了FET 210，并使得在时间t3，节点220上的电压被驱动到内部电源电平225。一组反相器产生了作为节点220处的电压的反相版本的内部信号250。相应地，在时间t4，内部信号250从高到低改变。NOR门245从将节点220处的电压作为输入的两个反相器接收“1”信号，从而使得FET 210保持导通。当电阻235上拉节点270，导致转换检测电路中的反相器的输出275为低时，在时间t5，转换检测电路230继续其稳态信号电平。
图3B示出了与图3A相同，输出信号205从高到低转换的情况，然而，输入信号的高电平是3.3伏，接收电路114的内部电源电平225保持在1.8伏。很多操作与关于图3A讨论的操作相同。一个不同之处在于输入信号205的电压摆动更大。相应地，这导致节点270处更大的电压摆动。由于电路的RC时间常数固定，该更大的电压摆动导致t1和t5之间更长的时间周期。本领域技术人员应该认识到，可以选择RC值以满足不同的信令标准。例如，以对输入信号的小电压转换更不敏感为代价，可以使用更强的上拉以减少t1和t5之间的周期。在具体的实施方式中，可以使用可变电阻电路或组件来替代电阻235。因此，该装置可以被配置为针对不同的应用改变电阻，使得信号兼容性上的灵活度增加。在相似的例子中，可以用可变电容电路或组件替换电容240。
图4A描述了输入信号205从低到高转换时的情况，其中，输入信号的高电平是0.9伏，而接收电路114的内部电源电平225是1.8伏。在时间t1，输入信号205从低到高转换，因而使得FET 215开启。从电容240两端看到输入信号205的转换，在节点270处的电压中产生相应的尖峰。该电压尖峰可导致反相器的输出275中小的假信号(glitch)。在一个实施方式中，可以增加附加的滤波电路以对这种假信号进行补偿。例如，可以在输出275增加滤波电容以滤除这样的小的假信号。不论如何，在时间t2，转换检测电路230中的反相器的输出275保持低。相应地，当输入信号从高到低转换时，转换检测电路230不导致内部信号250中的改变。在时间t3，FET 210驱动节点220处的电压从高到低。两个反相器在NOR门245的输入上产生相应的“0”，这与低的输出275合并，导致NOR门输出“1”以关闭FET215。在时间t4，内部信号250从低变到高。
图4B示出了和图4A相同，输出信号205从低到高转换的情况，然而，输入信号的高电平是3.3伏，接收电路114的内部电源电平225保持在1.8伏。
以上描述并在图中示出的各种实施方式仅通过示例说明的方式提供，而不能将其解释为对本发明的限制。基于以上的讨论和说明，本领域技术人员将很容易认识到，在不严格遵循在此示出并描述的示例实施方式和应用的情况下，可以对本发明进行不同的修改和改变。这样的修改和改变未背离在下面的权利要求中阐明的本发明的实际范围。
Claims (16)
1、一种集成电路，所述集成电路产生具有上开关阈值Voh和下开关阈值Vol的内部信号，所述内部信号响应于具有下开关阈值Vil和不同于内部信号的Voh的上开关阈值Vil的输入信号，所述集成电路包括：
检测电路，利用所述输入信号的电容性耦合以将所述检测电路与所述输入信号的稳态值隔离，并产生指示所述输入信号从高于Vih到低于Vih的转换的检测信号；
第一场效应晶体管，响应所述检测信号，驱动所述内部信号高于Voh，并且响应超过Vil的输入信号，释放所述内部信号；以及
第二场效应晶体管，响应高于Vil的输入信号，驱动所述内部信号低于Vol，并且响应低于Vil的输入信号，释放所述内部信号。
2、根据权利要求1所述的电路，其中，所述检测电路包括提供所述电容性耦合的电容，以及在所述电容与所述输入信号相隔离的一侧的上拉电阻和下拉电阻之一。
3、根据权利要求1所述的电路，还包括以所述检测信号和所述内部信号作为输入并且输出控制所述第一场效应晶体管的NOR门。
4、根据权利要求1所述的电路，其中，所述第一场效应晶体管具有连接到所述集成电路的内部参考电压的漏极以及连接到所述内部信号的源极。
5、根据权利要求1所述的电路，其中，所述集成电路不具有与Vih相对应的参考电压。
6、根据权利要求1所述的电路，其中，所述内部信号表示具有1状态和相反的0状态的数字信号，并且所述电路还包括用于将所述内部信号改变到相反状态的反相器。
7、根据权利要求1所述的电路，其中，所述第一场效应晶体管具有连接到所述集成电路的内部参考电压的漏极和连接到所述内部信号的源极，并且所述第二场效应晶体管具有连接到所述内部信号的漏极和连接到另一个内部参考电压的源极。
8、根据权利要求7所述的电路，其中，所述第一场效应晶体管具有连接到对所述检测信号和所述内部信号作出响应的信号的栅极，并且其中，所述第二场效应晶体管具有连接到所述输入信号的栅极。
9、根据权利要求1所述的电路，还包括与所述输入信号无关的复位输入，将所述内部信号置于高于Voh和低于Vil之一。
10、一种电路装置，用于通过提供第一信令范围的输出信号，接收指示第一状态和第二状态的输入信号，所述第一信令范围的输出信号对在第二信令范围工作的所述输入信号作出响应，第一信令范围的针对第一状态的电压与第二信令范围的针对第一状态的电压不兼容，所述电路装置包括：
第一开关，当启动时，驱动节点到所述第一信令范围的所述第一状态；
第二开关，当启动时，驱动所述节点到所述第一信令范围的所述第二状态；
转换检测电路，利用所述输入信号的电容性耦合将所述转换检测电路与所述输入信号的稳态值隔离，检测所述第二信令范围中所述输入信号从所述第一状态到所述第二状态的转换；以及
控制电路，用于响应检测所述转换的所述转换检测电路以启动所述第一开关，响应处于所述第一状态的所述输入信号以关闭所述第一开关，响应所述处于第一状态的输入信号以开启第二开关，响应处于所述第二状态的所述输入信号以关闭所述第二开关。
11、根据权利要求10所述的装置，其中，所述第一状态表示数字高信令电平，所述第二状态表示数字低信令电平。
12、根据权利要求10所述的装置，其中，所述第一开关和所述第二开关是场效应晶体管。
13、根据权利要求10所述的装置，其中，所述输入信号是数字信号。
14、根据权利要求10所述的装置，其中，所述第一状态表示数字低，所述第二状态表示数字高。
15、根据权利要求10所述的装置，还包括复位信号，与所述输入信号无关地将所述内部信号置于所述第一状态和所述第二状态之一。
16、一种电路装置，用于通过提供第一信令范围的输出信号，接收第一状态和第二状态的输入信号指示，所述第一信令范围的输出信号对在第二信令范围工作的输入信号作出响应，所述第一信令范围的针对所述第一状态的电压与所述第二信令范围的针对所述第一状态的电压不兼容，所述电路装置包括：
第一开关装置，用于驱动所述输出信号到所述第一信令范围的所述第一状态；
第二开关装置，用于驱动所述输出信号到所述第一信令范围的所述第二状态；
转换检测装置，用于利用输入信号的电容性耦合以将所述检测电路与所述输入信号的稳态值隔离，检测所述输入信号的转换；以及
控制电路装置，用于响应所述输入信号的状态、来自所述检测装置的信号以及所述输出信号的当前状态，控制所述第一开关和所述第二开关。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US89565207P | 2007-03-19 | 2007-03-19 | |
| US60/895,652 | 2007-03-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101636909A true CN101636909A (zh) | 2010-01-27 |
Family
ID=39575695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880008921A Pending CN101636909A (zh) | 2007-03-19 | 2008-03-19 | 用于将输入信号转换成不同电压范围的输出信号的装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7872501B2 (zh) |
| EP (1) | EP2137819B1 (zh) |
| CN (1) | CN101636909A (zh) |
| AT (1) | ATE535058T1 (zh) |
| WO (1) | WO2008114227A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102945013A (zh) * | 2012-10-26 | 2013-02-27 | 秦皇岛博硕光电设备股份有限公司 | 输入输出信号调理系统 |
| CN103634075A (zh) * | 2012-08-20 | 2014-03-12 | 德克萨斯仪器股份有限公司 | 高速数据传输 |
| CN105337603A (zh) * | 2014-07-31 | 2016-02-17 | 国际商业机器公司 | 用于供电门控的电路和方法 |
| CN111697830A (zh) * | 2020-07-08 | 2020-09-22 | 湖南国科微电子股份有限公司 | 一种低压转高压的电压转换电路及电压转换集成芯片 |
| WO2021103121A1 (zh) * | 2019-11-27 | 2021-06-03 | 珠海复旦创新研究院 | 一种滞回信号检测电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210232449A1 (en) * | 2020-01-28 | 2021-07-29 | Curbell Medical Products, Inc. | Asynchronous digital protocol generator for one-way communication streams |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896043A (en) * | 1989-02-10 | 1999-04-20 | Fuji Electric Co., Ltd. | Level shift circuit |
| US4978870A (en) * | 1989-07-19 | 1990-12-18 | Industrial Technology Research Institute | CMOS digital level shifter circuit |
| US6734705B2 (en) | 2001-08-29 | 2004-05-11 | Texas Instruments Incorporated | Technique for improving propagation delay of low voltage to high voltage level shifters |
| TWI256545B (en) * | 2004-09-27 | 2006-06-11 | Mitac Technology Corp | Circuitry and method of CPU for saving power |
| US7282954B2 (en) * | 2006-01-26 | 2007-10-16 | Avnera Corporation | Capacitor-coupled level shifter with duty-cycle independence |
| US7750687B2 (en) * | 2006-10-11 | 2010-07-06 | Infineon Technologies Ag | Circuit arrangement comprising a level shifter and method |
| KR100788356B1 (ko) * | 2006-10-26 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기 |
| US7554379B2 (en) * | 2007-02-23 | 2009-06-30 | Integrated Device Technology, Inc. | High-speed, low-power level shifter for mixed signal-level environments |
-
2008
- 2008-03-19 US US12/531,438 patent/US7872501B2/en active Active
- 2008-03-19 EP EP08719778A patent/EP2137819B1/en active Active
- 2008-03-19 CN CN200880008921A patent/CN101636909A/zh active Pending
- 2008-03-19 WO PCT/IB2008/051053 patent/WO2008114227A1/en active Application Filing
- 2008-03-19 AT AT08719778T patent/ATE535058T1/de active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103634075A (zh) * | 2012-08-20 | 2014-03-12 | 德克萨斯仪器股份有限公司 | 高速数据传输 |
| CN103634075B (zh) * | 2012-08-20 | 2019-07-16 | 德克萨斯仪器股份有限公司 | 高速数据传输方法和装置 |
| CN102945013A (zh) * | 2012-10-26 | 2013-02-27 | 秦皇岛博硕光电设备股份有限公司 | 输入输出信号调理系统 |
| CN102945013B (zh) * | 2012-10-26 | 2015-07-01 | 秦皇岛博硕光电设备股份有限公司 | 输入输出信号调理系统 |
| CN105337603A (zh) * | 2014-07-31 | 2016-02-17 | 国际商业机器公司 | 用于供电门控的电路和方法 |
| CN105337603B (zh) * | 2014-07-31 | 2018-09-18 | 国际商业机器公司 | 用于供电门控的电路和方法 |
| WO2021103121A1 (zh) * | 2019-11-27 | 2021-06-03 | 珠海复旦创新研究院 | 一种滞回信号检测电路 |
| CN111697830A (zh) * | 2020-07-08 | 2020-09-22 | 湖南国科微电子股份有限公司 | 一种低压转高压的电压转换电路及电压转换集成芯片 |
| CN111697830B (zh) * | 2020-07-08 | 2021-11-12 | 湖南国科微电子股份有限公司 | 一种低压转高压的电压转换电路及电压转换集成芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE535058T1 (de) | 2011-12-15 |
| WO2008114227A1 (en) | 2008-09-25 |
| US7872501B2 (en) | 2011-01-18 |
| US20100194432A1 (en) | 2010-08-05 |
| EP2137819A1 (en) | 2009-12-30 |
| EP2137819B1 (en) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061299B2 (en) | Bidirectional level shifter | |
| US7215043B2 (en) | Power supply voltage switch circuit | |
| JP3763775B2 (ja) | 電源立ち上がり時の動作を安定化したレベルコンバータ回路 | |
| CN1957531B (zh) | 先断后通预驱动器 | |
| CN101636909A (zh) | 用于将输入信号转换成不同电压范围的输出信号的装置 | |
| US7868659B2 (en) | I/O buffer with twice the supply voltage tolerance using normal supply voltage devices | |
| US8698543B1 (en) | Interface to a serial communications bus | |
| US6066975A (en) | Level converter circuit | |
| US6819159B1 (en) | Level shifter circuit | |
| CN112650377B (zh) | 一种i2c总线上拉供电方法、电路及芯片 | |
| US9219481B2 (en) | Capacitive coupling, asynchronous electronic level shifter circuit | |
| US6940333B2 (en) | High-to-low level shifter | |
| WO2010027452A2 (en) | Power supply insensitive voltage level translator | |
| US20070085590A1 (en) | Level shift circuit | |
| CN101290712B (zh) | 输出电流抽运电路以及使用该电路的远程控制器 | |
| CN106301338B (zh) | 接收电路 | |
| US7679421B1 (en) | Level shift circuit | |
| JP4810338B2 (ja) | レベル変換バススイッチ | |
| KR20100133610A (ko) | 전압 레벨 시프터 | |
| US6424173B1 (en) | Voltage translators with zero static power and predictable performance | |
| CN101123431B (zh) | 电流型逻辑-cmos转换器 | |
| US11863189B2 (en) | Input buffer circuit | |
| CN102386764B (zh) | 电压移转器与电压移转方法 | |
| KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
| CN108695271B (zh) | 用于将参考电压供应到不同技术的多个管芯的系统和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20100127 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |