CN101632227A - 用于执行逻辑函数的电子装置 - Google Patents

用于执行逻辑函数的电子装置 Download PDF

Info

Publication number
CN101632227A
CN101632227A CN200780050506.1A CN200780050506A CN101632227A CN 101632227 A CN101632227 A CN 101632227A CN 200780050506 A CN200780050506 A CN 200780050506A CN 101632227 A CN101632227 A CN 101632227A
Authority
CN
China
Prior art keywords
anode
grid
photocathode
electrode
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780050506.1A
Other languages
English (en)
Other versions
CN101632227B (zh
Inventor
埃雷兹·哈拉米
他玛·雷文
吉拉德·狄亚曼特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatrans Group SA
Original Assignee
Novatrans Group SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatrans Group SA filed Critical Novatrans Group SA
Publication of CN101632227A publication Critical patent/CN101632227A/zh
Application granted granted Critical
Publication of CN101632227B publication Critical patent/CN101632227B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/06—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using vacuum tubes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/54—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements of vacuum tubes
    • H03K17/545—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements of vacuum tubes using microengineered devices, e.g. field emission devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了一种用于执行至少一个逻辑函数的电子装置。该装置包括与电子引出器相关联的基于电子发射的电极布置。电极布置包括至少一个基本单元(100A，100B)，其包含光电阴极、阳极和在光电阴极(101)和阳极(111)之间界定的腔旁布置的一个或更多的栅极(121)。所述一个或更多的栅极可连接到电压供给单元以通过分别相应于一个或更多的逻辑值的一个或更多的输入电压信号操作。所述阳极(111)可操作为浮动电极，从所述浮动电极读取指示所产生的逻辑函数的装置的电输出。阳极(111)电连接到同一装置的另一个阴极－阳极单元(100B)的光电阴极(102)，或连接到另一个电子装置的电极。

Description

用于执行逻辑函数的电子装置
发明领域
本发明涉及用于在电路中执行逻辑运算的装置。
发明背景
数字电路用于存储和操纵数字数据。数据以二进制形式存储，且其操纵经由逻辑运算执行。数字电路的标准部件晶体管和二极管本质上起阻碍或允许电流流动的“开关”的作用。在偏压极限下工作时，这种开关可处于截止或饱和状态，分别相应于几乎无电流的状态或最大电流的状态。电路被设计成利用此性质，以使得晶体管或二极管作为二进制位的物理表示。数字电路通常包含称为“逻辑门”的较小的电子电路。每个逻辑门都是这种电控“开关”的布置，并对其输入信号，即对电流及/或电压应用布尔逻辑的函数。输出为电流或电压，本身为能反过来控制其他逻辑门的单个位(single bit)的表示。
有几种不同类型的逻辑门：
二极管逻辑(DL)门使用二极管执行AND和OR逻辑函数。它们是简单且廉价的，但是它们易于使数字信号迅速降级，且不能执行NOT(求反)函数。
电阻-晶体管逻辑(RTL)门使用可操作以组合多个输入信号的晶体管。这些晶体管还放大并反置合成的组合信号，因而通常包括附加的晶体管以再反置输出。此组合提供净输出信号(clean output signal)并视需要提供求反或非求反。RTL门几乎与DL门一样简单并一直很廉价，但它们对于每个门从电源吸取大量的电流。另一个限制是RTL门不能以现代计算机所使用的高速转换。
二极管-晶体管逻辑(DTL)门使用二极管执行逻辑AND或OR函数，并随后用晶体管放大结果。这些逻辑门本质上采用DL门并向输出添加晶体管，以便提供逻辑求反和恢复信号。
集成电路结构使得用晶体管代替DTL门中的输入二极管更为有效。结果得到了晶体管-晶体管逻辑(TTL)门，该TTL门成为了许多年来的标准。TTL装置使用双极晶体管开关并将二进制值定义为：0-0.8V＝‘0’，2-5V＝‘1’。它们是廉价的，但吸取很多功率(单独的门可吸取3-4mA)并必须被供给+5V的输入电压。小功率Schottky版本的TTL芯片吸取20％的功率，但是较昂贵。
发射极耦合逻辑(ECL)门设计成通过在允许晶体管变得饱和时避免固有的“滞后”，而非常高速地操作。逻辑门中的晶体管从不完全截止或饱和，而总是保持在它们的有效工作区域。结果，晶体管没有“电荷储存”时间，并因此能够更加迅速地改变状态。然而，这些门要求大量的电流以正确地操作。
互补金属氧物半导体晶体管(CMOS)装置由MOSFET制成。它们对功率的要求远低于TTL装置并在大范围的供给电压(例如3-18V)下工作，但对静电极其敏感。
PMOS和NMOS(P沟道和N沟道金属氧化物半导体)装置提供比TTL芯片更高的元件密度，但与CMOS一样，对由放电引起的损害敏感。此类装置没有和CMOS一样多的TTL芯片等价物，而是主要用于VLSI大规模集成电路。
授予本申请的受让人的WO2006/077596公开了一种用于使用在真空中运动的自由电子来实现逻辑函数的装置。根据此技术，通过响应于某个输入场对一个或更多的浮动电极(floating electrode)充电/放电而生成装置输出，且该输出读为被充电的/被放电的浮动电极上的电位。该装置包括配置成界定用于自由带电粒子的传播的真空空间的一个或更多的基本电极单元，还包括用于供给输入信号的输入组件，以及邻近于输入组件提供并用于自其读取输出信号的浮动电极组件。浮动电极布置配置成界定自由带电粒子的至少一个源和至少一个目标，充电的粒子被引向该目标，且浮动电极可响应于输入信号充电和放电，由此生成基本单元的输出。
一般说明
本领域需要一种用于在电子电路中使用的逻辑装置，所述逻辑装置能够由于使用电子从阴极光电发射或热发射而具有改进的性能，且所述逻辑装置易于制造，例如使用普通的集成技术制造。
本发明提供了一种逻辑门装置，其利用电子从阴极光电发射或热发射，配置成操作为NOT、NOR、NAND、OR、AND和XOR逻辑门中的至少一种。本发明的装置利用自由空间电子传播(例如在真空中)，并包括与电子引出器(electron extractor)(照射源及/或温度源)和可控操作的电压供给相关联的电极布置。
根据本发明的一些实施方式，电极布置包括至少一个基本单元，所述至少一个基本单元包括光电阴极、阳极、在阴极-阳极腔旁的一个或更多的栅极。阳极为用于读取/提供装置输出的浮动电极。阳极可配置成提供另一个阴极-阳极单元(有栅极或没有栅极)的光电阴极，或可以是另一个晶体管结构，例如CMOS的栅极。对于基本单元的栅极，其被用于供应输入信号。这样的输入信号可以是另一个晶体管结构，例如基于CMOS的结构的输出。
根据以上实施方式的一些实例，电极布置包括至少两个阴极(例如光电阴极)连同至少两个各自的阳极，以及至少一个栅极。应注意，术语“栅极(gate)”在此指输入电位施加到的电极，且该电极一般影响(例如抑制或偏转)电流的流动。配置使得一个阴极-阳极单元的阳极和另一阴极-阳极单元的阴极为浮动电极(对其没有外部电压供给)并相互电连接。应理解，彼此电连通的浮动阴极和阳极实际上可以实现为相同的阴极-电极(通用板)，但使用相互电连接的两个空间分隔的电极是简化对自此的输出信号的测量的更实际的解决方案。
在这些实施方式中，逻辑装置的电极被布置成空间分隔的关系以界定在第一阴极及其相关联的第一阳极之间的第一电子传播腔和在第二阴极及其相关联的第二阳极之间的第二电子传播腔。电极可安置为两个单元的垂直或横向的布置。栅极可以是环状电极或旁边条(aside stripe)的形式。
相应于逻辑‘0’及/或‘1’的装置输入提供为对栅极的电压供给，或者来自可控操作的电压供给单元或来自另一个电子装置(例如CMOS结构)的输出，视情况而定。装置输出读为在连接的浮动电极(阴极和阳极)的电位，其相应于流动通过装置的电流。
因此，根据本发明的一些实施方式，电极布置能够形成至少两个单元，一个包括阴极、阳极和至少一个栅极；而另一个包括阴极和阳极。在第一单元(例如三极管)中，电流流动受在栅极的输入电位的影响。这反过来影响第二单元(二极管)中的电流流动并影响在第一单元的阳极和第二单元的阴极上读取的输出电位。
第一单元的配置相应于并决定装置执行的逻辑函数。换句话说，第一单元可以有许多配置，每一个都适合于不同的逻辑函数或不同的装置优化，而第二单元(二极管)响应并部分地决定装置输出。
应理解，整个装置的配置可以使相应于逻辑值‘0’和‘1’的输出电位值和相应于相同的逻辑值输入电位值相同。
在一些实施方式中，本装置配置成执行NOT逻辑函数(反相器)及/或执行NOR逻辑函数。一般而言，其他逻辑门可使用这两个来构造，但就面积消耗和组装密度而言，可优选具有较小的、专门的结构用于每个逻辑运算。为NAND、OR、AND和XOR逻辑门描述了附加的实施方式。通过使用多个栅极及/或附加的参考电极并适当地向其供应电压以相应于逻辑‘0’或‘1’，相同的装置配置可用于有选择地实现不同的逻辑门。
根据本发明的一些其他实施方式，逻辑装置包括一个或更多的基本单元，每个基本单元包括阴极(光电阴极)、阳极和栅极的阵列。栅极沿着阴极和阳极之间的腔布置成空间分隔的关系。阴极受到照射(直接的或非直接的)，在阴极和阳极之间保持某一电位电压，而向多个栅极提供输入信号。阴极-阳极腔内的电场分布根据对栅极的输入信号而变化，由此影响通过腔的电流和在阳极的电输出。基本单元的阳极可提供CMOS晶体管的栅极。
根据本发明的另一些实施方式，逻辑装置包括阴极(光电阴极)、分段的(“像素化的”)阳极和(以边带的形式的)栅极布置。后者包括沿着腔轴线相互空间分隔的至少两个栅极和跨过腔相互空间分隔的至少两个栅极。在此配置中，供应给例如四个这样的栅极的电压提供电子从阴极到阳极的十六个不同的路线。
在本发明的一些其他的实施方式中，可以结合以上两个概念。更具体地，装置包括光电阴极、沿着两个垂直的轴相互分隔的栅极，以及分段的阳极，其中阳极段的每一个都与布置成更靠近阳极平面沿着的腔轴线空间分隔的关系的栅极的另一个阵列相关联。此配置允许借助将逻辑函数联系在一起的AND运算符的逻辑函数的更大的组合。
因此，根据本发明的一个广泛的方面，提供了一种用于执行至少一个逻辑函数的电子装置，所述装置包括：与电子引出器相关联的基于电子发射的电极布置，所述电极布置包括包含光电阴极、阳极和布置在所述光电阴极和所述阳极之间界定的腔旁边的一个或更多的栅极的至少一个基本单元，其中所述一个或更多的栅极可连接到电压供给单元以通过分别相应于一个或更多的逻辑值的一个或更多的输入电压信号操作，且所述阳极可操作为浮动电极，从所述浮动电极读取指示所产生的逻辑函数的所述装置的电输出，所述阳极具有以下配置中的一个配置：电连接到另一个阴极-阳极单元的光电阴极，或连接到另一个电子装置的电极。
输入信号可以是另一个电子装置的输出。
在本发明的一些实施方式中，浮动阳极电连接到附加的阴极，所述附加的阴极暴露于所述电子引出器并与附加的阳极相关联。这些可以是三极管和二极管结构，如在上面所描述的。
根据本发明的另一个广泛的方面，提供了一种用于执行至少一个逻辑函数的电子装置，所述装置包括：与电子引出器相关联的基于电子发射的电极布置，所述电极布置包括第一单元和第二单元，所述第一单元包括至少一个阴极、至少一个阳极和至少一个栅极，而所述第二单元包括至少一个阴极和至少一个阳极；所述至少一个栅极可连接到电压供给单元以通过对应地相应于至少一个逻辑值的输入电压操作；所述第一单元的所述阳极和所述第二单元的所述阴极相互电连接，并成为浮动电极，从所述浮动电极读取所述装置的电输出，所述装置的电输出指示响应于施加的至少一个输入电压而流动通过所述装置的电流。
根据本发明的又一广泛的方面，提供了一种用于执行多个逻辑函数的电子装置，所述装置包括一个或更多的基本单元，每个单元都包括与电子引出器相关联的光电阴极、阳极和包括沿着所述光电阴极和阳极之间的腔的至少一个轴线布置成空间分隔的关系的多个栅极的栅极布置，由此允许作为输入电压施加在所述栅极上相应地影响所述腔内的电场的输入信号的多个不同的组合，由此相应于所述输入信号的各自的逻辑函数影响所述阳极处的电输出。
阳极可以是另一个电子装置的栅极。
栅极布置可包括沿着腔延伸的栅极的一维阵列；或在一些其他实施方式中，可包括沿着第一轴线空间分隔的栅极的第一阵列和沿着第二轴线空间分隔的栅极的第二阵列，两轴线大体上垂直于腔轴线。在后面的情况下，栅极操作为从光电阴极发射的电子的偏转器，因而依据所施加的输入电压影响电子的路线。阳极可以是界定阳极段的阵列的分段的电极，电子根据在所述栅极上的所述输入电压的偏转将所述电子指引到选择的一个或更多的阳极段。装置的输出因此可以通过连接表示将要实现的逻辑函数的阳极段而界定。栅极布置可以定位为更靠近光电阴极平面。在一些实施方式中，阳极段与多个栅极相关联，所述栅极被布置成靠近阳极平面沿着所述腔延伸的栅极的至少一个阵列，允许增加所述装置执行的逻辑函数的多样性和复杂性。
因此，根据本发明的另一方面，提供了一种用于执行多个逻辑函数的电子装置，所述装置包括偏转装置以及界定阳极段阵列的分段的阳极，所述偏转装置包括与电子引出器相关联的阴极和包括沿着所述光电阴极和阳极之间的腔的至少一个轴线布置成空间分隔的关系的多个栅极的栅极布置，由此允许作为输入电压施加在所述栅极上相应地影响所述腔内的电场的输入信号的多个不同的组合，电子根据在所述栅极上的输入电压偏转将所述电子指引到选择的一个或更多的阳极段。
附图简述
为了理解本发明并了解其怎样在实际中实现，现将参考附图，仅以非限制性的实施例的方式，来描述实施方式，附图中：
图1是可操作为NOT逻辑门的本发明的逻辑门装置的实施例的示意图；
图2A和2B分别示意性地示出了可操作为NOR逻辑门的两个实例的本发明的装置的两个实施例；
图3是可操作为NAND门的本发明的装置的又一实施例的示意图；
图4举例说明了可操作为OR或AND逻辑门的本发明的装置；
图5显示了可操作为XOR逻辑门的本发明的装置的又一个实施例；
图6举例说明了根据本发明的另一个实施方式的逻辑装置；
图7举例说明了根据本发明的又一实施方式的逻辑装置；以及
图8比较了本发明的逻辑装置的性能与实现类似的逻辑函数的基于CMOS的装置的性能。
示例性实施方式详述
本发明提供了配置成实现各种逻辑函数，例如NOT、NOR、NAND、OR、AND和XOR的新颖的电子装置。本发明利用基于电子从阴极发射(可以是光发射或热发射)的原理的自由电子传播(例如在真空中)。更具体地，本发明与光电阴极一起使用并因此关于此特定的实现在下面描述，但应理解，本发明不限于此特定的实现。
根据本发明的一些实施方式，电子装置包括界定第一和第二阴极-阳极单元和在第一阴极-阳极单元内的栅极的电极布置。(具有一个或更多的栅极)的第一单元的阳极和第二单元(二极管)的阴极为浮动电极(没有到那里的外加电压供给)并且相互电连接。装置输入提供给栅极，而装置输出在浮动电极上读出并指示通过装置的电流。
参考图1，其示意性地显示了根据上述实施方式的本发明的逻辑门装置100的实施例。在本非限制性的实施例中，装置100具有大体上圆柱地对称的结构。在本实施例中，装置100配置成操作为逻辑反相器(NOT门)。
装置100包括电极布置，所述电极布置包括两个光电阴极101和102、两个阳极111和112以及在光电阴极101和阳极111之间的栅极121(环状电极，示出了其截面)。光电阴极101和阳极111形成第一阴极-阳极单元100A，而光电阴极102和其关联的阳极112形成第二阴极-阳极单元100B。栅极121与第一阴极-阳极单元100A关联。因此，在此使用单个栅极的实施例中，装置由三极管结构100A和二极管结构100B形成。在此实施例中，所有的电极101、121、111、102和112是垂直对齐的，位于空间分隔的大体上平行的平面内。阳极111和光电阴极102为浮动电极并且它们之间电连接。在第一及/或第二阴极-阳极单元的电极间的空间内的介质可包含处在期望压力的气体，或期望程度的真空，尽管优选电极间距离不超过穿过介质的带电粒子的平均自由程。
光电阴极101和102可受到来自照射源103的照射。应理解，光电阴极102的照射保证使其放电。操作中，光电阴极102总是对阳极111放电。阳极111(和光电阴极102)处产生的电位仅依赖于由栅极上的输入电压生成的场。如果输入电压允许电流流过装置，则浮动电极处的电压将约是VDD的一半，其中光电阴极101处于地电位而阳极112处于某个非零电位VDD(如下面将更具体地说明的)。如果电子不能达到阳极111，则浮动电极处的电位Vout将约是Vdd。应注意，电流决定装置的充电/放电发生的速度，因此决定装置的速度。决定电流强度的参数主要是照射源的光功率以及VDD的绝对值和阴极到阳极距离。
照射源可由光发射单元(包括一个或更多的光发射器)构成，或由与远处的光发射器关联的光引导单元，例如光学窗口，例如在支承光电阴极层的基板中制成的光学窗口构成。光电阴极的照射可包括直接照射(如在图1中由相对于光电阴极102的实线举例说明的)，对外表面的照射(“背照”，如图中由相对于光电阴极101的虚线举例说明的)，及/或自阳极的反射(如图中由相对于光电阴极101的虚线举例说明的)。对光电阴极的照射使电子从那里发射。
光电阴极101和阳极112连接到可控电压供给(这里没有明确显示)。在此描述中，光电阴极101处于地电位而阳极112处于某个非零电位VDD。从电压供给单元105供给栅极121输入电压Vin，所述电压供给单元105可以是可由控制单元109控制的可控电压供给，或者可以由另一个装置(没有明确显示)的输出构成。装置100的输出为示出的输出电压Vout，其由适当的电检测器(electrical detector)107读出或起另一个装置的输入的作用。输出电压Vout读为连接的浮动电极的电位，并受响应于栅极上的输入电压而流过装置的电流的影响。因此，检测到的输出电压指示受输入电压信号影响的通过装置的电流。
如上所指出的，配置成作为逻辑反相器工作的装置100包括两个装置：三极管100A(第一阴极-阳极单元，其由光电阴极101，阳极111和栅极121组成)和二极管100B(第二阴极-阳极单元，其由光电阴极102和阳极112组成)。对于二极管，在对光电阴极102的给定照射下，光电阴极102处的电场由光电阴极102和阳极112之间的电位差Vd和它们之间的距离Dd决定。对于三极管，在对其的给定照射下，光电阴极101处的电场由有效电势Vt＝V栅极+V阳极/μ近似，其中V栅极是栅极121相对于光电阴极101的电位的电位，V阳极是阳极111相对于光电阴极101的电位的电位，以及μ是几何因子，对于给定的电极几何形状为常数，且μ＞1。
三极管和二极管装置的每一个都具有典型的I/V特性，关于所述特性可特别可界定两点：最大电流最低光电阴极-阳极电压点(其中阳极相对于光电阴极是负的)，以及近零电流和高(负)电压点。至少某种程度上近似地，装置的特性可由蔡尔德定律(Child′s Law)表示，由此流过装置的电流受结果的空间电荷限制。因此，对于二极管，电流Id与Vd 3/2/Dd 2成比例。对于三极管，存在类似的关系，由此电流It与Vt 3/2/Dt 2成比例，其中Dt为光电阴极101和阳极111之间的有效“距离”，该有效“距离”依赖于阴极101、栅极121和阳极111之间的距离，并且依赖于几何因子μ。在此实施方式中，装置制造成使得它们的有效距离Dd和Dt是相似的。
由于电极一般由不同的材料(例如，Au和Al)制成，因此，除了施加的电位差外，还有在相接触的每对电极之间产生的接触电位差。在图1的实施例中，考虑两个接触电位差：光电阴极101和阳极111之间的电位差VCPD_PA,光电阴极101和栅极121之间的电位差VCPD_PG。应注意在此注释中，VCPD越高，阻止电子到达阳极的减速场越强。
在下文中，定义逻辑输出‘0’为相应于当有某个非零电流I＞0流过反相器装置100时的输出电压Vout，而定义逻辑输出‘1’为相应于当没有电流流过装置，I＝0时的输出电压Vout。
当I＞0时，电流于是流过三极管100A和二极管100B，假定三极管100A和二极管100B工作在空间电荷区域(regime)中。空间电荷电流根据以上的关系确定，且对装置工作在空间电荷区域中来说，光电发射电流必须较大。因此，光照强度(采用适当的光电阴极量子产率)应足以产生所需的电流。因为在两个装置中有效光电阴极-阳极距离选择为相似的，这种情况下，输出电压约为VDD的一半。因此，Vout ≈VDD/2相应于逻辑输出‘0’。应注意，装置不一定在空间电荷区域中工作，还可以在非空间电荷受限区域，或两者的结合中工作。
当I＝0时，三极管100A和二极管100B都在不允许从光电阴极101、102发射的电子到达各自的阳极111、112这样的相对电势条件下。三极管的阳极111电连接到二极管的光电阴极102，而这两个电极都是“浮动的”(即没有连接到电压源)。浮动电极上的电位依赖于因从光电阴极101到达阳极111但不能经由光电阴极102逸出的电子的缘故而累积的电荷。此电位实际上由发射的电子的最大动能Kmax决定，因为当阳极相对于各自的光电阴极的有效电势约为(-Kmax/e)(其中e是电子电荷而Kmax是以电子-伏特为单位)时，发射的电子没有足够能量来到达阳极。
当二极管装置100B上的压降Vd满足条件Vd＝(-Kmax/e)+VCPD_PA时，电子不能逸出光电阴极102。
应注意，如果VCPD_PA＞Kmax/e，则Vd将保持为零(因为发射的电子没有足够的能量来到达阳极)，但如果二极管上最初的压降大于(-Kmax/e+VCPD_PA)，则这是Vd最终将达到的值，由此电子不能再逸出且I＝0。
为了举出数值实例，让我们选择Kmax/e＝0.25V且VCP_DPA＝1.5V。如果最初Vd＝0，则“看到”装置上1.5V的减速场的、具有动能0.25eV的电子将到达光电阴极和阳极间距离Dd的0.25/1.5，并随后将返回光电阴极。将没有电荷的转移，而因此二极管上的压降将保持为零。然而，如果最初阳极比光电阴极高1.75V，则以动能0.25eV发射的电子将到达阳极。第一个电子将以1.75-1.5+0.25＝0.5eV的总动能到达阳极。电子从光电阴极到阳极的转移导致光电阴极变得具有的正电荷变多(more positive)(或阳极变得具有的正电荷变少(less positive))，而因此降低二极管上的压降。阳极和光电阴极之间的电位差降低的量源自于阳极-光电阴极电容：电容越小，电位降越大。一旦发射的电子以零动能到达阳极，光电阴极将停止失去电子。在这发生后，电子再不能到达阳极。这在下列条件被满足时发生：
Vd-1.5+0.25＝0→Vd＝1.25V＝(-Kmax/e)+VCPD_PA
考虑当I＝0、Vd＝(-Kmax/e)+VCPD_PA时二极管上的电位降，可通过加上阳极电位VDD确定输出电压。因此，对于I＝0，输出电压为Vout＝VDD-Vd＝VDD+Kmax/e-VCPD_PA，而这相应于逻辑输出‘1’。
为了得到求反(即NOT运算)，必需选择合适的材料和光源能量(或波长)，以使得当输入电压Vin(在栅极121施加的)是相应于逻辑‘0’的电压时，输出电压Vout是相应于逻辑‘1’的电压，且反之亦然。此要求总结在了下面的表1中：
表1
Vin Vout   I
VDD/2 VDD+Dmax/e-VCPD_PA   ＝0
VDD+Kmax/e-VCPD_PA VDD/2   ＞0
表1大致正确，但它还没有考虑三极管100A的光电阴极101和栅极121之间的接触电位差VCPD_PG的作用。VCPD_PG的作用对于为栅极和光电阴极之间所施加的电位差造成偏移是必不可少的，这使得有效电势差变为：
V栅极 eff＝V栅极 施加的-VCPD_PG.
其中V栅极 eff是如果VCPD_PG为零时电子可以“看到”的电位。
例如，如果VCPD_PG ＝2.5V，则对栅极121施加+2.5V的正电压相当于当VCPD_PG＝0时向栅极施加0V。把这考虑进去，要求在表2中相适应地给出：
表2
  Vin   Vin eff   Vout  I
  VDD/2   VDD/2-VCPD_PG   VDD+Kmax/e-V-CPD_PA  ＝0
  VDD+Dmax/e-V-CPD_PA   VDD+Kmax/e-V-CPD_PA-VCPD_PG   VDD/2  ＞0
可根据两个附加的要求选择装置性质：
1.对于I＞0，Vin eff＝-Kmax/e。这是不允许有栅极电流的最低栅极电压。假设在此状态下，只要阳极的电位大于VCPD_PA，电流就流过三极管。
2.在三极管的状态‘开’(电流流过三极管)和状态‘关’(没有电流流通)之间的栅极电压Vin eff的差为2·Kmax/e。关于此因子有一定的自由，其也与几何因子μ相关。假设只要μ＞1且在‘开’和‘关’情况下阳极的电位的数量级相同，则在‘关’状态，无论阳极电压怎样，都没有电流流通。
应理解，可以改变或调整数值本身。
从第一个要求，对于I＞0，获得：
Vin eff＝VDD+Kmax/e-VCPD_PA-VCPD_PG＝-Kmax/e。
从第二个要求，对于I＝0，获得：
Vin eff|I＞0-Vin eff|I＝0＝
VDD+Kmax/e-VCPD_PA-VCPD_PG-(VDD/2-VCPD_PG)＝2*Kmax/e。
这导致下面的结果：
VCPD_PG＝VCPD_PA+4*Kmax/e。
VDD＝2*VCPD_PA+2*Kmax/e。
根据本发明并依据以上关系的反相器的性质选择的数值实例由Kmax/e＝0.25V，VCPD_PA＝1.5V，VCPD_PG＝2.5V，VDD＝3.5V给出。
因此，栅极材料和阳极材料间的功函数差应为1eV(例如分别的Au和Al)。将这些数字放入表2，得到下面的表3：
表3
 Vin[V]  Vin eff[V]  Vout[V]  I
 1.75  -0.75  2.25  ＝0
 2.25  -0.25  1.75  ＞0
如果‘0’定义为(+1.75)V而‘1’定义为(+2.25)V，则表3变成下面的表4，其描述反相器：
表4
 Vin  Vout   I
 ′0′  ′1′   ＝0
 ′1′  ′0′   ＞0
应注意，可更改根据本发明的逻辑装置以对快速开关及/或低能耗进行优化。还应注意，根据本发明的装置不必限于光电发射。如直接的例子，也可使用受控热发射。
根据上文公开的原理，利用例如附加的栅极和参考电压，能够实现其他的逻辑函数。
参考显示了分别指定为200A和200B的逻辑NOR门装置的两个实例的图2A和2B。装置200A和200B的每一个都包括配置成大体类似于图1的装置的电极布置，即其中光电阴极、阳极和栅极垂直对齐，分别位于空间分隔的大体上平行的平面内。装置200A和200B的每一个都包括两个光电阴极201和202、两个阳极电极211和212以及两个栅极221和222。在图2A的实例中，栅极是环状电极，而在图2B的实例中，每个栅极都形成显示了截面的“环”的一半。
装置200A和200B的操作的原理大体类似于对图1的反相器的那些描述，只不过装置200A和200B的每一个都包括相应地允许有两个输入电压Vin 1和Vin 2的两个栅极。两个栅极都位于光电阴极201和阳极211之间的空间内，并放置成使得只在两个输入Vin 1和Vin 2相应于逻辑‘0’(即，使用两个电压值中较低的值)时，才没有电流通过装置，I＝0，且输出电压Vout相应于逻辑‘1’(即较高的值)。否则，如果Vin 1和Vin 2的一个或两个相应于‘1’，则I＞0且Vout相应于逻辑‘0’。这总结在了下面描述NOR门的表5中：
表5
 Vin 1  Vin 2  Vout   I
 ′0′  ′0′  ′1′   ＝0
 ′0′   ′1′   ′0′   ＞0
 ′1′   ′0′   ′0′   ＞0
 ′1′   ′1′   ′0′   ＞0
图3示出了本发明的又一实施例。装置300显示为配置成操作为逻辑NAND门。装置300包括垂直对齐的平行电极的布置(圆柱几何结构)，包括两个光电阴极301和302、两个阳极电极311和312以及相应地允许有两个输入电压Vin 1和Vin 2的两个栅极321和322。两个栅极都位于光电阴极301和阳极311之间的空间内。栅极被装配为两个同心环。只在两个输入Vin 1和Vin 2相应于逻辑‘1’(即，两个使用的电压值中的较高值)时，通过装置的I＞0，且Vout相应于‘0’(即较低值)。否则，如果Vin 1和Vin 2的一个或两个相应于逻辑‘0’，则I＝0且Vout相应于‘1’。这总结在了下面描述NAND门的表6中：
表6
 Vin 1  Vin 2  Vout  I
 ′0′  ′0′  ′1′  ＝0
 ′0′  ′1′  ′1′  ＝0
 ′1′  ′0′  ′1′  ＝0
 ′1′  ′1′  ′0′  ＞0
参考举例说明可操作为逻辑OR门或逻辑AND门的装置400的图4。装置包括含有两个光电阴极401和402、两个阳极电极411和412、两个栅极421和422以及参考电压电极(或电极组)430的垂直对齐的电极的布置；并还包括附加的集电极(“阳极”)440，其可以或可以不在内部连接到光电阴极401。两个栅极421和422以及参考电极430位于光电阴极401和阳极411之间的空间内，且栅极面对参考电极放置。使用两个栅极允许有两个输入电压Vin 1和Vin 2。
应注意，区别于先前描述的实施例，此装置利用发射的电子的偏转。因此，在构造特定的几何布局时，有必要考虑电子的能量和速度分布以及光电阴极401的发射区域。不管怎样，在此描述操作的根本原则。
当施加的参考电压Vref相应于逻辑‘0’(较低的值)时，装置起逻辑OR门的作用。让我们考虑从光电阴极401的中心发射的一束细电子束。如果两个输入电压Vin 1和Vin 2相应于‘0’，则发射的电子不被偏转而到达阳极411，导致确定的电流I＞0和相应于逻辑‘0’的输出电压Vout。但如果输入电压Vin 1、Vin 2中的任一个，或它们两个都为‘1’，则电子向着集电极440偏转，导致没有电流流动，I＝0，和输出电压Vout为‘1’。结果总结在了下面描述OR逻辑门的表7中：
表7
 Vin 1  Vin 2  Vout  I
 ′0′  ′0′  ′0′  ＞0
 ′0′  ′1′  ′1′  ＝0
 ′1′  ′0′  ′1′  ＝0
 ′1′  ′1′  ′1′  ＝0
当施加的参考电压Vref相应于逻辑‘1’(较高的值)时，装置400起AND门的作用。让我们再次考虑从光电阴极401的中心发射的一束细电子束。在此装置的操作中，无偏转的电子到达集电极430，而不到达阳极411。因此，如果Vin 1和Vin 2都是‘1’，且发射的电子没被偏转，则I＝0而Vout为‘1’。然而，如果任一Vin 1、Vin 2，或它们两个都为‘0’，则电子向着阳极411偏转，导致I＞0和输出Vout为‘0’。结果总结在了下面描述AND门的表8中：
表8
 Vin 1   Vin 2   Vout   I
 ′0′  ′0′   ′0′   ＞0
 ′0′  ′1′   ′0′   ＞0
 ′1′  ′0′   ′0′   ＞0
 ′1′  ′1′   ′1′   ＝0
装置400作为OR和AND逻辑门操作的主要区别在于，在OR门操作中(施加的参考电压Vref相应于逻辑‘0’)无偏转的电子到达阳极，然而在AND门操作中(施加的参考电压Vref相应于逻辑‘1’)，无偏转的电子到达附加的集电极。这个唯一的区别与对没有明显被偏转的电子发生了什么有关。因此，有可能使用相同的物理装置执行OR或AND，其中通过改变参考电压Vref并使用附加的电压以向着阳极或集电极稍微偏转发射的电子而改变功能。此附加的微小电压可加给Vref。
参考图5，其显示了逻辑XOR门500的实例。装置包括两个光电阴极501和502、两个阳极电极511和512、允许有两个输入电压Vin 1和Vin 2的两个栅极521和522和可在内部连接到光电阴极501的附加的集电极540，其中两个栅极都位于光电阴极501和阳极511之间的空间内。在此实施例中，集电极540是环状电极，而阳极511是圆盘形的且放置在集电极的环内。此装置如在先前所描述的实施例中一样也利用发射的电子的偏转。
让我们考虑从光电阴极501的中心发射的一束细电子束。如果输入电压Vin 1和Vin 2都相应于逻辑‘0’或都相应于逻辑‘1’，则发射的电子不被偏转并因此到达阳极511，导致I＞0和Vout＝‘0’。但如果Vin 1和Vin 2不同，即一个是‘0’而另一个是‘1’，则电子向着集电极540偏转，导致I＝0和Vout＝‘1’。这总结在下面描述XOR门的表9中：
表9
 Vin 1  Vin 2  Vout   I
 ′0′  ′0′  ′0′  ＞0
 ′0′  ′1′  ′1′  ＝0
 ′1′  ′0′  ′1′  ＝0
 ′1′  ′1′  ′0′  ＞0
因此显示本发明提供了一种简单的技术来制造并操作能够利用真空管技术的优点的逻辑门装置。本发明的装置利用实现光电发射或热发射的原理的电极布置。应理解，照射源或温度源可以或可以不是逻辑门装置的结构部分。电极布置由至少两个阴极和它们各自的阳极以及至少一个栅极形成。电子通过装置的传播受输入电压的影响以有选择地提供导致通过装置有某一非零电流或实质上没有电流的某一减速场；或在一些其他实施方式中通过有选择地提供电子的偏转而形成向着阳极的路线。
在本发明的逻辑装置的一些其他实施方式中，装置配置成通过在多个栅极上输入适当的电压改变阴极-阳极腔内的电场以由此影响在阳极的电信号。
参考图6，其示出了这样的逻辑装置600的实例的结构。装置600包括光电阴极601、阳极611和由字母A-K表示的、沿着光电阴极和阳极之间的腔布置成空间分隔的关系的栅极的阵列。可以有选择地给栅极提供预定的电压，例如定义为低和高(其相应于两个布尔值)的电压。
应理解，术语“高电位”和“低电位”指逻辑上相应于两个布尔值‘0’和‘1’的任何两个不同的电位值或范围。例如，在这里公开的一些实施方式中，“高电位”等于发射的电子的最大动能(例如，0.2V)，而“低电位”是零。然而，这在本质上相当于定义“低电位”为负的发射的最大动能(例如，(-0.2)V)，而定义“高电位”为零。一般而言，可以将任意电位加到“高”和“低”电位而不影响工况。这是因为所关心的是电位差，而不是电位的绝对值。
应注意，实现使用标准的CMOS补偿(requite)大的“扇入”(许多输入)的门可以要求多级标准门，每个门都具有有限数量的输入。有其他的门设计，例如每个输入只要求一个晶体管的伪nMOS门。伪nMOS门，相对于标准的CMOS门，允许减小门的尺寸、减小门延迟时间(通过在单级中实现逻辑函数)以及减小复杂性，但通常是以相对于标准的CMOS的功率的增加为代价。因此将来使用CMOS的复杂性的增加是成问题的。
施加给多个栅极的输入信号电压影响腔中的电场分布，腔中的电场分布又反过来影响通过腔的电流和在阳极的电输出。装置100、200、300、400、500的第一阴极-阳极单元的操作大致上类似于装置600的操作，与其不同的是装置600的输出不限定到装置连接到的地方：装置可连接到另一个二极管(如参考图1在以上所举例说明的)或CMOS晶体管结构。在后一种情况中，在执行计算(逻辑运算)之前，阳极应预充电到与光电阴极相比较而言的某一正电压(类似于在基于CMOS的逻辑装置中使用的标准机制)。应注意，装置600的操作的这种双重模式对于上述装置100-500的第一阴极-阳极单元也是可能的，即第一阴极-阳极单元的阳极可连接到CMOS结构，而不连接到第二阴极-阳极单元。
现参考图7，其举例说明了根据本发明的又一实施方式的总体上以700表示的逻辑装置。装置700包括光电阴极702(受到照射)、栅极布置和阳极711。阳极711是界定阳极段的二维阵列的分段单元。栅极布置配置成操作为对从光电阴极发射的电子流的偏转器以适当地影响电子的路线。在本非限制性的实施例中，栅极布置包括两对栅极721A-711B和711C-721D，每对都与两个垂直的轴线之一相关联，并允许四个输入位。电子束根据输入位的值偏转。例如，如果所有的输入位都是‘0’，则电子束将在阳极的左上角到达阳极段。如果所有的输入位都是‘1’，则电子束将到达阳极的右下角段。输入的任何其他的分立的组合将使电子束分别偏转到单独的阳极段。这允许以输入(布尔值)的任何逻辑函数(例如AND、XOR等)的形式生成装置输出。
为执行特定的逻辑函数，所有表示‘1’的阳极段被连接(用电线连接)以形成输出。例如，为执行AND函数，选择最右下方的像素为输出，因为只在所有输入为‘1’时，电子束才到达该像素。
因此，通过将表示将要实现的逻辑函数的阳极段连接在一起来界定装置700的输出。例如，如果要实现下面的函数：f(a，b，c，d)＝a.b.c.d+a.b.c.！d(指(a&b&c&d)OR(a&b&c&(not d)))，则相应于这两种情况下的束的偏离(偏转)的两个阳极段(像素)应连接在一起，应测量来自此连接的电流。如果电流I高于零，则计算的结果为‘1’。如果电流I等于零，则计算的结果为‘0’。应注意，I＞0是逻辑‘1’的解释是任意的，且可能反之亦然。以该方式可实现任何逻辑函数。
还应注意，在同一装置上可能同时有表示所计算的几个函数的几组输出(即几组连接在一起的阳极)。例如，如果所有段(像素)连接在一起而角(corner)的一个段表示AND函数，则在相同的装置中可获得函数AND和NAND。以相同的方式，可以一起实现更复杂的函数。因此，通过适当地用电线连接相应的阳极段，本发明的装置实现任何逻辑函数。
如另外示于图7中的，阳极段的每段都可附加地与沿着腔轴线延伸的栅极的一个或更多的阵列相关联。这允许增加能够由装置执行的逻辑函数的多样性和复杂性。实际上，这可以通过在阳极-段基板内制造槽以界定阳极腔来实现。这样附加的实施方式的两个不同的实例示意性地在附图中关于阳极-段A1和A2显示。如图所示，阳极段A1形成有圆槽，且栅极的阵列G1(例如环状的电极)，栅极的阵列沿着其旁边的槽布置。在阳极-段中使用一个以上的这样的具有栅极的槽(groove-with-gate)允许逻辑函数的甚至更多的多样性及/或复杂性。如关于阳极段A2所举例说明的，其形成有十六个这样的槽的二维阵列(总体以R2表示)，每个槽都与栅极的阵列(总体以G2表示)相关联。
例如，函数f1(a，b，c，d，g，h)＝(a，b，c，d，！(g，h))，F2(a，b，c，d，e，f，g，h)＝(a.b.c.！d.！(e+f+g+h))都可在本发明的单个装置中如下执行：
一般而言，与a，b，c，d操作数有关的计算通过装置的偏转部分(光电阴极和栅极布置)完成，其中函数的其余部分通过第二部分(分段的阳极)完成。第一个函数，f1＝(a.b.c.d.(g+h))如下计算：a.b.c.d在靠近偏转级(stage)的输出中的光电阴极的栅极布置的特定的像素上计算。函数！(g.h)通过特定段的阳极腔中的两个栅极计算，其中g和h电线(wire)连接到所述栅极，这大体上类似于图4的实例，只不过在图7的结构中。在这两个栅极之后的阳极中的电流表示计算的结果。
第二个函数，f2＝(a.b.c.！d.！(e+f+g+h))如下计算：通过装置在偏转级的输出的偏转部分(光电阴极和栅极布置)的特定段来完成a.b.c.！d。在该特定段中，通过腔中的四个栅极计算！(e+f+g+h)(大体上类似于图2B的实例)，其中e，f，g和h电线连接到所述栅极。在这四个栅极之后的阳极中的电流表示计算的结果。
发明人比较了本发明的装置的操作(例如图1、6和7的操作)与普通的基于CMOS的DSP核CPU。比较结果提供在下面的表10中：
表10
基于CMOS的DSP核  基于具有一个或更多的栅极的光电阴极-阳极单元的相同的DSP核
 功率/触发器  53μW   54μW
 功率/DSP核  ～700mW   ～700mW
本发明的装置实现可很宽的扇入(＞10个输入)。本装置以较少的传播级进行宽的门逻辑计算，更快且在功率上更加高效。参考图8，比较本发明的装置与基于CMOS的逻辑装置，显示了两条图线，其呈现了作为输入信号(位)的数目的函数的装置响应的时间延迟：图线P1相应于基于CMOS的装置，而图线P2相应于本发明的装置。如在附图中看到的，基于CMOS的装置的扇入是有限的，且复杂性越高(即输入位的数目越高)，延迟越大。这将不可避免地导致要求有更多的功率、装置更多的覆盖区(footprint)以及更高的成本。而本发明的技术提供了相同的功能且提供了装置响应的相对低的延迟(并因此保持小的覆盖区和功率要求)，并与输入位的数目无关。本发明的装置允许实现如相关(correlation)、卷积、表处理(list-processing)等的宏功能。比较本发明的装置与普通的装置，本发明的装置保证降低功率、降低硅片空间(silicon real-estate)、对于恒定功率提高了处理能力并保证每个时间单位实现更多的函数。在分析同时代的结构时，合成的结构(composite)在功率方面是中性的，而在覆盖区方面是有优势的。本装置构成更复杂的“超指令(super-instruction)”结构。如上所详述的，在DSP-核操作的一般的情况下，本装置与CMOS一样执行逻辑，且不像基于CMOS的装置一样是热受限的。应理解，本发明的装置优于基于CMOS的装置的优点在具有更高的复杂性的逻辑装置中是更本质的。
本领域中的技术人员将容易地认识到可对本发明的实施方式进行更改和变化，而如在上文中所描述的，不偏离在随附的权利要求中界定并由所述权利要求界定的本发明的范围。

Claims (26)

1.一种电子装置，其用于执行至少一个逻辑函数，所述装置包括：与电子引出器相关联的基于电子发射的电极布置，所述电极布置包括包含光电阴极、阳极和布置在所述光电阴极和所述阳极之间界定的腔旁边的一个或更多的栅极的至少一个基本单元，其中所述一个或更多的栅极可连接到电压供给单元以通过分别相应于一个或更多的逻辑值的一个或更多的输入电压信号操作，且所述阳极可操作为浮动电极，从所述浮动电极读取指示所产生的逻辑函数的所述装置的电输出，所述阳极具有以下配置中的一个配置：电连接到另一个阴极-阳极单元的光电阴极，或连接到另一个电子装置的电极。
2.根据权利要求1所述的装置，其中所述输入信号是另一个电子装置的输出。
3.根据权利要求1或2所述的装置，其中所述浮动阳极电连接到附加的阴极，所述附加的阴极暴露于所述电子引出器并与附加的阳极相关联。
4.根据权利要求3所述的装置，其中在至少一个栅极上的至少一个输入电压影响从所述附加的阴极到其相关联的阳极的电流流动，由此影响所述装置的输出。
5.根据权利要求3或4所述的装置，其中对所述一个或更多的栅极的一个或更多的输入电压决定将由所述装置执行的逻辑函数，且由所述附加的阴极和阳极形成的单元的配置决定所述装置的输出，以使得相应于逻辑值‘0’和‘1’的输出电压值和相应于相同的逻辑值的输入电压值是相同的。
6.根据前述权利要求中的任一项所述的装置，其中一个或更多的阴极是与所述电子引出器的照射单元相关联的光电阴极。
7.根据权利要求3至6中任一项所述的装置，其中电位电压保持在所述阴极和所述附加的阳极之间。
8.根据权利要求3至7中任一项所述的装置，其中所述电极布置包括三极管结构和二极管结构，所述三极管结构由所述阴极、阳极和它们之间的栅极形成，而所述二极管结构由所述附加的阴极和阳极形成，所述装置可操作为反相器。
9.根据权利要求3至8中任一项所述的装置，其中所述电极布置包括两个栅极，用于向所述装置供应相应于相同的或不同的逻辑状态的相同或不同的输入电压。
10.根据权利要求9所述的装置，其中所述两个栅极相对于彼此并相对于第一个阴极-阳极单元布置以便允许所述装置操作为NOR、NAND、OR和AND逻辑门中的一种。
11.根据权利要求10所述的装置，其中所述栅极是环状电极。
12.根据权利要求10所述的装置，其中所述栅极配置为半环电极，所述半环电极以空间分隔的关系定位在所述第一个阴极及其关联的阳极之间的大体上的同一平面内，所述装置可操作为NOR逻辑门。
13.根据权利要求3至10中任一项所述的装置，包括参考电极和集电极，所述参考电极用于向所述装置供应相应于逻辑值‘0’和‘1’中任一个的电压值，以及所述集电极位于所述第一个阳极旁，由此对发射的电子提供向所述集电极的有选择的偏转，所述有选择的偏转导致所述第一个阳极处的零电流，所述装置由此操作为OR和AND逻辑门中的任一种。
14.根据权利要求3至12中任一项所述的装置，包括位于所述第一阳极旁的集电极，由此对发射的电子提供向所述集电极的有选择的偏转，所述有选择的偏转导致所述第一个阳极处的零电流。
15.根据权利要求14所述的装置，其中所述集电极是环绕所述第一阳极的环状电极，所述装置可操作为XOR逻辑门。
16.一种用于执行至少一个逻辑函数的电子装置，所述装置包括：与电子引出器相关联的基于电子发射的电极布置，所述电极布置包括第一单元和第二单元，所述第一单元包括至少一个阴极、至少一个阳极和至少一个栅极，而所述第二单元包括至少一个阴极和至少一个阳极；所述至少一个栅极可连接到电压供给单元以通过相应地对应于至少一个逻辑值的输入电压操作；所述第一单元的所述阳极和所述第二单元的所述阴极相互电连接，并成为浮动电极，从所述浮动电极读取所述装置的电输出，所述装置的电输出指示响应于施加的至少一个输入电压而流动通过所述装置的电流。
17.一种电子装置，其用于执行多个逻辑函数，所述装置包括一个或更多的基本单元，每个单元都包括与电子引出器相关联的光电阴极、阳极和栅极布置，所述栅极布置包括沿着所述光电阴极和所述阳极之间的腔的至少一个轴线布置成空间分隔的关系的多个栅极，由此允许作为输入电压施加在所述栅极上相应地影响所述腔内的电场的输入信号的多个不同的组合，由此相应于所述输入信号的各自的逻辑函数影响所述阳极处的电输出。
18.根据权利要求17所述的装置，其中所述阳极是另一个电子装置的栅极。
19.根据权利要求17或18所述的装置，其中所述栅极布置包括沿着所述腔延伸的栅极的一维阵列。
20.根据权利要求17至19中任一项所述的装置，其中所述栅极布置包括沿着第一轴线空间分隔的栅极的第一阵列和沿着第二轴线空间分隔的栅极的第二阵列，所述第一轴线和所述第二轴线大体上垂直于腔轴线，所述栅极布置操作为从所述光电阴极发射的电子的偏转器，由此依据所施加的输入电压影响电子的路线。
21.根据权利要求17至20中任一项所述的装置，其中所述阳极是界定阳极段阵列的分段的电极，电子根据在所述栅极上的所述输入电压的偏转将电子指引到选择的一个或更多的阳极段。
22.根据权利要求21所述的装置，其中所述装置的输出通过连接表示将要实现的逻辑函数的所述阳极段而界定。
23.根据权利要求17至22中任一项所述的装置，其中所述栅极布置定位为更靠近光电阴极平面。
24.根据权利要求21所述的装置，所述阳极段中的至少一些中的每一个都与多个栅极相关联，所述栅极布置成靠近阳极平面沿着所述腔延伸的栅极的至少一个阵列，允许增加所述装置执行的逻辑函数的多样性和复杂性。
25.根据权利要求21所述的装置，其中所述阳极段与至少一个阳极腔相关联，栅极的相应的阵列沿着所述阳极腔延伸。
26.一种用于执行多个逻辑函数的电子装置，所述装置包括偏转装置以及界定阳极段阵列的分段的阳极，所述偏转装置包括与电子引出器相关联的阴极和包括沿着所述光电阴极和阳极之间的腔的至少一个轴线布置成空间分隔的关系的多个栅极的栅极布置，由此允许作为输入电压施加在所述栅极上相应地影响所述腔内的电场的输入信号的多个不同的组合，电子根据在所述栅极上的输入电压偏转将所述电子指引到选择的一个或更多的阳极段。
CN200780050506.1A 2006-11-30 2007-12-02 用于执行逻辑函数的电子装置 Expired - Fee Related CN101632227B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US86171406P 2006-11-30 2006-11-30
US60/861,714 2006-11-30
US96026407P 2007-09-24 2007-09-24
US60/960,264 2007-09-24
PCT/IL2007/001483 WO2008065669A2 (en) 2006-11-30 2007-12-02 Electrical device for performing logic functions

Publications (2)

Publication Number Publication Date
CN101632227A true CN101632227A (zh) 2010-01-20
CN101632227B CN101632227B (zh) 2013-06-05

Family

ID=39329018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780050506.1A Expired - Fee Related CN101632227B (zh) 2006-11-30 2007-12-02 用于执行逻辑函数的电子装置

Country Status (6)

Country Link
US (1) US7847596B2 (zh)
EP (1) EP2127084A2 (zh)
JP (1) JP2010511342A (zh)
CN (1) CN101632227B (zh)
RU (1) RU2009123402A (zh)
WO (1) WO2008065669A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103444082A (zh) * 2011-01-24 2013-12-11 诺瓦特安斯集团有限公司 实现逻辑功能和引导带电粒子的电子装置和方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774480B1 (ko) * 2011-08-16 2017-09-04 에레즈 할라미 전계 효과 트랜지스터의 비접촉 제어를 위한 방법 및 장치 그리고 두 개의 전자 장치들을 상호연결하는 방법
EP3109034B1 (en) * 2015-06-24 2020-07-15 British Telecommunications public limited company Printed logic gate
CN106886767B (zh) * 2017-02-23 2019-07-05 京东方科技集团股份有限公司 一种光学指纹识别装置和显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461297A (en) * 1963-05-10 1969-08-12 Atomic Energy Authority Uk Opto-electronic logic element
US5012153A (en) * 1989-12-22 1991-04-30 Atkinson Gary M Split collector vacuum field effect transistor
US5155420A (en) * 1991-08-05 1992-10-13 Smith Robert T Switching circuits employing field emission devices
CN1856935B (zh) * 2003-09-22 2010-09-01 Nxp股份有限公司 用于提供逻辑门功能和锁存功能的电路
JP4385952B2 (ja) * 2005-01-19 2009-12-16 セイコーエプソン株式会社 電気光学装置、その駆動回路および電子機器
WO2006077596A2 (en) * 2005-01-21 2006-07-27 Novatrans Group Sa Electronic device and method for performing logic functions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103444082A (zh) * 2011-01-24 2013-12-11 诺瓦特安斯集团有限公司 实现逻辑功能和引导带电粒子的电子装置和方法
CN103444082B (zh) * 2011-01-24 2017-06-16 欧依西公司 实现逻辑功能和引导带电粒子的电子装置和方法

Also Published As

Publication number Publication date
WO2008065669A2 (en) 2008-06-05
WO2008065669A3 (en) 2008-11-20
EP2127084A2 (en) 2009-12-02
JP2010511342A (ja) 2010-04-08
US7847596B2 (en) 2010-12-07
US20090322378A1 (en) 2009-12-31
CN101632227B (zh) 2013-06-05
RU2009123402A (ru) 2011-01-10

Similar Documents

Publication Publication Date Title
US7545179B2 (en) Electronic device and method and performing logic functions
CN101632227B (zh) 用于执行逻辑函数的电子装置
US5030895A (en) Field emitter array comparator
US2944165A (en) Semionductive device powered by light
CN106057615B (zh) X射线管
US7886250B2 (en) Reconfigurable integrated circuit
US4346381A (en) Broad band coupling arrangement
US5179429A (en) Magnetic field sensor with split collector contacts for high sensitivity
US4258330A (en) Differential current amplifier
CN103997324A (zh) 模拟最小或最大电压选择器电路
CN110471485A (zh) 一种基于分段电流补偿的总剂量效应加固电路
EP0452919B1 (en) Bi-MOS semiconductor integrated circuit
US2790103A (en) Cathode ray display tube with improved character selection
CN112583399B (zh) 一种高精度的模拟乘除法器
US20150365060A1 (en) Transimpedance amplifier and light reception circuit
CN107203241B (zh) 一种偏置电流产生电路
US4027285A (en) Decode circuitry for bipolar random access memory
US3873978A (en) Keyboard circuit
US5049753A (en) Optically powered charged particle accelerator
KR0121170B1 (ko) 바이시모스 낸드게이트 회로
WO1989000361A1 (en) Level conversion circuit
US5428302A (en) Logic circuit with controlled current supply output
CN113906642A (zh) 一种激光器二极管驱动电路、方法及激光扫描装置
US3053450A (en) Photoelectric digital adder circuit
US2784312A (en) Electronic vacuum tube

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20131202