CN101627546A - 接收装置和接收方法 - Google Patents

接收装置和接收方法 Download PDF

Info

Publication number
CN101627546A
CN101627546A CN200880004778A CN200880004778A CN101627546A CN 101627546 A CN101627546 A CN 101627546A CN 200880004778 A CN200880004778 A CN 200880004778A CN 200880004778 A CN200880004778 A CN 200880004778A CN 101627546 A CN101627546 A CN 101627546A
Authority
CN
China
Prior art keywords
unit
signal
data
data sequence
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880004778A
Other languages
English (en)
Inventor
向井裕人
村上丰
小林圣峰
四方英邦
国枝贤德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101627546A publication Critical patent/CN101627546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J11/0023—Interference mitigation or co-ordination
    • H04J11/0026—Interference mitigation or co-ordination of multi-user interference
    • H04J11/003—Interference mitigation or co-ordination of multi-user interference at the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Radio Transmission System (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

公开了能够缩短并行干扰消除的处理延迟的接收装置。接收装置(200)包括：多个的接收天线(210A、210B)；地址产生单元(2332)，根据预先规定的重新排列规则，变换信道估计值的写入或读出的顺序；信道估计存储单元(2334)，按照变换后的顺序，写入信道估计值；地址产生单元(2338)，根据重新排列规则，变换数据序列的写入或读出的顺序；信号存储单元(2340)，按照变换后的顺序，写入或读出数据序列；复本生成单元(2336)基于信道估计值，将数据序列再次调制而生成复本信号；消除单元(2342)，依序取出信道估计值和数据序列，使用信道估计值、数据序列以及复本信号，生成数据序列的消除了干扰信号的流信号；以及纠错解码单元(2350)，基于流信号，进行纠错解码。

Description

接收装置和接收方法
技术领域
本发明涉及接收从多个发送天线发送的信号的接收装置和接收方法。
背景技术
在使用多个发送接收天线将数据无线传输的方法中有MIMO(multiple-input multiple-output：多进多出)传输。MIMO传输为，从多个发送天线以同一频率，在同一时刻发送不同的信号，在接收端通过信号处理来分离在空间被复用的信号，由此进行接收。作为信号分离方式有并行干扰消除(例如，非专利文献1)。在并行干扰消除中，首先，使用将信号分离一次并进行解调所获得的结果，进行再次调制，由此生成复本信号。接着，使用生成的复本信号，从接收信号中消除干扰信号。然后，进行再次解调而获得接收数据。这样反复进行再次调制和再次解调，能够改善接收特性。
以往，作为在这样的状况下，缩短OFDM(Orthogonal Frequency DivisionMultiplexing：正交频分复用)信号的接收延迟的方法有，将在OFDM接收装置的多处存在的数据的重新排列处理汇总为一个处理的方法(例如，专利文献1)。通过交织和解交织来进行将数据重新排列的处理。此时，通常为了重新排列数据，需要以某一定量的单位蓄积数据，从而产生处理延迟。
图1表示使用OFDM调制的并行干扰消除的主要的接收处理延迟。在图1中，纵轴表示依次对接收数据进行各种处理，横轴表示经过时间。而且，图1中的长方形表示各种处理结果的数据输出的区间。此时的长方形表示进行FFT(Fast Fourier Transfer：快速傅里叶变换)处理的单位即1OFDM码元的数据。
在图1中，首先，在FFT处理延迟之后，对接收信号10-0进行FFT处理。然后，输出FFT处理后的数据10-2。如专利文献1所示，在FFT处理中，需要蓄积FFT处理单位的数据，从而产生处理延迟10-1。
接着，对FFT处理后的数据进行解交织处理。由于在解交织中，为了重新排列而需要蓄积数据，所以在解交织处理延迟10-3之后输出解交织后的数据10-4。
然后，对解交织后的数据进行纠错解码，在纠错解码处理延迟10-5之后输出纠错后的数据10-6。
接着，在并行干扰消除中，为了消除干扰信号，进行再次调制处理。此时，为了进行再次调制，对纠错后的数据进行交织处理。在交织处理中，输入纠错后的数据，在交织处理延迟10-7之后输出交织后的数据10-8。此时，交织处理和解交织处理同样，暂时蓄积重新排列的数据，从而产生处理延迟10-7。对交织后的数据通过消除处理来消除干扰，在消除处理延迟10-9之后输出消除干扰后的数据10-10。
通过解交织，对消除了干扰的信号进行重新排列的处理，在解交织处理延迟10-11之后，输出解交织后的数据10-12。通过纠错解码，对解交织后的数据进行纠错解码，在纠错解码处理延迟10-13之后输出解码数据10-14。
非专利文献1：柴原孝治 他、「並列干涉キヤンセラを用いた誤り訂正符号化MIMO-SDM の特性」、電子情報通信学会2004年総合大会講演論文集B-5-32、2004年
专利文献1：特开第2003-60614号公报
发明内容
本发明需要解决的问题
但是，在专利文献1记载的方法中，为了重新排列数据序列，必须以一定量的重新排列单位蓄积数据，从而重新排列处理需要时间。而且，在专利文献1记载的方法中，在单载波的情况下或在流之间交织规则不同的情况下，存在难以缩短重新排列处理的时间的问题。
本发明的目的是解决上述情况下的问题，以及提供能够缩短并行干扰消除的处理延迟的接收装置和接收方法。
解决问题的方案
为了解决上述问题，本发明包括：多个接收天线，接收数据序列；第一变换单元，根据预先规定的重新排列规则，变换信道估计信息的写入或读出的顺序；第一存储单元，按照所述变换后的顺序，写入或读出所述信道估计信息；第二变换单元，根据所述重新排列规则，变换所述数据序列的写入或读出的顺序；第二存储单元，按照所述变换后的顺序，写入或读出所述数据序列；再次调制单元，基于所述信道估计信息，对所述数据序列进行再次调制而生成再次调制数据；消除单元，按照所述顺序，取出所述第一存储单元中的所述信道估计信息和所述第二存储单元中的所述数据序列，使用所述信道估计信息、所述数据序列以及所述再次调制数据，生成所述数据序列的消除了干扰信号的流信号；以及纠错解码单元，基于所述流信号，进行纠错解码。
发明的效果
根据本发明，能够缩短并行干扰消除的处理延迟。
附图说明
图1是表示以往例的处理延迟时间的说明图。
图2是表示本发明实施方式1的无线传输系统的结构例的图。
图3是实施方式1的发送装置的图。
图4是实施方式1的编码单元的图。
图5是表示一例实施方式1的删截(puncture)方法的说明图。
图6是表示一例实施方式1的交织规则的说明图。
图7是表示一例实施方式1的发送帧格式的图。
图8是表示实施方式1的接收装置的结构例的图。
图9是表示一例实施方式1的解交织规则的说明图。
图10表示地址生成单元和信道估计存储单元的结构例的图。
图11是表示一例地址变换表的图。
图12是表示一例实施方式1的码元解交织的规则的说明图。
图13表示地址生成单元和信号存储单元的结构例的图。
图14是表示实施方式1的解调单元的主要的处理延迟时间的说明图。
图15是表示本发明实施方式2的接收装置的结构例的图。
图16是表示一例实施方式2的交织规则的说明图。
图17是表示一例实施方式2的比特交织规则的说明图。
图18是实施方式2的处理延迟时间的说明图。
图19是表示一例本发明实施方式3的交织规则的说明图。
图20是表示实施方式3的接收装置的结构例的图。
图21是表示信道估计存储电路的结构例的图。
图22是表示一例实施方式3的码元解交织的规则的说明图。
图23是表示信号存储电路的结构例的图。
图24是表示实施方式3的反复解码解交织的一个规则的说明图。
图25是表示实施方式3的反复解码解交织的另一个规则的说明图。
图26是表示实施方式3的处理延迟时间的说明图。
图27是表示本发明实施方式4的接收装置的结构例的图。
图28是表示实施方式4的比特交织单元的结构例的图。
图29是表示本发明实施方式5的接收装置的结构例的图。
具体实施方式
下面，参照附图对本发明的实施方式1至实施方式5进行说明。
(实施方式1)
图2是表示本发明实施方式1的无线传输系统的结构例的图。例如，将图2的无线传输方式说明为在同一时刻并以同一频率发送不同的数据，在空间复用数据的MIMO方式。
在图2中，无线传输系统包括：发送装置100以及接收装置200。
另外，发送装置100包括：调制单元110、无线单元120以及两个发送天线130A、130B。另外，接收装置200包括：两个接收天线210A、210B、无线单元220以及解调单元230。
调制单元110对发送数据进行基带调制。无线单元120对基带调制后的发送数据进行频率变换和放大等处理，并将其输出到各个发送天线130A、130B。各个发送天线130A、130B将无线单元120的输出数据向空中发射。
各个接收天线210A、210B接收从各个发送天线130A、130B发射的数据。无线单元220对通过各个接收天线210A、210B接收到的数据进行频率变换和放大等处理。另外，解调单元230对无线单元220的输出数据进行基带解调，变换为解调数据。
这里，假设从各个发送天线130A、130B输出的发送信号(发送数据)为s1、s2，通过各个接收天线210A、210B接收的接收信号为r1、r2。而且，假设从发送天线130A输出而由接收天线210A接收的信号的传播路径响应为h11，从发送天线130B输出而由接收天线210A接收的信号的传播路径响应为h12。另外，假设从发送天线130A输出而由接收天线210B接收的信号的传播路径响应为h21，从发送天线130B输出而由接收天线210B接收的信号的传播路径响应为h22。由式(1)表示此时的MIMO传输。
r 1 r 2 = h 11 h 12 h 21 h 22 s 1 s 2 + n 1 n 2 . . . ( 1 )
在式(1)中，n1、n2表示热噪音。
[发送装置的调制单元的结构]
图3是图2所示的发送装置100的调制单元110的结构例的图。在图3中，调制单元110包括：编码单元111、删截单元112、变换(parser)单元113、各个交织单元114A、114B、各个映射单元115A、115B以及各个iFFT(inverse Fast Fourier Transfer：快速傅立叶逆变换)单元116A、116B。
编码单元111输入发送数据，对发送数据进行纠解编码即卷积编码。然后，编码单元111输出例如以编码率1/2进行了编码的数据。图4表示此时的编码单元111的结构例。
如图4所示，编码单元111(卷积编码器)包括：多个移位寄存器(τ)以及XOR电路。移位寄存器(τ)以1比特为单位输入要编码的数据并输出到XOR(异或)电路。而且，各个XOR电路分别数据输出XOR运算结果作为编码数据。另外，由于图4的编码单元111对1比特的输入，输出2比特，所以生成编码率1/2的卷积码。
返回到图3，删截单元112输入由编码单元111进行了编码的数据和控制信号118，进行以一定的规则削除所输入的数据的删截处理。然后，删截单元112输出变更了编码率的数据。但是，在编码率1/2的数据传输的情况下，删截单元112直接输出来自编码单元111的输入数据。控制信号118是表示发送分组的数据部分的调制方式和编码率的信号，假设从外部输入该信号。
这里，参照图5，说明将编码率1/2的数据删截为编码率3/4时的方法。
此时，首先假设输入数据以6比特(例如，#1～#6)为一个单位。接着，削除6比特中的两比特(例如#4、#5)。然后，输出剩余的4比特(例如，顺序为#1～#3、#6)。通过该输出，删截为编码率3/4。
另外，删截方法并不限于图5的情况，只要是根据一定的规则，删除比特即可。
图3的变换单元113输入删截后的数据和控制信号118，根据控制信号118选择预先规定的规则，对按照该规则输入的数据进行串/并变换。此时，作为串/并变换的规则的一例有将所输入的数据依序以输出1、输出2、输出1...的顺序反复输出的方法。
另外，串行或并行变换的规则并不限于上述规则，也可以为将输入比特区分为连续的多个比特，以该单位将输出以输出1、输出2、输出1...的顺序反复输出的方法。
交织单元114A输入由变换单元113区分后的一方的数据和控制信号118，根据控制信号118，进行将所输入的输入数据的顺序重新排列的处理。然后，交织单元114A输出重新排列后的数据。
这里，参照图6说明一例QPSK(Quadrature Phase Shift Keying：四相移相键控)调制方式的交织处理。在交织中，将串行输入的数据的104比特作为一个单位，在一个单位内进行将比特的顺序重新排列的处理。
例如，图6表示长13比特×宽8比特的存储区域。图中的序号#1、#2、…、#104表示输出的数据(比特)的顺序。在图6中，从存储区域左上方起，依序排列#1、#2、…、#104。然后，例如按照副载波301、302、303、304、305、…、311、…、352的顺序，读出数据。
于是，从存储区域读出的数据为#1、#2、#27、#28、#53、#54、#79、#80、#3、#4、#29、#30、…、#104的顺序的数据序列。
通过进行上述交织处理，能够分散由于接收信号时间性地变动的衰落的影响而连续产生的突发差错。因此，在接收装置200容易获得纠错的效果，并且提高接收性能。
另外，为在一个码元点上映射多个比特的调制方式(16QAM、64QAM(Quadrature Amplitude Modulation：正交振幅调制)等)时，重新排列顺序以使映射在同一码元的比特成为连续地输入的比特序列即可。
或者，在BPSK(Binary Phase Shift Keying：二相相移键控)调制方式的情况下，映射到一个码元的比特为一个比特。此时，从长13比特×宽4比特的存储区域的左上方开始，以朝右的方向写入。另一方面，从上述存储区域的左上方开始，以朝下的方向读出。
图3的映射单元115A输入交织单元114A中的交织后的数据和控制信号118。根据控制信号选择调制方式，将输入数据映射到由I信号和Q信号构成的复数平面上。该映射为，以BPSK、QPSK、16QAM、64QAM等调制方式进行，并且输出映射到复数平面上的信号。
iFFT单元116A输入由映射单元115A进行了映射的信号。然后，iFFT单元116A通过iFFT处理进行OFDM调制，并输出OFDM调制信号117A。
另外，交织单元114B、映射单元115B以及iFFT单元116B也分别进行与交织单元114A、映射单元115A以及iFFT单元116A同样的处理，iFFT单元116B输出OFDM调制信号117B。
[发送信号的帧格式]
图7是表示一例发送信号s1、s2的帧格式的图。另外，图7中的长方形表示1OFDM码元。
发送信号400(s1、s2)包括：前置码401、发送数据402以及导频403。前置码401是用于由接收装置200进行同步处理和信道估计等的已知信号。
发送数据402是发送信号的实体的数据。导频403是用于由接收装置200估计发送装置100与接收装置200之间的频率误差的已知信号。
[发送装置的解调单元的结构]
图8是表示图2所示的接收装置200的解调单元230的结构例的图。在图8中，解调单元230包括：同步单元2300、各个FFT单元2303A、2303B、信道估计单元2305、信号分离单元2307、各个解映射单元2310A、2310B、各个解交织单元2312A、2312B、逆变换(deparser)单元2314、补删截单元2316以及纠错解码单元2318。另外，解调单元230包括：选择器2320、纠错编码单元2324、删截单元2326、变换(parser)单元2328、各个映射单元2330A、2330B、地址产生单元(第一变换单元)2332、信道估计存储单元(第一存储单元)2334、复本生成单元(再次调制单元)2336以及消除单元2342。
另外，解调单元230包括：地址产生单元(第二变换单元)2338、信号存储单元(第二存储单元)2340、各个解映射单元2344A、2344B、逆变换单元2346、补删截单元2348以及纠错解码单元2350。
这样通过包含上述结构要素，解调单元230反复进行解调处理。也就是说，接收装置200是反复解码方式的接收装置。反复解码方式中，将接收信号进行一次解调后再次调制，生成复本信号。从空间复用的接收信号中减去复本信号。通过该减法运算，消除干扰信号，再次进行解调。另外，也可以反复进行该再次调制和再次解调。
同步单元2300输入从无线单元220(参照图2)输出的基带信号(接收信号)2301A、2301B。然后，同步单元2300进行基带信号的同步处理，输出定时信号(定时控制信号)2302。在上述同步处理中，取附加在发送信号的开头的已知信号与接收信号之间的相关。然后，在计算出超过预先规定的阈值的相关值时，生成定时信号(同步信号)2302。
FFT单元2303A输入基带信号2301A和定时信号2302。然后，FFT单元2303A在输入定时信号2302的定时，对输入的基带信号2301A进行FFT处理，输出OFDM解调信号2304A。另外，FFT单元2303B也与FFT单元2303A进行同样的处理，输出OFDM解调信号2304B。
信道估计单元2305输入各个OFDM解调信号2304A、2304B。然后，信道估计单元2305使用发送信号中的前置码401(参照图7)，分别估计图2所示的传播路径响应h11、h12、h21、h22，输出信道估计值(信道估计信息)2306。
信号分离单元2307输入各个OFDM解调信号2304A、2304B和信道估计值2306。然后，信号分离单元2307使用信道估计值2306，进行将空间复用后的OFDM解调信号分离为流信号的处理，输出各个流信号2308A、2308B。此时，作为将信号分离为流信号的方法，有三种：ZF(Zero Forcing：迫零)MMSE(Minimum Mean Square Error：最小均方误差)、MLD(MaximumLikelihood Detection：最大似然检测)。在本实施方式中，说明采用例如ZF的方法。
这里，本实施方式的MIMO传输如式(1)所示。此时，由式(2)表示式(1)的传播路径响应矩阵H。于是，对式(1)的两边乘以式(2)的H的逆矩阵，获得变换式(3)。
H = h 11 h 12 h 21 h 22 . . . ( 2 )
s ′ 1 s ′ 2 = H - 1 r 1 r 2 . . . ( 3 )
若求得式(3)中的s1’、s2’，则能够分离空间复用后的信号。
解映射单元2310A输入流信号2308A和控制信号2309。然后，解映射单元2310A根据控制信号2309，进行BPSK、QPSK、16QAM或64QAM的解映射处理，输出似然2311A。
这里，控制信号2309设定用于表示接收信号的调制方式和编码率等的值。另外，接收信号的一部分中也可以包含用于表示该接收信号的调制方式和编码率的数据。此时，假设接收信号所包含的数据为以已知的调制方式和编码率生成的数据，先对其进行解码。而且，虽然未图示，但是在接收装置设置控制部，所述控制部基于该解码结果，生成控制信号。
这里，说明似然的一例计算方法。计算接收信号点与发送来的候补信号点之间的欧几里德距离。输出该计算出的欧几里德距离最小的距离作为接收信号的似然。
解交织单元2312A输入似然2311A和控制信号2309。然后，解交织单元2312A进行恢复处理，以将在图3所示的交织单元114A重新排列了的顺序恢复为原来的顺序，并输出解交织后的数据2313A。
这里，以1OFDM码元的比特数为104比特的QPSK调制方式的情况为例，参照图9说明解交织处理。
在解交织处理中，根据预先规定的规则的顺序，重新排列所输入的比特序列，并将其输出。
在图9中，使用长13比特×宽8比特的存储区域。以副载波单位(副载波501、502、503、504、505、…、511、…、552的顺序：图中的纵向方向)将输入比特序列输入，并将其写入存储区域。
另一方面，以比特单位(#1、#2、#3、…、#104的顺序：图中的横向方向)从存储区域读出输出比特序列，并将其输出。
另外，上面的叙述中使用了长13比特×宽8比特的存储区域，但并不限于此，只要是输入和输出的数据序列以上述的关系重新排列的区域即可。
另外，图8的解映射单元2310B和解交织单元2312B分别进行与解映射单元2310A和解交织单元2312A同样的处理，输出数据。
逆变换单元2314输入解交织后的各个数据2313A、2313B和控制信号2309。然后，逆变换单元2314进行将各个数据2313A、2313B变换为串行数据序列的处理，输出逆变换后的数据2315。逆变换的从并行数据变换为串行数据的规则是与图3所示的变换单元113中的规则相反的规则。
补删截单元2316输入逆变换单元2314的输出数据2315和控制信号2309。然后，补删截单元2316进行基于控制信号2309的补删截处理，输出补删截数据2317。在补删截中，在根据图5所示的规则削除了比特的位置上，插入中性的似然信息，进行恢复处理，以恢复为与删截单元112进行删截处理前的数据序列相同的比特数。
纠错解码单元2318输入进行了补删截的数据2317。然后，纠错解码单元2318对数据2317进行纠错解码处理，输出1次解码数据2319。纠错解码处理使用例如维特比解码。已知维特比解码是作为卷积码的代表性的解码方法。
而且，纠错解码单元2318在对1次解码数据2319进行解调后，为了进行第二次的信号分离而进行再次调制处理。此后，进行使用再次调制处理后的数据和接收信号消除干扰分量的处理，进行再次解调。以下说明该处理。
选择器2320输入1次解码数据2319、反复解码数据2351以及反复选择信号2322。然后，选择器2320根据输入的反复选择信号2322，选择1次解码数据2319或反复解码数据，输出比特数据2323。对于反复选择信号2322，在接收信号的再次调制为第一次时输出解码数据2319作为比特数据2323，第二次以后，输出反复解码数据2351作为比特数据2323。
纠错编码单元2324输入比特数据2323，进行卷积编码，并输出编码后的数据2325。此时，纠错编码单元2324使用图4所示的多个移位寄存器(τ)和XOR电路来进行卷积编码。
删截单元2326输入卷积编码后的数据2325和控制信号2309。然后，删截单元2326基于控制信号2309进行删截处理，输出删截后的数据2327。根据与图5的情况同样的规则进行删截处理。
变换单元2328输入删截数据2327和控制信号2309。然后，变换单元2328进行将串行输入的删截数据2327变换为并行数据的变换处理，输出两种数据序列2329A、2329B。变换处理是与图3的变换单元113中的处理相同的处理。
映射单元2330A输入变换后的数据序列2329A和控制信号2309，根据控制信号进行BPSK、QPSK、16QAM、64QAM调制处理，输出调制信号2331A。映射单元2330B也进行与映射单元2330A同样的处理，输出调制信号2331B。
地址产生单元2332输入同步单元2300输出的定时信号2302，生成用于控制信道估计存储单元2334的写入地址、读出地址等，并输出生成的控制信号2333。
信道估计存储单元2334输入从信道估计单元2305输出的信道估计值2306和控制信号2333。然后，信道估计存储单元2334根据控制信号2333，进行写入或读出信道估计值的处理，输出信道估计值2335。
这里，参照图10详细叙述地址产生单元2332和信道估计存储单元2334的结构例。
在图10中，地址产生单元2332具有写入定时生成单元2332-1和计数器2332-3。另外，地址产生单元2332具有读出定时生成单元2332-5、计数器2332-7以及地址变换表2332-9。
写入定时生成单元2332-1输入从同步单元2300输出的定时信号2302。然后，写入定时生成单元2332-1使用定时信号2302，在输入到信道估计存储单元2334的信道估计值2306的定时，生成用于控制计数器2332-3的计数控制信号2332-2。另外，写入定时生成单元2332-1输出生成的计数控制信号2332-2。
在图10中，将地址变换表2332-9记载在读出端，但也可以仅设置在写出端(计数器2332-3的输出端)。
计数器2332-3根据所输入的计数控制信号2332-2，计数出计数值。然后，计数器2332-3生成并输出信道估计存储单元2334的写入地址2332-4。
读出定时生成单元2332-5输入定时信号2302。然后，读出定时生成单元2332-5基于定时信号2302，在从信道估计存储单元2334读出信道估计值2306的定时，生成并输出用于控制计数器2332-7的计数控制信号2332-6。
计数器2332-7根据所输入的计数控制信号2332-6，计数出用于生成从信道估计存储单元2334读出信道估计值2306的读出地址的计数信号。然后，计数器2332-7输出生成的读出计数信号2332-8。
地址变换表2332-9输入读出计数信号2332-8。然后，地址变换表2332-9根据读出计数信号2332-8，将计数出的输入信号变换为读出地址，并输出读出地址信号2332-10。另外，地址变换表2332-9预先保持用于将输入信号变换为读出地址的表，参照该表，将输入信号变换为读出地址。
例如图11所示，地址变换表2332-9关联对应地保持输入值和输出值。例如，地址变换表2332-9从计数器2332-7(参照图10)输入了数值“0”时，将与数值“0”对应的数值“0”读出到信道估计存储单元2334(参照图10)。
另外，地址变换表2332-9从计数器2332-7(参照图10)输入了数值“1”时，将与数值“1”对应的数值“13”读出到信道估计存储单元2334(参照图10)。
另外，地址变换表2332-9从计数器2332-7(参照图10)输入了数值“2”时，将与数值“2”对应的数值“27”读出到信道估计存储单元2334(参照图10)。
信道估计存储单元2334输入写入地址2332-4、信道估计值2306以及读出地址信号2332-10。然后，信道估计存储单元2334将信道估计值2306写入由写入地址所指定的存储区域。而且，对于信道估计值2306，信道估计存储单元2334读出并输出由读出地址指定的存储区域所存储的信道估计值2306。使用附加在接收数据帧的开头的已知信号即前置码401进行信道估计，并且将该信道估计的结果写入信道估计存储单元2334。因此，信道估计存储单元2334确保1码元的区域即可。
通过组合上述各个计数器2332-3、2332-7、地址变换表2332-9以及信道估计存储单元2334，能够重新排列所输入的数据的顺序并输出。
具体而言，若计数器2332-3输入数据，则计数器2332-3计数出输入计数，将输入数据写入该输入计数所表示的信道估计存储单元2334的地址中。
另外，若计数器2332-7输入数据，计数器2332-7计数出输出计数，将该输出计数所表示的值输入到地址变换表2332-9。地址变换表2332-9读出与所输入的输入值对应的输出值(参照图11)。信道估计存储单元2334将数据存储到读出的输出值所表示的地址内。
这样，信道估计存储单元2334在所读出的地址(存储区域)内写入或读出数据，将输入数据序列重新排列为不同的顺序并输出。此时，通过变更地址变换表中设定的值，能够容易地变更重新排列的顺序。
这里，参照图12说明将信道估计值2306的数据序列重新排列的规则。
在图12中表示了，存储长13比特和宽4码元的信道估计值的存储区域。
由于是副载波单位的数据，所以按照副载波单位顺序，重新排列信道估计值。在图12中，输入比特序列按照副载波601、602、603、604、605、…、611、…、652的顺序被输入，并且按照图12的纵向方向被写入规定的存储区域。按照副载波序号#1、#2、#3、…、#52的顺序，以图12的横向方向从存储区域读出输出比特序列，并将其输出。
图8中的复本生成单元2336基于信道估计值，对数据序列进行再次调制而生成再次调制数据。具体而言，复本生成单元2336从信道估计存储单元2334读出信道估计值2335，输入从各个映射单元2330A、2330B输出的各个调制信号2331A、2331B。
然后，复本生成单元2336生成由各个接收天线210A、210B接收的各个流信号的复本信号2337，并将其输出。将估计传播路径h11、h12、h21、h22所获得的信道估计值h11’、h12’、h21’、h22’与再次调制信号s1’、s2’相乘而获得复本信号(h11’s1’、h12’s2’、h21’s1’、h22’s2’)。
地址生成单元2332输入从同步单元2300输出的定时信号2302。然后，地址生成单元2332在输入定时信号2302的定时，生成用于控制信号存储单元2340的写入地址或读出地址的控制信号2339，并将其输出。
信号存储单元2340输入控制信号2339和各个OFDM解调信号2304A、2304B。然后，信号存储单元2340在控制信号2339指定的地址内写入或读出OFDM解调信号2341。另外，信号存储单元2340输出所读出的OFDM解调信号2341。
这里，参照图13详细叙述地址产生单元2338和信号存储单元2340的结构例。而且，对与图10相同的部分附加相同的标号，并省略其动作的说明。
在图13中，地址产生单元2338除了包括写入定时生成单元2332-1、计数器2332-3、读出定时生成单元2332-5、计数器2332-7和地址变换表2332-9以外(参照图10)，还具有存储单元选择电路2338-1。
存储单元选择电路2338-1输入从同步单元2300输出的定时信号2302。然后，存储单元选择电路2338-1生成用于选择写入或读出OFDM解调信号的存储单元(2340-1A、2340-1B、2340-1C)的控制信号，并且输出写入存储单元选择信号2338-2或读出存储单元选择信号2338-3。
写入存储单元选择信号2338-2是用于进行下述控制的信号，即将所接收的OFDM解调信号以每个OFDM码元为单位，按照存储单元2340-1A、2340-1B、2340-1C的顺序切换地存储到存储单元。读出存储单元选择信号2338-3是用于进行下述控制的信号，即，从最先存储的OFDM码元开始依序取出要读出的OFDM解调信号。
信号存储单元2340包括三个存储单元2340-1A～2340-1C以及选择器2340-3。存储单元2340-1A输入写入存储单元选择信号2338-2、读出存储单元选择信号2338-3、写入地址2332-4、读出地址信号2332-10以及OFDM解调信号2304A、2304B中的任意信号。然后，存储单元2340-1A将OFDM信号写入由写入地址2332-4指定的存储区域，或者从由读出地址指定的存储区域读出OFDM信号。另外，存储单元2340-1A将读出的OFDM信号2340-2A输出。
另外，各个存储单元2340-1B、2340-1C也进行与存储单元2340-1A同样的处理，分别输出各个OFDM信号2340-2B、2340-2C。
各个存储单元2340-1A～2340-1C与在消除单元2342中进行消除处理时所需的复本信号2337的输入定时匹配地输出OFDM解调信号。因此，各个存储单元2340-1A～2340-1C在生成复本信号2337为止的期间，需要确保用于蓄积所接收的OFDM解调信号的存储区域。
另外，在图13中，说明了信号存储单元2340具有三个存储单元的情况，但也可以变更存储单元的个数。
选择器2340-3输入从各个存储单元2340-1A、2340-1B、2340-1C读出的各个OFDM信号2340-2A、2340-2B、2340-2C和读出存储单元选择信号2338-3。然后，选择器2340-3根据读出存储单元选择信号2338-3，选择来自规定的存储单元(2340-1A、2340-1B、2340-1C)的输出，输出各个OFDM解调信号2341A、2341B(有时也用2341表示)。
另外，重新排列OFDM解调信号2341A、2341B的数据序列的规则与图12所示的信道估计值的重新排列的规则相同。
图8中的消除单元2342输入OFDM解调信号2341、复本信号2337以及信道估计值2335。然后，消除单元2342从OFDM解调信号2341中减去复本信号2337，取出消除了干扰信号的流信号。另外，消除单元2342使用信道估计值2335，考虑到接收天线间的相位和振幅而进行合成。然后，消除单元2342输出消除了干扰信号的各个流信号2343A、2343B。
解映射单元2344A输入流信号2343A和控制信号2309。然后，解映射单元2344A以基于控制信号2309的调制方式(BPSK、QPSK、16QAM、64QAM等)进行解映射处理，输出似然2345A。似然的计算方法与在第一次的解调处理使用的解映射单元2310A中的相同。
另外，解映射单元2344B也进行与解映射单元2344A同样的处理，输出似然2345B。
逆变换单元2346输入各个似然2345A、2345B和控制信号2309，进行与逆变换单元2314同样的处理。然后，逆变换单元2346输出逆变换后的数据2347。
补删截单元2348输入逆变换后的数据2347和控制信号2309。然后，补删截单元2348根据控制信号2309进行与补删截单元2316同样的补删截处理，输出补删截后的数据2349。
纠错解码单元2350基于上述流信号，进行纠错解码。具体而言，纠错解码单元2350输入补删截后的数据2349。然后，纠错解码单元2350进行与纠错解码单元2318同相的纠错解码处理，输出纠错解码后的反复解码数据2351。
[解调单元的主要的处理延迟时间]
接着，参照图14说明图8所示的解调单元230中的主要的处理延迟时间。
在图14中，纵轴表示依序对接收数据进行各种处理，横轴表示经过时间。而且，图14中的长方形表示各种处理结果的数据输出的区间。此时的长方形表示进行FFT处理的单位即1OFDM码元的数据。
根据图14，对于接收信号700，由FFT单元2303A、2303B进行FTT处理，将其变换为副载波数据，并输出FFT后的数据702。在FFT处理中，需要暂时蓄积FFT处理单位(这里设为1OFDM码元)的数据。理由是，必须事先备齐FFT运算的蝶形处理所需数据。因此，产生数据蓄积所需的FFT处理单位的处理延迟时间701。
而且，在OFDM调制中，为了提高对延迟波的抗干扰性，而对发送信号附加保护区间。该保护区间在解调时通过FFT处理来删除，所以FFT输出702的数据数少于接收信号700。
FTT处理后的数据702在被进行信号分离和解映射后，由解交织单元2312A或2312B进行解交织。解交织单元2312A或2312B根据图6所示的规则，将交织后的输入数据序列重新排列为原来的数据序列的顺序。在解交织处理中，为了以图9所示的规则重新排列数据序列的顺序，必须暂时将数据蓄积在存储区域。因此，从解交织单元2312A或2312B的输入至输出为止产生处理延迟703。因此，解交织单元2312A或2312B在处理延迟703之后，输出解交织后的数据704。
接着，第一个纠错解码单元为了对输入的数据进行解码而需要处理延迟705，在该处理延迟705之后，将输出数据706输出。这是维特比解码的特征，一般地为了获得维特比解码结果而需要蓄积一定的通过存储(passmemory)长度的数据。在AWGN(Additive White Gaussian Noise：加性高斯白噪声)环境的情况下，如果取得通常卷积编码器的限制长度5倍左右的通过存储长度，则能够无性能劣化地进行维特比解码。在图4所示的限制长度7的卷积编码的情况下，产生处理延迟705左右的处理延迟。
接着，消除单元在处理延迟707之后，输出消除了干扰的数据708。由消除单元产生的处理延迟在从接收信号消除干扰分量的减法运算以及将各个接收天线的干扰消除后的信号进行合成的合成运算处理中发生。
然后，第二个纠错解码单元与第一个纠错解码单元同样，在处理延迟709之后输出解码数据710。
如上所述，通过使用信道估计存储单元2334和地址产生单元2332，在复本生成时能够与映射后的调制信号2331A、2331B的数据顺序匹配地重新排列信道估计值2335的数据顺序。而且，通过使用对FFT单元2303A、2303B的输出数据的顺序重新排列的地址产生单元2332和信号存储单元2340，在干扰消除时能够与复本信号2337的数据顺序匹配地重新排列FFT后的数据2341的数据顺序。
由此，不需要用于消除干扰的再次调制处理的交织处理和用于再次解码处理的解交织处理。也就是说，交织处理与解交织处理的关系是通过交织处理重新排列顺序和通过解交织处理将重新排列后的顺序恢复为原来的顺序，所以通过与交织将的信号的顺序匹配地重新排列信道估计值2335和FFT后的数据2341，能够以正确的顺序输入到纠错解码单元2350而不用进行交织处理和解交织处理，从而能够缩短由交织处理和解交织处理造成的处理延迟。
因此，无需进行反复解码时的用于接收信号的复本生成的交织处理和反复解码时的用于解码的解交织处理。因此，能够缩短解交织处理延迟。由此，能够缩短并行干扰消除的处理延迟。
(实施方式2)
图15是表示本发明实施方式2的接收装置的解调单元230A的结构例的图。另外，在实施方式2中，对与实施方式1相同的部分附加相同的标号，并省略重复的说明。
图15的解调单元230A在图8所示的实施方式1的解调单元230的基础上，还包括：两个比特交织单元2360A、2360B以及两个比特解交织单元2362A、2362B。
在该解调单元230A中，在解调接收信号后，使用解调数据进行再次调制，使用再次调制信号进行MIMO信号的分离。然后，使用进行再次解调的反复解码方式。
其他的包含解调单元的接收装置和发送装置的结构与实施方式1相同。因此，下面，主要说明与实施方式1不同之处。
比特交织单元2360A输入变换后的输出数据序列2329A和控制信号2309，并根据控制信号2309重新排列输入比特序列的顺序。然后，比特交织单元2360A输出比特交织后的数据序列2361A。
另外，比特交织单元2360B也在输入变换后的输出数据序列2329B和控制信号2309后，进行与比特交织单元2360A同样的处理，输出比特交织后的数据序列2361B。
在比特交织中，以并不是将连续的比特序列分配给同一副载波而是将相隔开的存储位置的比特分配给同一副载波的方式，重新排列比特的顺序。
比特解交织单元2362A输入从解映射单元2344A输出的似然2345A和控制信号2309，根据控制信号重新排列输入比特序列的顺序，并输出比特解交织后的信号2364A。比特解交织单元2362B也进行与比特解交织单元2362A同样的处理，输出比特解交织后的信号2364B。比特解交织为，进行与上述的比特交织相反的操作，进行将数据序列重新排列为比特交织前的数据序列的处理。
[交织的规则]
接着，参照图16说明实施方式2中的交织规则。在图16中，使用长13比特×宽8比特的存储区域，从图16的左上方开始朝右按照#1、#2、#3、…、#104、的顺序写入所输入的比特序列。另外，各个副载波(由#1和#14的组构成的副载波801等)表示映射到一个信号点的比特的组。
另一方面，在读出时，沿图16的纵向方向，按照副载波801、802、803、804、805、…、811、…、852的顺序从存储区域读出。如果以比特形式来表示上述读出顺序，则按照#1、#14、#27、#40、#53、#66、#79、#92、#2、…、#78、#91、#104的顺序读出。
在实施方式2中，重新排列规则为，将所输入的比特序列中的相隔开的比特分配给一个副载波。因此，与实施方式1的情况相比，输入到比特交织单元的比特序列被更随机地变换。因此，通过由接收装置200进行解交织，能够更加分散因衰落变动的影响而连续产生的突发差错。因此，容易获得接收装置200中的纠错的效果。
另外，在16QAM的情况下，使用长13比特×宽16比特的存储区域，在64QAM的情况下，使用长13比特×宽24比特的存储区域，也以与QPSK时同样的方向(从图16中的左上方以朝右的方向)写入。然后，在读出时，以与QPSK时同样的方向(从图16中的左上方开始以朝下的方向)读出。
在使用上述图16的交织规则时，在图8的解调单元230中，映射单元2330A、2330B的各个输出数据2331A、2331B与从信道估计存储单元2334输出的信道估计值2335之间，数据序列的顺序不同。因此，复本生成单元2336难以正确地生成复本信号2337。
因此，在图15的解调单元230A中，设置各个比特交织单元2360A、2360B，进行下述的处理。
也就是说，各个比特交织单元2360A、2360B使映射单元2330A、2330B的各个输出数据2331A、2331B与信道估计存储单元2334的输出数据2335之间的数据序列的顺序一致。
这里，以比特序列表示根据图12所示的规则重新排列后的信道估计值2306。顺序为#1、#14)、(#2、#15)、(#3、#16)、(#4、#17)、(#5、#18)、(#6、#19)、(#7、#20)、(#8、#21)、(#9、#22)、(#10、#23)、(#11、#24)、(#12、#25)、(#13、#26)、(#27、#40)、(#28、#41)、…、(#91、#104)。另外，意味着由()内的序列表示的比特的组分配给同一副载波。
因此，各个比特交织单元2360A、2360B重新排列进行了再次调制的映射后的数据2331A、2331B，以使其顺序与从信道估计存储单元2334输出的信道估计值2335为同样的顺序。
[比特交织单元的重新排列规则]
接着，参照图17说明比特交织单元的重新排列规则。这里，假设使用QPSK调制方式。
比特交织单元使用例如图17所示的长13比特×宽8比特的存储区域，进行写入和读出。例如，从图17的左上方开始以朝右的方向，按照#1、#2、#3、…、#104、…的顺序写入所输入的比特序列。
然后，写入从#1至#26为止的比特后，从存储区域按照副载波901、902、903、904、905、…、913的顺序读出。于是，上述读出的比特序列被重新排列为(#1、#14)、(#2、#15)、(#3、#16)、(#4、#17)、(#5、#18)、(#6、#19)、(#7、#20)、(#8、#21)、(#9、#22)、(#10、#23)、(#11、#24)、(#12、#25)、(#13、#26)、(#27、#40)、(#28、#41)、…、(#91、#104)的顺序。
实施方式2的比特交织中，如果将图17的从#1至#26的26比特蓄积在比特交织单元的存储区域，就能够输出副载波即图17的副载波901～913。
也就是说，如果蓄积1/4OFDM码元的数据，就读出该数据。因此，与通常的交织(必须蓄积104比特)处理，实施方式2的比特交织处理能够缩短处理延迟。
另外，在图17中，说明了比特交织单元2360A、2360B在QPSK调制方式下的情况，也可以适用于例如BPSK、16QAM或64QAM的调制方式。在BPSK调制方式的情况下，实施方式2的解调单元能够包含与没有各个比特交织单元2360A、2360B的、实施方式1的解调单元同样的结构要素。
在16QAM的调制方式的情况下，比特交织单元以与图17时同样的步骤，使用长13比特×宽16比特的存储区域来进行写入。另外，比特交织单元在四行比特(宽4比特)的写入结束后，读出副载波。另外，比特交织单元反复进行上述四行的写入和读出，直至最终比特为止。
在64QAM调制方式的情况下，比特交织单元使用长13比特×宽24比特的存储区域，以与图17时同样的步骤来进行写入。另外，比特交织单元在六行比特(宽6比特)的写入结束后，读出副载波。另外，比特交织单元反复进行上述六行的写入和读出，直至最终比特为止。
[比特解交织单元的重新排列规则]
接着，参照图17说明各个比特解交织单元2362A、2362B的重新排列规则。
各个比特解交织单元2362A、2362B进行与图16的交织处理相反的处理。另外，比特解交织单元2362A、2362B将比特序列重新排列为原来的比特序列。
在写入时，各个比特解交织单元2362A、2362B按照图17的副载波901、902、903、904、905、…、913的顺序写入。各个比特解交织单元2362A、2362B在下一行也同样地进行写入，直至副载波952为止。
另外，直至副载波913为止的写入结束后，各个比特解交织单元2362A、2362B按照#1、#2、#3、…、#26的顺序读出比特。同样地下一行的写入结束以后，各个比特解交织单元2362A、2362B反复进行上述步骤，直至读出#104的比特为止。
也就是说，比特解交织单元2362A、2362B如果写入一行的副载波，就能够读出比特。
因此，如果蓄积1/4OFDM码元的数据，就能够进行读出，所以与通常的解交织处理(必须蓄积所有的数据后才进行读出处理)相比，能够缩短处理延迟。
另外，在图17中，说明了QPSK调制方式下的情况，也可以适用于例如BPSK、16QAM或64QAM的调制方式。
在BPSK调制方式的情况下，实施方式2的解调单元与实施方式1的情况同样，不需要各个比特解交织单元2362A、2362B。
在16QAM调制方式的情况下，比特解交织单元使用长13比特×宽16比特的存储区域，以与上述比特解交织单元2362A、2362B的重新排列规则同样的步骤来进行写入。另外，比特解交织单元在一行副载波的写入结束后，读出四行比特。另外，比特解交织单元反复进行上述四行的写入和读出，直至最终比特为止。
在64QAM调制方式的情况下，比特解交织单元使用长13比特×宽24比特的存储区域，以与上述比特解交织单元的重新排列规则同样的步骤来进行写入。另外，比特解交织单元在一行副载波的写入结束后，读出六行比特。另外，比特解交织单元反复进行上述六行的写入和读出，直至最终比特为止即可。
[解调单元的主要的处理延迟时间]
接着，参照图18说明图15所示的解调单元230A中的主要的处理延迟时间。图18的处理延迟时间与图14的情况不同，还产生了比特交织单元和比特解交织单元的处理延迟。除此以外的处理延迟时间与图14的情况相同。因此，下面，主要说明比特交织单元和比特解交织单元的处理延迟。
根据图18，比特交织单元输入数据，在处理延迟时间1000后输出数据1001。该处理延迟时间1000相当于1/4码元。理由是，比特交织单元只要蓄积1/4码元的数据而不是所有比特，就能够进行数据输出。
比特解交织单元输入数据，在处理延迟时间1002后输出数据1003。该处理延迟时间1002也相当于1/4码元。理由在于，比特解交织单元也只要蓄积1/4码元的数据而不是所有比特，就能够进行数据输出。
如上所述，在接收根据图16所示的规则在发送端进行了交织处理的信号时，通过设置用于重新排列图15所示的接收信号的顺序的地址产生单元2338和信号存储单元2340、地址产生单元2332和信道估计存储单元2334、比特交织单元2360A、2360B、比特解交织单元2362A、2362B，能够以图17所示的规则进行反复解码时的交织处理和解交织处理。
因此，能够将反复解码时的交织处理和解交织处理所需的处理延迟时间缩短到原来的1/4，其结果，与以往相比，能够缩短从接收信号起至获得从纠错解码单元2350输出的纠错解码后的信号为止的处理时间。
而且，因为缩短反复解码的处理延迟，在增加反复次数时，增加了缩短处理延迟时间的效果。
(实施方式3)
实施方式3与实施方式2的情况不同，发送端的交织单元的重新排列规则在MIMO流间不同。因此，下面，主要说明与实施方式2不同之处。
[交织单元的重新排列规则]
首先，参照图19说明实施方式3中的交织单元114B的重新排列规则。这里，作为一例假设使用QPSK调制方式。
比特交织单元114B使用例如图19所示的长13比特×宽8比特的存储区域，进行写入和读出。
具体而言，交织单元114B从副载波1123开始以朝右的方向，按照#1、#2、#3、…、#104的顺序写入输入比特。也就是说，从长13比特×宽8比特的存储区域的中途开始写入。然后，交织单元114B接着将写入的数据，按照副载波1101、1102、1103、1104、1105、1106、…、1152的顺序从上述存储区域读出。通过这样由交织单元114A和114B使用不同的规则来重新排列顺序，与使用相同的规则的情况相比，能够更加分散因衰落变动造成的突发差错，容易获得纠错的效果。
[解调单元的结构]
图20是表示本发明实施方式3的接收装置的解调单元230B的结构例的图。另外，在实施方式3中，对与实施方式2相同的部分附加相同的标号，并省略重复的说明。
图20的解调单元230B具有信道估计存储电路2370来代替图15所示的解调单元230A的地址产生单元2332和信道估计存储单元2334。而且，解调单元230B具有信号存储电路2374来代替图15所示的解调单元230A的地址产生单元2338和信号存储单元2340。
另外，解调单元230B具有复本生成单元2372和消除单元2376来代替图15所示的解调单元230A的复本生成单元2336和消除单元2342，而且还具有各个反复解码解交织单元2378A、2378B。
图20的解交织单元2312B根据与图20的解交织单元2312A不同的重新排列规则，进行写入和读出。另外，图20的解交织单元2312A根据与图15的解交织单元2312A同样的重新排列规则，进行写入和读出。
再次参照图19说明图20的解交织单元2312B的重新排列规则。这里，假设采用QPSK的调制方式。
图20的解交织单元2312B使用例如图19所示的长13比特×宽8比特的存储区域，进行写入和读出。具体而言，解交织单元2312B以图19的纵向方向，按照副载波1101、1102、1103、1104、1105、1106、…、1152的顺序，写入所输入的数据。
然后，解交织单元2312B接着以图19的横向方向，从副载波1123开始按照#1、#2、#3、#4、#5、#6、#7、#8、#9、#10、#11、…、#104的顺序，读出所写入的数据。通过这样从存储区域的中途读出，能够由交织单元114B将排序后的数据重新排列为原来的数据序列。
信道估计存储电路2370输入从信道估计单元2305输出的信道估计值2306和从同步单元2300输出的定时信号2302，根据输入的定时信号2302，进行信道估计值2306的写入或读出。然后，信道估计存储电路2370输出所读出的信道估计值2371(2306)。
[信道估计存储电路的结构]
图21是表示信道估计存储电路2370的结构例的图。
图21的信道估计存储电路2370包括两个信道估计存储单元2370-1A、2370-1B。
信道估计存储单元2370-1A输入信道估计值2306和定时信号2302，在规定的存储区域内写入或读出信道估计值2306。然后，信道估计存储单元2370-1A输出所读出的信道估计值2371(2306)。信道估计存储单元2370-1A的内部结构能够包含图10所示的结构要素。
另外，信道估计存储单元2370-1B也进行与信道估计存储单元2370-1A同样的处理，输出信道估计值2371(2306)。
通过采用如图21所示包含各个信道估计存储电路2370的结构，能够在两个信道估计存储单元2370-1A、2370-1B(地址变换表)设定不同的规则。因此，能够输出以不同顺序重新排列的二种数据。
例如，输入到信道估计存储电路2370的信道估计值2306为h11’、h12’、h21’、h22’时，信道估计存储单元2370-1A输出h11pt1’、h12pt1’、h21pt1’以及h22pt1’的数据序列。而且，信道估计存储单元2370-1B输出h11pt2’、h12pt2’、h21pt2’以及h22pt2’的数据序列。
使信道估计存储单元2370-1A的地址变换表(未图示)与实施方式2所示的规则相同。
接着，参照图22说明信道估计存储单元2370-1B的重新排列规则。
信道估计存储单元2370-1B使用例如图22所示的长13比特×宽4比特的存储区域，进行写入和读出。具体而言，信道估计存储单元2370-1B以图22的纵向方向，从副载波1201开始按照1201、1202、1203、1204、1205、1206、…、1252的顺序，写入所输入的数据，直至副载波1252为止。
然后，信道估计存储单元2370-1B以图22的横向方向，按照#1、#2、#3、…、#104的比特顺序，读出所写入的数据。
通过这样采用从存储区域的中途读出的规则，信道估计存储单元2370-1B能够与从FFT单元2303B输出的再次调制信号的数据顺序匹配地输出信道估计信号。
返回到图20，复本生成单元2372输入映射后的各个数据2331A、2331B和信道估计值2371。然后，复本生成单元2372将映射后的数据与信道估计值相乘而生成复本信号2373，输出复本信号2373。
复本生成单元2372将各个信道估计值h11pt1’、h12pt1’与映射数据2331A即s1’相乘。然后，复本生成单元2372生成h11pt1’s1’和h12pt1’s1’，并将信道估计值推定值h21pt2’、h22pt2’和映射数据2331B即s2’相乘，生成h21pt2’s2’和h22pt2’s2’。
信号存储电路2374输入各个OFDM解调信号2304A、2304B以及从同步单元2300输出的定时信号2302。然后，信号存储电路2374根据输入的定时信号2302，写入或读出OFDM信号。另外，信号存储电路2374输出所读出的OFDM解调信号。
[信号存储电路的结构]
图23是表示信号存储电路2374的结构例的图。
信号存储电路2374包括两个信号存储单元2374-1A、2374-1B。
信号存储单元2374-1A输入各个OFDM解调信号2304A、2304B和定时信号2302。然后，信号存储单元2374-1A根据输入的定时信号2302，写入或读出OFDM解调信号。另外，信号存储单元2374-1A输出所读出的OFDM解调信号。
另外，信号存储单元2374-1B也包含与信号存储单元2374-1A同样的结构要素，进行与信号存储单元2374-1A同样的处理。
各个信号存储单元2374-1A、2374-1B能够分别包含与图13同样的结构要素。在图23中，也可以通过配置两个信号存储单元2374-1A、2374-1B，在各自的地址变换表(参照图13)中保持不同的读出规则。通过上述不同的读出规则，能够将OFDM解调信号重新排列为两种不同的数据序列。
例如，信号存储单元2374-1A根据与实施方式1同样的重新排列规则，输出OFDM解调信号r1pt1、r2pt1。另一方面，信号存储单元2374-1B根据图22所示的规则(与信道估计存储单元2370-1B同样的规则)，输出r1pt2、r2pt2。
图20中的消除单元2376输入复本信号2373、信道估计值2371以及OFDM解调信号2375。然后，消除单元2376从OFDM解调信号2375中减去复本信号，取出消除了干扰信号的流信号。另外，消除单元2376使用信道估计值2371，考虑到相位和振幅，对每个接收天线的流信号进行合成，输出各个流信号2377A、2377B。
如下所述，获得流信号2377A。首先，获得从OFDM解调信号r1pt2中减去h12pt2’s2’所得的r1st1。进而，获得从OFDM解调信号r2pt2中减去h22pt2’s2’所得的r2st1。另外，使用信道估计值h11pt2’、h21pt2’，考虑到相位和振幅，合成r1st1和r2st1，而获得流信号2377A。
如下所述，获得流信号2377B。首先，获得从OFDM解调信号r1pt1中减去h11pt1’s1’所得的r1st2。进而，获得从OFDM解调信号r2pt1中减去h21pt1’s1’所得的r2st2。另外，使用信道估计值h12pt1’、h22pt1’，考虑到相位和振幅，合成r1st2和r2st2，而获得流信号2377B。
反复解码解交织单元2378A输入似然2345A，进行输入数据的重新排列处理。然后，反复解码解交织单元2378A输出解交织后的数据2379A。
反复解码解交织单元2378B输入似然2345B，进行输入数据的重新排列处理。然后，反复解码解交织单元2378B输出解交织后的数据2379B。
[反复解码解交织单元的重新排列规则]
接着，参照图24说明反复解码解交织单元2378A的重新排列规则(反复解码解交织规则)。这里，假设采用QPSK调制方式的情况。
反复解码解交织单元2378A使用例如图24所示的长13比特×宽8比特的存储区域，进行写入和读出。
具体而言，反复解码解交织单元2378A以副载波1301、1302、1303、1304、1305、1306、1307、1308、1309、1310、1311、1312、1313的顺序写入输入数据。然后，反复解码解交织单元2378A在下一排(横向方向)也同样，以副载波1314、…的顺序写入，此后，一直写入到副载波1352为止。
反复解码解交织单元2378A按照#1、#2、#3、…、#104的比特顺序，取出所写入的数据。
通过以上述的规则进行读出，能够将干扰消除后的流信号2377A的数据序列重新排列成与解交织后的数据序列2313A同样的顺序。也就是说，为了缩短再次调制的交织处理所需的处理时间，在比特交织单元2360A中以与发送端的交织单元114A不同的规则进行重新排列。反复解码解交织单元2378A在反复解码中，通过从上述所示的中途的副载波开始读出数据序列，能够以与交织单元114A不同的规则，将重新排列后的数据序列重排为与接收端进行交织处理前的数据序列相同的顺序。
接着，参照图25说明反复解码解交织单元2378B的重新排列规则。这里也假设采用QPSK调制方式的情况。
反复解码解交织单元2378B使用例如图25所示的长13比特×宽8比特的存储区域，进行写入和读出。
具体而言，反复解码解交织单元2378B按照副载波1401、1402、1403、1404、1405、1406、1407、1408、1409、1410、1411、1412、1413的顺序写入输入数据。然后，反复解码解交织单元2378B在下一排(横向方向)也同样，写入到副载波1414、…，此后，一直写入到副载波1452为止。
反复解码解交织单元2378B按照#1、#2、#3、…、#104的比特顺序，取出所写入的数据。
通过以上述的规则进行读出，能够将干扰消除后的流信号2377B的数据序列重新排列为与解交织后的数据序列2313B同样的顺序。也就是说，为了缩短再次调制的交织处理所需的处理时间，在比特交织单元2360B中以与发送端的交织单元114B不同的规则进行重新排列。反复解码解交织单元2378B在反复解码中，通过从上述所示的中途的副载波开始读出数据序列，能够以与交织单元114B不同的规则，将重新排列后的数据序列重排为与接收端进行交织处理前的数据序相同的顺序。
通过上述的比特重新排列，各个反复解码解交织单元2378A、2378B将数据排列为与发送装置100的各个交织单元114A、114B的输入数据相同的顺序。
[解调单元的主要的处理延迟时间]
接着，参照图26说明图20所示的解调单元230B中的主要的处理延迟时间。图26的处理延迟时间与图18的情况不同，产生反复解码解交织单元的处理延迟。除此以外的处理延迟时间与图18的情况相同。因此，下面，主要说明反复解码解交织单元的处理延迟。
根据图26，反复解码解交织单元输入数据，在处理延迟时间1500后输出数据1501。该处理延迟时间1500为基于下述情况的延迟时间，在各个反复解码解交织单元2378A、2378B中，如果不在副载波的第三排的写入结束后，就不读出数据(参照图24和图25)。
而且，根据图26，解调单元230B中的整体的处理延迟时间为直至纠错解码单元的输出数据1502的输出结束为止的时间。与以往相比，该整体的处理延迟时间较短。
在以往的交织处理/解交织处理中，在重新排列一定的数据单位的数据时，基于该重新排列规则的关系，必须暂时蓄积每个重新排列单位的所有的数据后才输出。
图26表示本实施方式的处理延迟时间。与图1所示的以往的方法相比，能够缩短反复解码单元的交织处理所需的处理延迟时间。这是，通过在信道估计存储电路2370和信号存储电路2374中设置用于重新排列数据的地址变换表，能够变更进行反复解码的再次调制单元的交织处理和再次解调单元的解交织处理的重新排列规则。
也就是说，能够在比特交织单元(2360A、2360B)为了缩短处理延迟而以上述的规则进行重新排列处理，设定信道估计存储电路2370、信号存储电路2374以及反复解码解交织单元(2378A、2378B)的重新排列规则，以使输入到纠错解码单元2350的数据序列2349的顺序与输入到纠错解码单元2318的数据序列2317为相同的顺序。
因此，能够缩短交织处理所需的处理延迟时间，从而具有缩短整个接收处理所需的处理延迟时间的效果。
而且，因为缩短反复解码的处理延迟，在增加反复次数时，增加了缩短处理延迟时间的效果。
(实施方式4)
图27是表示本发明实施方式4的接收装置的解调单元230C的结构例的图。另外，在实施方式4中，对与实施方式1至实施方式3相同的部分附加相同的标号，并省略重复的说明。
图27的解调单元230C具有各个比特交织单元2380A、2380B来代替图15所示的解调单元230A的各个比特交织单元2360A、2360B。另外，解调单元230C具有各个比特解交织单元2382A、2382B来代替图15所示的解调单元230A的各个比特解交织单元2362A、2362B，另外，在将从同步单元2300输出的定时信号2302输入到比特交织单元2380A、2380B、比特解交织单元2382A、2382B的方面与实施方式2不同。
比特交织单元2380A输入变换单元2328的变换后的数据序列2329A、控制信号2309以及定时信号2302。然后，比特交织单元2380A根据输入的控制信号2309，重新排列输入数据的顺序，且根据输入的定时信号2302，输出交织后的数据2381A。
另外，比特交织单元2380B也能够包含与比特交织单元2380A同样的结构要素。
比特解交织单元2382A输入似然2345A、控制信号2309以及定时信号2302。然后，比特解交织单元2382A根据输入的控制信号2309，重新排列输入数据的顺序，且根据输入的定时信号2302，对重新排列后的数据进行解交织后输出。
另外，比特解交织单元2382B也能够包含与比特解交织单元2382A同样的结构要素。
[比特交织单元的结构]
图28是表示比特交织单元的结构例的图。
各个比特交织单元2380A、2380B包括：写入定时生成单元2380-1A、各个计数器2380-3A、2380-3B、存储单元选择电路2380-5以及四个存储单元2380-10A～2380-10D。另外，各个比特交织单元2380A、2380B包括：读出定时生成单元2380-1B、地址变换表2380-6以及选择器2380-13。
写入定时生成单元2380-1A输入定时信号2302，基于输入的定时信号2302，与输入到各个存储单元2380-10A～2380-10D的数据2380-9输入的定时匹配地生成并输出用于控制计数器2380-3A的写入计数控制信号2380-2A。
计数器2380-3A输入写入计数控制信号2380-2A，根据输入的写入计数控制信号2380-2A，计数出计数值。然后，计数器2380-3A生成并输出用于表示计数出的计数值，即存储单元2380-10A～2380-10D的写入地址2380-4A。
存储单元选择电路2380-5输入定时信号2302，并根据该输入生成并输出用于选择写入对象的存储单元的控制信号(写入存储单元选择信号)2380-7。另外，存储单元选择电路2380-5根据输入的定时信号2302，生成并输出用于选择读出对象的存储单元的控制信号(读出存储单元选择信号)2380-8。
写入存储单元选择信号2380-7为用于下述目的的信号，将数据2380-9以1/4OFDM码元为单位，按照存储单元2380-10A、2380-10B、2380-10C、2380-10D的顺序切换地存储到存储单元。读出存储单元选择信号2380-8是用于下述目的的信号，从各个存储单元按照存储顺序取出数据。
读出定时生成单元2380-1B输入定时信号2302。然后，读出定时生成单元2380-1B生成并输出，用于与从各个存储单元2380-10A、2380-10B、2380-10C、2380-10D读出数据的定时(输入定时信号2302)匹配地控制计数器2380-3B的读出计数控制信号2380-2B。
在本实施方式中，从读出定时生成单元2380-1B输出读出计数控制信号2380-2B的定时是，在读出定时生成单元2380-1B中输出写入计数控制信号2380-2A，输入相当于1/4OFDM码元的数据2380-9之后生成的。
计数器2380-3B输入读出计数控制信号2380-2B。然后，计数器2380-3B根据读出计数控制信号2380-2B，计数出用于生成从各个存储单元2380-10A、2380-10B、2380-10C、2380-10D读出数据的地址的计数信号2380-4B，并输出。
地址变换表2380-6输入计数信号2380-4B，将计数出的输入信号变换为读出地址信号2380-11，并将其输出。该地址变换表2380-6保持例如图11所示的表，并使用该表进行上述变换。
存储单元2380-10A输入写入地址2380-4A、数据2380-9以及读出地址信号2380-11中的任意数据。然后，存储单元2380-10A在由写入地址2380-4A指定的存储区域内写入数据2380-9，或者读出由读出地址信号2380-11指定的存储区域所存储的数据。另外，存储单元2380-10A将读出的数据2380-12A输出。
另外，各个存储单元2380-10B、2380-10C、2380-10D包含与存储单元2380-10A同样的结构要素，并分别输出数据2380-12B、2380-12C、2380-12D。
选择器2380-13输入读出存储单元选择信号2380-8以及各个数据2380-12A、2380-12B、2380-12C、2380-12D，并根据读出存储单元选择信号2380-8，选择各个数据2380-12A、2380-12B、2380-12C、2380-12D并输出数据2380-14。
通过包含上述的结构要素，能够由读出定时生成单元控制从存储单元读出数据的读出定时而不用蓄积相当于1OFDM码元的数据。
另外，在本实施方式中，将读出定时设为输入了1/4OFDM码元后，但只要读出定时在1/4OFDM码元的输入后至1OFDM码元为止的区间内，可以任意地设定。
将图27所示的从同步单元2300输出的定时信号2302输出到反复解码的比特交织单元2380A、2380B和比特解交织单元2382A、2382B。另外，比特交织单元2380A、2380B通过采用包含图28所示的存储单元选择电路2380-5以及存储单元2380-10A、2380-10B、2380-10C、2380-10D的存储电路的结构，对于以往蓄积相当于1OFDM码元的数据后开始的输出处理，能够在输入1/4OFDM码元的数据后开始该处理。
另外，通过包含以上的结构，能够自由地设计再次调制和再次解调时的、交织处理和解交织处理的输出定时，能够减少处理延迟。
(实施方式5)
实施方式5的接收装置是下述情况下的接收装置，将从同步单元2300输出的定时信号2302输入到图20的解调单元230B的各个比特交织单元和比特解交织单元。另外，实施方式5的接收装置是下述情况下的接收装置，将从同步单元2300输出的定时信号2302输入到图15的解调单元230A的各个比特交织单元和比特解交织单元。
图29是表示本发明实施方式5的接收装置的解调单元230D的结构例的图。另外，在实施方式5中，对与实施方式1～4相同的部分附加相同的标号，并省略重复的说明。
图29的解调单元230D具有各个比特交织单元2390A、2390B以代替图20所示的解调单元230B的各个比特交织单元2360A、2360B，另外，解调单元230D还具有各个反复解码解交织单元2392A、2392B以代替图230所示的解调单元230B的各个反复解调解交织单元2778A、2778B。另外，在将从同步单元2300输出的定时信号2302输入到比特交织单元2390A、2390B、反复解码解交织单元2392A、2392B的方面，与实施方式3不同。
在图29中，比特交织单元2390A输入变换单元2328的变换后的数据序列2329A、控制信号2309以及从同步单元2300输出的定时信号2300。然后，比特交织单元2390A根据输入的控制信号2309，重新排列输入数据的顺序。另外，比特交织单元2390A根据输入的定时信号2302，输出进行了重新排列的交织后的数据序列2391A。
另外，比特交织单元2390B也能够包含与比特交织单元2390A同样的结构要素。
图29的反复解码解交织单元2392A输入似然2345A、控制信号2309以及定时信号2302。然后，反复解码解交织单元2392A根据输入的控制信号2309，重新排列输入数据的顺序。另外，反复解码解交织单元2392A根据输入的定时信号2302，输出进行了重新排列的解交织后的数据序列2393A。
另外，反复解码解交织单元2392B也能够包含与反复解码解交织单元2392A同样的结构要素。
[比特交织单元的结构]
图29的各个比特交织单元2390A、2390B能够包含与图28所示的存储电路同样的结构要素。也就是说，各个比特交织单元包括：写入定时生成单元2380-1A、各个计数器2380-3A、2380-3B、存储单元选择电路2380-5以及四个存储单元2380-10A～2380-10D。另外，各个比特交织单元包括：读出定时生成单元2380-1B、地址变换表2380-6以及选择器2380-13。
此时，将数据例如按照存储单元2380-10A、2380-10B、2380-10C、2380-10D的顺序连续地输入到存储单元。通过使用这样的四个存储单元，即使连续地输入数据，也能够在结束存储单元2380-10A的写入，而在写入到存储单元2380-10B时，从存储单元2380-10A进行读出。另外，假设通过一个存储单元实现四个存储单元时，如果不写入所有(相当于四个存储单元)的数据，则不能读出。
通过将从上述所示的同步单元2300输出的定时信号2302输入到比特交织单元2390A、2390B，以及比特交织单元2390A、2390B的内部包含图28的结构要素，能够在1/4OFDM码元至1OFDM码元为止的期间的任意的定时读出输入到存储单元2380-10A～2380-10D的输入数据。
[反复解码解交织单元的结构]
在图29中，反复解码解交织单元2392A、2392B也能够包含与比特交织单元同样的结构要素。也就是说，各反复解码解交织单元包括：写入定时生成单元2380-1A、各个计数器2380-3A、2380-3B、存储单元选择电路2380-5以及四个存储单元2380-10A～2380-10D。另外，反复解码解交织单元包括：比特解交织单元的读出定时生成单元2380-1B、地址变换表2380-6以及选择器2380-13。
通过包含上述结构要素，能够在1/4OFDM码元至1OFDM码元为止的任意定时输出存储单元2380-10A～2380-10D所蓄积的数据。
另外，在本实施方式中，基于反复解码解交织的重新排列规则的关系，反复解码解交织单元2392A、2392B在存储单元2380-10A～2380-10D蓄积了3/4OFDM码元的数据的定时，开始读出数据。
通过图29所示的、将同步单元2300输出的定时信号2302输入到反复解码部的比特交织单元和反复解码解交织单元，以及包含图28所示的存储单元的结构要素，对于以往在蓄积了相当于1OFDM码元的数据后开始输出的处理，能够在蓄积了1/4OFDM码元或3/4OFDM码元的数据后开始该处理。
另外，生成输出定时信号的定时，并不限于1/4OFDM码元或3/4OFDM码元，也可以变更为适合的值。通过包含以上的结构要素，能够自由地设计再次调制和再次解调时的、交织处理和解交织处理的输出定时，能够减少处理延迟。
2007年2月20日提交的特愿2007-039391中所包含的说明书、附图及说明书摘要的公开内容，全部引用于本申请。
工业实用性
本发明的接收装置和接收方法例如在对接收从多个发送天线发送的空间复用后的信号，并进行反复解调时极为有用。

Claims (7)

1、接收装置，包括：
多个接收天线；
第一变换单元，根据预先规定的重新排列规则，变换信道估计信息的写入或读出的顺序；
第一存储单元，按照所述变换后的顺序，写入或读出所述信道估计信息；
第二变换单元，根据所述重新排列规则，变换所述数据序列的写入或读出的顺序；
第二存储单元，按照所述变换后的顺序，写入或读出所述数据序列；
再次调制单元，基于所述信道估计信息，对所述数据序列进行再次调制而生成再次调制数据；
消除单元，按照所述顺序，取出所述第一存储单元中的所述信道估计信息和所述第二存储单元中的所述数据序列，使用所述信道估计信息、所述数据序列以及所述再次调制数据，生成所述数据序列的消除了干扰信号的流信号；以及
纠错解码单元，基于所述流信号，进行纠错解码。
2、如权利要求1所述的接收装置，所述重新排列规则被规定为，在写入时，使所述存储部以纵向方向写入所述数据序列，在读出时，使所述存储部以横向方向读出所述数据序列。
3、如权利要求1所述的接收装置，还包括：
比特交织单元，根据预先规定的、蓄积所述数据序列的四分之一码元后进行交织处理用的交织规则，进行所述数据序列的比特交织处理；以及
比特解交织单元，根据预先规定的、蓄积所述数据序列的四分之一码元后进行解交织处理用的解交织规则，进行所述流信号的比特解交织处理。
4、如权利要求3所述的接收装置，按照各个不同种类的所述数据序列，分类所述重新排列规则。
5、如权利要求3所述的接收装置，所述比特交织单元和所述比特解交织单元根据定时控制信号读出数据。
6、如权利要求4所述的接收装置，
还包括：反复解码解交织单元，根据预先规定的、蓄积所述数据序列后进行重新排列处理用的反复解码解交织规则，进行所述数据序列的重新排列处理，
所述比特交织单元和所述反复解码解交织单元根据定时控制信号读出数据。
7、接收方法，包括以下步骤：
接收数据序列；
根据预先规定的重新排列规则，变换所述信道估计信息的写入或读出的顺序；
按照所述变换后的顺序，在第一存储单元内写入或读出所述信道估计信息；
根据所述重新排列规则，变换所述数据序列的写入或读出的顺序；
按照所述变换后的顺序，在第二存储单元内写入或读出所述数据序列；
基于所述信道估计信息，对所述数据序列进行再次调制而生成再次调制数据；
按照所述顺序，取出所述第一存储单元中的所述信道估计信息和所述第二存储单元中的所述数据序列，使用所述信道估计信息、所述数据序列以及所述再次调制数据，生成所述数据序列的消除了干扰信号的流信号；以及
基于所述流信号，进行纠错解码。
CN200880004778A 2007-02-20 2008-02-20 接收装置和接收方法 Pending CN101627546A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007039391A JP4827766B2 (ja) 2007-02-20 2007-02-20 受信装置および受信方法
JP039391/2007 2007-02-20

Publications (1)

Publication Number Publication Date
CN101627546A true CN101627546A (zh) 2010-01-13

Family

ID=39720990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880004778A Pending CN101627546A (zh) 2007-02-20 2008-02-20 接收装置和接收方法

Country Status (4)

Country Link
US (1) US8233571B2 (zh)
JP (1) JP4827766B2 (zh)
CN (1) CN101627546A (zh)
WO (1) WO2008105147A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188435B (zh) * 2007-01-08 2011-03-16 中兴通讯股份有限公司 一种比特交织装置与方法
US9712279B2 (en) 2007-10-04 2017-07-18 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
KR101613893B1 (ko) 2007-10-04 2016-04-20 삼성전자주식회사 이동통신 시스템에서 데이터 인터리빙 방법 및 장치
JP5063523B2 (ja) * 2008-08-06 2012-10-31 日本放送協会 Ｍｉｍｏ受信装置
JP5398583B2 (ja) * 2010-02-25 2014-01-29 三菱電機株式会社 受信装置
US8254498B1 (en) * 2012-02-28 2012-08-28 On-Ramp Wireless, Inc. Random orthogonal frequency division multiplexing
CN107786404B (zh) * 2017-09-20 2020-08-07 北京东土科技股份有限公司 工业互联网现场层宽带总线架构的安全性实现方法及装置
CN117634513A (zh) * 2022-08-19 2024-03-01 华为技术有限公司 一种定位方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746426B2 (ja) * 1999-02-26 2006-02-15 富士通株式会社 ターボ復号装置
JP2001249511A (ja) 2000-03-03 2001-09-14 Canon Inc カラー画像形成装置及びプロセスカートリッジ
JP3718183B2 (ja) * 2002-05-23 2005-11-16 日本電信電話株式会社 Ｏｆｄｍ信号伝送装置、ｏｆｄｍ信号受信装置およびｏｆｄｍ信号伝送方法
US7397758B1 (en) * 2002-08-12 2008-07-08 Cisco Technology, Inc. Channel tracking in a OFDM wireless receiver
JP2004096492A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd インタリーバ又はデインタリーバにおけるデータ読出および書込装置
US7209510B2 (en) * 2004-07-20 2007-04-24 Skyworks Solution, Inc. Channel estimation system for a wideband code division multiple access (WCDMA) communication system
US8099123B2 (en) * 2004-12-23 2012-01-17 Qualcomm Incorporated Adaptation of transmit subchannel gains in a system with interference cancellation
US9071344B2 (en) * 2005-08-22 2015-06-30 Qualcomm Incorporated Reverse link interference cancellation
JP4539539B2 (ja) * 2005-11-18 2010-09-08 株式会社デンソー 軟判定値補正方法，受信装置，プログラム
US8385388B2 (en) * 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples

Also Published As

Publication number Publication date
WO2008105147A1 (ja) 2008-09-04
US20100091910A1 (en) 2010-04-15
US8233571B2 (en) 2012-07-31
JP2008205801A (ja) 2008-09-04
JP4827766B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
CN101627546A (zh) 接收装置和接收方法
EP1771962B1 (en) System and method for diversity interleaving
CN1883145B (zh) 多天线接收装置、多天线接收方法、多天线发送装置以及多天线通信系统
KR100870557B1 (ko) 무선통신망에서의 공간-시간 부호화 전송 장치 및 방법
CN100472998C (zh) 差分多长度发送及接收分集
El Gamal et al. On the design of algebraic space-time codes for MIMO block-fading channels
TWI455536B (zh) 用於多載波系統的新訊框結構
AU2001271726B2 (en) Scalable pattern methodology for multi-carrier communication systems
CN101657988B (zh) 用于多输入、多输出、多波段ofdm通信系统的交织方法和系统
US7376203B2 (en) Method for transmitting uniformly distributed data in a MIMO telecommunication system
CN101690240A (zh) 信号发送和接收方法以及信号发送和接收装置
US7366249B2 (en) Method for transmitting optimally interleaved data in a MIMO telecommunication system
US6747948B1 (en) Interleaver scheme in an OFDM system with multiple-stream data sources
CN105359509B (zh) 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
WO2000018056A9 (en) Method and constructions for space-time codes for psk constellations for spatial diversity in multiple-element antenna systems
AU2001271726A1 (en) Scalable pattern methodology for multi-carrier communication systems
CN101743752B (zh) 发送和接收信号的装置以及发送和接收信号的方法
CN101330671A (zh) 发送广播信息的设备和方法
CN101690241A (zh) 信号发送和接收方法以及信号发送和接收设备
WO2008142419A9 (en) Ofdm-mimo radio frequency transmission system
CN103457894B (zh) 一种正交频分复用系统中的交织方法
CN101572685A (zh) 用于正交频分复用系统的发射装置
CN100527645C (zh) 多载波发射分集系统中的信道估算方法和电路及收发信机
CN101378283A (zh) 基于空频编码的mimo-ofdm系统的分集方法
CN101459494A (zh) 多层交织复用空时码系统、数据交织的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100113