CN101621018B - 一种mosfet频率特性偏差检测器及检测方法 - Google Patents
一种mosfet频率特性偏差检测器及检测方法 Download PDFInfo
- Publication number
- CN101621018B CN101621018B CN200910055782.8A CN200910055782A CN101621018B CN 101621018 B CN101621018 B CN 101621018B CN 200910055782 A CN200910055782 A CN 200910055782A CN 101621018 B CN101621018 B CN 101621018B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- mosfet
- type mos
- voltage
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种MOSFET频率特性偏差检测器及其检测方法。所提供的MOSFET频率特性偏差检测器用以探测集成电路制造过程中由于半导体工艺引起的MOSFET频率特性的波动，其包括参考电荷电路、计数器电路和电压控制振荡器，电压控制振荡器的一端耦接于参考电荷电路，另一端耦接于计数器电路。本发明提供的MOSFET频率特性偏差检测器及其检测方法，对半导体CMOS工艺中不同批次的MOSFET或是同一晶圆中不同位置的相同类型MOSFET，均可得到相应的输出计数，通过对计数数值进行分析与比较，很容易可以得到该半导体工艺中MOSFET频率特性的波动情况。
Description
技术领域
本发明涉及集成电路检测领域，特别是涉及一种集成电路中MOSFET频率特性偏差检测器及检测方法。
背景技术
随着集成电路芯片在商业和工业应用中广泛地使用，集成电路制造工艺也随之不断发展。集成电路设计进入深亚微米时代，当器件尺寸越做越小时，一个CMOS(Complementary Metal Oxide Semiconductor，CMOS)工艺从开发到成熟定型总会伴随各种各样的性能波动，其原因是为了达到给定目标，工艺参数(包括掺杂，掩模技术等)总是进行不断的调整，工艺上因此存在偏差。总的来说，一次工艺样片的性能参数服从正态分布，而多次样片的均值又在所谓的guardband(安全带)内波动。最终工艺会“收敛”在接近理想值或者说特征值，而收敛所需的时间各个工艺厂商都不相同，大约2～3年左右。期间的任何模型更新变动都是正常的。也就是说在集成电路仿真设计中，会遇到不同程度的器件模型与实际器件性能存在偏差，实际器件在不同晶圆的不同位置以及出货的不同批次也存在性能波动的情况。
例如65nm工艺，MOSFET的沟道长度只有65nm，互连金属线的宽度和间距也只有100nm左右，而加工时所采用的紫光波长是193nm。虽然经过工艺工程师的不懈努力，工艺已经日趋成熟稳定，但是光波导衍射问题仍然使得加工中存在较大的工艺偏差，直接影响到实际芯片的性能出现波动。在微米工艺加工环境下，芯片内(甚至晶圆内)存在的工艺波动不是很大，较大的工艺波动只存在于各个加工批次之间，由于原材料(单晶硅)的性能不同会出现一些工艺偏差。这些偏差都需要通过建立不同工作条件的模型、设计时事先就考虑如何保证各个工作条件下都满足设计指标来控制。为实现对器件参数的波动分析，一般来说，在集成电路设计之前需要对器件进行Process corner仿真。Processcorner库需要给出工艺的2～3σ分布值，其中包括MOSFET参数，无源器件波动，互连寄生波动等等。因此，MOSFET的参数波动情况是必须通过检测测量掌握得到。这也就是MOSFET常用的Slow、Typical、Fast三个常用库的来源。但是对于纳米级工艺，仅仅有限几个工艺库已经无法满足晶圆内、芯片内较大的工艺波动影响了，需要建立专门针对于工艺波动的模型，建立针对工艺波动的分析方法，才能得到有效的解决。
发明内容
有鉴于上述的问题，本发明的目的在于提供一种集成电路中MOSFET频率特性偏差检测器，用于在纳米级工艺针对晶圆内、芯片内工艺波动对MOSFET器件频率特性所产生的影响进行检测与评估。
本发明提出了一种MOSFET频率特性偏差检测器，用以探测集成电路制造过程中由于半导体工艺引起的MOSFET频率特性的波动，其包括参考电荷电路、计数器电路和电压控制振荡器(voltage-controlled oscillator，VCO)，电压控制振荡器的一端耦接于参考电荷电路，另一端耦接于计数器电路。
本发明所提出的MOSFET频率特性偏差检测器，其中参考电荷电路还包括固定电阻，其一端接地，带隙电流源，耦接于固定电阻的另一端。
本发明所提出的MOSFET频率特性偏差检测器，其中带隙电流源输入带隙电流与温度补偿电流，通过固定电阻接地，带隙电流源与固定电阻之间的节点与地之间的电压，作为电压控制振荡器的控制电压信号输入，以得到对应的输出电压信号。
本发明所提出的MOSFET频率特性偏差检测器，其中电压控制振荡器还包括第一反相器，其包括第一P型MOS和第一N型MOS，第二反相器，其包括第二P型MOS和第二N型MOS，第三反相器，其包括第三P型MOS和第三N型MOS，第一电阻，其一端耦接于第一N型MOS的源极，另一端接地，第二电阻，其一端耦接于第一N型MOS的漏极，另一端接地，电容，与第二电阻并联在第一N型MOS的源极与地之间，其中，第一P型MOS的源极与第一N型MOS的漏极耦接于第二P型MOS与第二N型MOS的栅极，第二P型MOS的源极与第二N型MOS的漏极耦接于第三P型MOS与第三N型MOS的栅极，第三P型MOS的源极与第三N型MOS的漏极耦接于第一P型MOS的栅极。
本发明所提出的MOSFET频率特性偏差检测器，其中控制电压信号通过第一N型MOS的栅极输入，输出电压信号通过第一N型MOS的漏极输出。
本发明所提出的MOSFET频率特性偏差检测器，其中输出电压信号输入计数器电路，作为采样信号对计数器电路的基准时钟信号进行采样，输出采样计数值。
本发明所提出的MOSFET频率特性偏差检测器，其中采样计数值的最高有效位是符号位。
本发明另提出了一种MOSFET频率特性偏差的检测方法，其步骤包括：在仿真环境中建立电压控制振荡器及计数器电路，使用MOSFET典型模型库文件进行电路仿真，得到电压控制振荡器的输出信号；将输出信号输入计数器电路，作为采样信号对计数器电路的基准时钟信号进行采样，输出特征输出计数值；将实际待测的多个MOSFET接入根据仿真环境中建立的实际电压控制振荡器，得到实际输出信号；将实际输出信号输入计数器电路，作为采样信号对计数器电路的基准时钟信号进行采样，输出实际输出计数值；以及将实际输出计数值与特征输出计数值进行比较与计算，得到实际待测的多个MOSFET所组成的实际电压控制振荡器与使用MOSFET典型模型库文件在仿真环境中建立的电压控制振荡器的频率特性偏差。
本发明所提出的检测方法，其中在仿真环境中建立的电压控制振荡器以及实际电压控制振荡器均采用三级反相器结构。
本发明所提出的检测方法，其中实际待测的多个MOSFET所组成的实际电压控制振荡器与使用MOSFET典型模型库文件在仿真环境中建立的电压控制振荡器的频率特性偏差为：(实际输出计数值-特征输出计数值)/特征输出计数值。
本发明所提出的检测方法，其中实际待测的MOSFET所组成的反相器单元与典型模型库中的典型MOSFET模型的频率特性偏差为：(实际输出计数值-特征输出计数值)/(3×特征输出计数值)。
本发明提供的MOSFET频率特性偏差检测器及其检测方法，对半导体CMOS工艺中不同批次的MOSFET或是同一晶圆中不同位置的相同类型MOSFET，均可得到相应的输出计数，通过对计数数值进行分析与比较，很容易可以得到该半导体工艺中MOSFET频率特性的波动情况。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为本发明MOSFET频率特性偏差检测器的结构示意图。
图2所示为本发明MOSFET频率特性偏差检测器中电压控制振荡器的电路原理图。
图3所示为本发明MOSFET频率特性偏差的检测方法的步骤流程图。
图4所示为根据本发明一实施例的MOSFET计数器电路读数与电压控制振荡器输出信号频率、MOSFET频率特性波动对照表。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
请参照图1，图1所示为本发明MOSFET频率特性偏差检测器的结构示意图。
如图1所示的MOSFET频率特性偏差检测器的结构中，包括参考电荷电路、计数器电路以及电压控制振荡器，电压控制振荡器的一端耦接于参考电荷电路，电压控制振荡器的另一端耦接于计数器电路。参考电荷电路还包括阻值固定的固定电阻Rs和带隙电流源，固定电阻Rs的一端接地，其另一端耦接于带隙电流源。带隙电流IBG和温度补偿电流IPTAT输入带隙电流源，经固定电阻Rs接地。带隙电流源与固定电阻Rs之间的节点与地之间的电压Vctrl，作为后级电压控制振荡器的控制电压输入电压控制振荡器，得到对应的输出电压信号VCOout。输出电压信号VCOout输入计数器电路，作为采样信号对计数器电路的基准时钟信号进行采样，输出采样计数值M，采样计数值M的最高有效位是符号位。
更进一步的，图2所示为本发明MOSFET频率特性偏差检测器中电压控制振荡器的电路原理图。如图2所示，电压控制振荡器采用三级环形压控振荡器的机构，其包括三组反相器P1/N1、P2/N2、P3/N3，两个电阻R1、R2和电容C1。第一电阻R1的一端耦接于第一N型MOS N1的源极，另一端接地。第二电阻R2的一端耦接于第一N型MOS N1的漏极，另一端接地。电容C1与第二电阻R2并联在第一N型MOS N1的源极与地之间。第一P型MOS P1的源极与第一N型MOS N1的漏极耦接于第二P型MOS P2与第二N型MOS N2的栅极，第二P型MOS P2的源极与第二N型MOS N2的漏极耦接于第三P型MOSP3与第三N型MOS N3的栅极，第三P型MOS P3的源极与第三N型MOS N3的漏极耦接于第一P型MOS P1的栅极。控制电压信号Vctrl通过第一N型MOSN1的栅极输入，输出电压信号VCOout通过第一N型MOS N1的漏极输出。
请继续参照图3，图3所示为根据本发明MOSFET频率特性偏差的检测方法的步骤流程图。具体而言，使用方法包括以下步骤：
步骤S1：在仿真环境中建立电压控制振荡器及计数器电路，使用MOSFET典型模型库文件进行电路仿真，得到电压控制振荡器的输出信号ftyp；
步骤S2：将输出信号ftyp输入计数器电路，作为采样信号对计数器电路的基准时钟信号fref进行采样，输出特征输出计数值N；
步骤S3：将实际待测的多个MOSFET接入根据仿真环境中建立的实际电压控制振荡器，得到实际输出信号fvco；
步骤S4：将实际输出信号fvco输入计数器电路，作为采样信号对计数器电路的基准时钟信号fref进行采样，输出实际输出计数值M；以及
步骤S5：将实际输出计数值M与特征输出计数值N进行比较与计算，得到实际待测的多个MOSFET所组成的实际电压控制振荡器与使用MOSFET典型模型库文件在仿真环境中建立的电压控制振荡器的频率特性偏差。
更进一步的，在仿真环境中建立的电压控制振荡器以及实际电压控制振荡器均采用三级反相器结构，因此其中实际待测的MOSFET所组成的反相器单元与典型模型库中的典型MOSFET模型的频率特性偏差为：(M-N)/3N。另外实际待测的多个MOSFET所组成的实际电压控制振荡器与使用MOSFET典型模型库文件在仿真环境中建立的电压控制振荡器的频率特性偏差为：(M-N)/N。
值得注意的是，本发明中所提及的MOSFET频率特性偏差，是由MOSFET的阈值电压、开启电流、MOS管寄生电容等多个模型参数决定的MOSFET的频率特性与理想状态下的MOSFET频率特性之间存在的偏差，而在本领域比较常用的用来表现MOSFET频率特性的指标则是信号通过MOSFET的延时Td(图未示)，本发明实际上先通过延时Td计算得到输出信号频率，然后以此输出信号频率作为采样信号对计数器电路的基准时钟信号fref进行采样，也就是输出信号频率/基准时钟信号fref，从而得到计数值。通过延时Td计算得到输出信号频率的方法为本领域常用手段，在此不再赘述。
为了更清楚的说明本发明的实施方式，特举以下实例进行说明。请参考图4，图4所示为根据本发明一实施例的MOSFET计数器电路读数与电压控制振荡器输出信号频率、MOSFET频率特性波动对照表，该表中tran_TT表示为：NMOS和PMOS都为typical；tran_FF表示MOSFET的状态为：NMOS和PMOS都为fast；tran_SS表示MOSFET的状态为：NMOS和PMOS都为slow；tran_FS表示MOSFET的状态为：NMOS为fast，PMOS为slow；tran_SF表示MOSFET的状态为：NMOS为slow，PMOS为fast。
该实例具体而言，例如待测的多个典型(typical)MOSFET仿真接入MOSFET频率特性偏差检测器的电压控制振荡器，也就是说电压控制振荡器中的MOSFET(NMOS和PMOS)都采用典型(typical)库模型。仿真时，电压控制振荡器的输出信号频率ftyp为192Mhz，而输入计数器电路的基准时钟信号fref为6Mhz，则此时计数器电路的特征输出计数值N为32。也就是说，在理想状态下，特征输出计数值N为32，五位二进制的计数器电路的输出为“100001”(最高位有效位是符号位，“1”代表正值，“0”代表负值)，转换为十进制，计数器电路输出值为“+1”。
接着，将实际待测的多个MOSFET接入MOSFET频率特性偏差检测器的电压控制振荡器中，实际的计数器电路读数每与“100001”相差1，VCO频率将偏差1/32即3.125％。
例如图4中第一行数据表示，VCO实际输出信号频率为228.0Mhz，计数器电路的读数为“100111”，转换为十进制，计数器电路输出值为“+7”，与理想状态下的“+1”相差“+6”，同时也意味着实际输出计数值M与特征输出计数值N相差“+6”，因此VCO频率偏差+6/32即18.75％，此时MOSFET处于“FF”状态，MOSFET组成的反相器单元频率特性偏差将在(M-N)/3N＝+6/(3×32)＝6.25％。
如图4中第二行数据表示，VCO实际输出信号频率为150.0Mhz，计数器电路的读数为“000110”，转换为十进制，计数器电路输出值为“-6”，与理想状态下的“+1”相差“-7”，同时也意味着实际输出计数值M与特征输出计数值N相差“-7”，因此VCO频率偏差-7/32即-21.875％，此时MOSFET处于“SS”状态，MOSFET组成的反相器单元频率特性偏差将在(M-N)/3N＝-7/(3×32)＝-7.29％。
如图4中第三行数据，表示在理想状态下，偏差为0，此时MOSFET处于“TT”状态，在此不再赘述。
如图4中第四行数据表示，VCO实际输出信号频率为198.0Mhz，计数器电路的读数为“100010”，转换为十进制，计数器电路输出值为“+2”，与理想状态下的“+1”相差“+1”，同时也意味着实际输出计数值M与特征输出计数值N相差“+1”，因此VCO频率偏差+1/32即3.125％，此时MOSFET处于“FS”状态，MOSFET组成的反相器单元频率特性偏差将在(M-N)/3N＝+1/(3×32)＝1.04％。
最后如图4中第五行数据表示，VCO实际输出信号频率为180.0Mhz，计数器电路的读数为“000001”，转换为十进制，计数器电路输出值为“-1”，与理想状态下的“+1”相差“-2”，同时也意味着实际输出计数值M与特征输出计数值N相差“-2”，因此VCO频率偏差-2/32即-6.25％，此时MOSFET处于“SF”状态，MOSFET组成的反相器单元频率特性偏差将在(M-N)/3N＝-2/(3×32)＝-2.08％。
综上所述，本发明提供的MOSFET频率特性偏差检测器及其使用方法，对半导体CMOS工艺中不同批次的MOSFET或是同一晶圆中不同位置的相同类型MOSFET，均可得到相应的输出计数，通过对计数数值进行分析与比较，很容易可以得到该半导体工艺中MOSFET频率特性的波动情况。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (8)
1.一种MOSFET频率特性偏差检测器，用以探测集成电路制造过程中由于半导体工艺引起的MOSFET频率特性的波动，其特征在于，包括：
参考电荷电路；
计数器电路；以及
电压控制振荡器，上述电压控制振荡器的一端耦接于上述参考电荷电路，另一端耦接于上述计数器电路；其中上述参考电荷电路还包括：
固定电阻，其一端接地；以及
带隙电流源，耦接于上述固定电阻的另一端；
上述带隙电流源输入带隙电流与温度补偿电流，通过上述固定电阻接地，上述带隙电流源与上述固定电阻之间的节点与地之间的电压，作为上述电压控制振荡器的控制电压信号输入，以得到对应的输出电压信号；
上述电压控制振荡器还包括：
第一反相器，其包括第一P型MOS和第一N型MOS；
第二反相器，其包括第二P型MOS和第二N型MOS；
第三反相器，其包括第三P型MOS和第三N型MOS；
第一电阻，其一端耦接于上述第一N型MOS的源极，另一端接地；
第二电阻，其一端耦接于上述第一N型MOS的漏极，另一端接地；以及
电容，与上述第二电阻并联在上述第一N型MOS的源极与地之间；
其中，上述第一P型MOS的源极与上述第一N型MOS的漏极耦接于上述第二P型MOS与上述第二N型MOS的栅极，上述第二P型MOS的源极与上述第二N型MOS的漏极耦接于上述第三P型MOS与上述第三N型MOS的栅极，上述第三P型MOS的源极与上述第三N型MOS的漏极耦接于上述第一P型MOS的栅极。
2.根据权利要求1所述的MOSFET频率特性偏差检测器，其特征在于，其中上述控制电压信号通过上述第一N型MOS的栅极输入，上述输出电压信号通过上述第一N型MOS的漏极输出。
3.根据权利要求2所述的MOSFET频率特性偏差检测器，其特征在于，其中上述输出电压信号输入上述计数器电路，作为采样信号对上述计数器电路的基准时钟信号进行采样，输出采样计数值。
4.根据权利要求3所述的MOSFET频率特性偏差检测器，其特征在于，其中上述采样计数值的最高有效位是符号位。
5.一种MOSFET频率特性偏差的检测方法，其特征在于，步骤包括：
在仿真环境中建立电压控制振荡器及计数器电路，使用MOSFET典型模型库文件进行电路仿真，得到上述电压控制振荡器的输出信号；
将上述输出信号输入上述计数器电路，作为采样信号对上述计数器电路的基准时钟信号进行采样，输出特征输出计数值；
将实际待测的多个MOSFET接入根据上述仿真环境中建立的实际电压控制振荡器，得到实际输出信号；
将上述实际输出信号输入上述计数器电路，作为采样信号对上述计数器电路的基准时钟信号进行采样，输出实际输出计数值；以及
将上述实际输出计数值与上述特征输出计数值进行比较与计算，得到上述实际待测的多个MOSFET所组成的上述实际电压控制振荡器与使用上述MOSFET典型模型库文件在仿真环境中建立的上述电压控制振荡器的频率特性偏差。
6.根据权利要求5所述的检测方法，其特征在于，其中在仿真环境中建立的上述电压控制振荡器以及上述实际电压控制振荡器均采用三级反相器结构。
7.根据权利要求6所述的检测方法，其特征在于，其中上述实际待测的多个MOSFET所组成的上述实际电压控制振荡器与使用上述MOSFET典型模型库文件在仿真环境中建立的上述电压控制振荡器的频率特性偏差为：(实际输出计数值-特征输出计数值)/特征输出计数值。
8.根据权利要求6所述的检测方法，其特征在于，其中上述实际待测的MOSFET所组成的反相器单元与上述典型模型库中的典型MOSFET模型的频率特性偏差为：(实际输出计数值-特征输出计数值)/(3×特征输出计数值)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910055782.8A CN101621018B (zh) | 2009-07-31 | 2009-07-31 | 一种mosfet频率特性偏差检测器及检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910055782.8A CN101621018B (zh) | 2009-07-31 | 2009-07-31 | 一种mosfet频率特性偏差检测器及检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101621018A CN101621018A (zh) | 2010-01-06 |
| CN101621018B true CN101621018B (zh) | 2014-11-05 |
Family
ID=41514174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910055782.8A Expired - Fee Related CN101621018B (zh) | 2009-07-31 | 2009-07-31 | 一种mosfet频率特性偏差检测器及检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101621018B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010000962A1 (de) * | 2010-01-18 | 2011-07-21 | Robert Bosch GmbH, 70469 | Verfahren und Vorrichtung zur Überwachung eines Frequenzsignals |
| CN102571076B (zh) * | 2012-01-05 | 2015-05-20 | 福州大学 | 基于阈值逻辑的set/mos混合结构的7-3计数器 |
| CN103063949B (zh) * | 2012-12-18 | 2018-02-27 | 上海集成电路研发中心有限公司 | 一种电容失配检测电路及方法 |
| CN105322888B (zh) * | 2014-06-09 | 2018-07-17 | 晨星半导体股份有限公司 | 根据温度适应性调整电源电压的电路系统及其操作方法 |
| CN106768437B (zh) * | 2015-11-25 | 2019-12-13 | 中国科学院微电子研究所 | 一种温度检测系统及方法 |
| CN105759190B (zh) * | 2016-02-23 | 2018-09-28 | 工业和信息化部电子第五研究所 | Mos管参数退化的检测电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188293B1 (en) * | 1994-04-25 | 2001-02-13 | Seiko Instruments Inc. | Low power oscillation circuit and non-volatile semiconductor memory having ring oscillator |
| CN1459798A (zh) * | 2002-05-22 | 2003-12-03 | 三菱电机株式会社 | 需要刷新工作的半导体存储器 |
| CN101242164A (zh) * | 2007-02-08 | 2008-08-13 | 联发科技（新加坡）私人有限公司 | 调整滤波器的方法与装置 |
-
2009
- 2009-07-31 CN CN200910055782.8A patent/CN101621018B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188293B1 (en) * | 1994-04-25 | 2001-02-13 | Seiko Instruments Inc. | Low power oscillation circuit and non-volatile semiconductor memory having ring oscillator |
| CN1459798A (zh) * | 2002-05-22 | 2003-12-03 | 三菱电机株式会社 | 需要刷新工作的半导体存储器 |
| CN101242164A (zh) * | 2007-02-08 | 2008-08-13 | 联发科技（新加坡）私人有限公司 | 调整滤波器的方法与装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101621018A (zh) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101621018B (zh) | 一种mosfet频率特性偏差检测器及检测方法 | |
| US7868606B2 (en) | Process variation on-chip sensor | |
| Croon et al. | Matching properties of deep sub-micron MOS transistors | |
| US8224604B1 (en) | Gate delay measurement circuit and method of determining a delay of a logic gate | |
| US8316339B2 (en) | Zone-based leakage power optimization | |
| CN101615588A (zh) | 一种集成电路电阻电容工艺参数波动检测器及使用方法 | |
| CN102760651B (zh) | 版图逻辑运算方法以及集成电路制造方法 | |
| US8801281B1 (en) | On-chip temperature detection using an oscillator | |
| US8448110B2 (en) | Method to reduce delay variation by sensitivity cancellation | |
| CN110707014B (zh) | 一种测试芯片工艺角偏移的方法 | |
| US6869808B2 (en) | Method for evaluating property of integrated circuitry | |
| CN114048700A (zh) | 一种半导体芯片版图的设计方法 | |
| US8969104B2 (en) | Circuit technique to electrically characterize block mask shifts | |
| US7594210B2 (en) | Timing variation characterization | |
| JP2008066598A (ja) | ソフトエラー率の計算方法、プログラム、半導体集積回路の設計方法及び設計装置、並びに半導体集積回路 | |
| Islam et al. | Statistical analysis and modeling of random telegraph noise based on gate delay measurement | |
| CN101359345B (zh) | 统计静态时序分析中减少晶粒间态样的时序库的方法 | |
| Kishida et al. | Negative bias temperature instability caused by plasma induced damage in 65 nm bulk and Silicon on thin BOX (SOTB) processes | |
| Drennan | Device mismatch in BiCMOS technologies | |
| Velenis et al. | Buffer sizing for delay uncertainty induced by process variations | |
| Abbas et al. | Sizing and optimization of low power process variation aware standard cells | |
| US20100174503A1 (en) | Monitoring NFET/PFET Skew in Complementary Metal Oxide Semiconductor Devices | |
| Smedes et al. | Statistical modeling and circuit simulation for design for manufacturing | |
| Hassan et al. | Design and optimization of MOS current mode logic for parameter variations | |
| Jain et al. | On-chip threshold voltage variability detector targeting supply of ring oscillator for characterizing local device mismatch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ren Zheng Inventor after: Hu Shaojian Inventor after: Zhou Wei Inventor after: Cao Yongfeng Inventor after: Ye Hongbo Inventor after: Li Chen Inventor before: Ren Zheng Inventor before: Hu Shaojian Inventor before: Zhou Wei Inventor before: Cao Yongfeng Inventor before: Ye Hongbo |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: REN ZHENG HU SHAOJIAN ZHOU WEI CAO YONGFENG YE HONGBO TO: REN ZHENG HU SHAOJIAN ZHOU WEI CAO YONGFENG YE HONGBO LI CHEN |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141105 Termination date: 20210731 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |