CN101620880A - 存储器控制器、pcb、计算机系统及存储器调整方法 - Google Patents

存储器控制器、pcb、计算机系统及存储器调整方法 Download PDF

Info

Publication number
CN101620880A
CN101620880A CN200910004501A CN200910004501A CN101620880A CN 101620880 A CN101620880 A CN 101620880A CN 200910004501 A CN200910004501 A CN 200910004501A CN 200910004501 A CN200910004501 A CN 200910004501A CN 101620880 A CN101620880 A CN 101620880A
Authority
CN
China
Prior art keywords
memory
output signal
storer
feature
memory output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910004501A
Other languages
English (en)
Other versions
CN101620880B (zh
Inventor
李满姬
李哲浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101620880A publication Critical patent/CN101620880A/zh
Application granted granted Critical
Publication of CN101620880B publication Critical patent/CN101620880B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器控制器、PCB使用存储器控制器的计算机系统以及使用存储器控制器的存储器调整方法。存储器控制器对存储器的数据读取和数据写入进行接口连接，所述存储器控制器包括：特征估计部分，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征；和特征调整部分，如果特征估计部分估计的存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。

Description

存储器控制器、PCB、计算机系统及存储器调整方法
技术领域
本发明的各方面涉及一种存储器控制器、PCB(印刷电路板)、计算机系统及存储器调整方法，更为具体地讲，涉及一种对关于存储器的数据读取和写入进行接口连接的存储器控制器、采用该存储器控制器的PCB和计算机系统、和使用该存储器控制器的存储器调整方法。
背景技术
一般来讲，计算机系统(如台式机或笔记本)包括：存储器，可从其读取数据或向其写入数据；和存储器控制器，用于对存储器的数据读取和数据写入进行接口连接。
存储器控制器接收从存储器输出的存储器输出信号，并基于接收的存储器输出信号的电平估计将通过存储器输出信号发送的数据值。
存储器输出信号的电平通常由存储器规格规定，但是由于存储器输出信号的电平依赖存储器的性能，因此存储器输出信号的电平不总是与期望值相同。如果存储器输出信号的电平超出期望值，则无法正确估计存储器输出信号，从而降低了计算机系统操作的可靠性。
发明内容
因此，本发明的各方面提供了一种可改善从存储器输出的存储器输出信号的特征并提高计算机系统操作的可靠性的存储器控制器、PCB、计算机系统及存储器调整方法。
在下面的描述中将部分地阐明本发明的其它方面，通过描述，部分地会变得清楚，或者通过实施本发明可以了解。
本发明的前述的和/或其它方面可通过提供一种对存储器的数据读取和数据写入进行接口连接的存储器控制器来实现，该存储器控制器包括：特征估计部分，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征；和特征调整部分，如果特征估计部分估计的存储器输出信号超出预定参考范围，则控制存储器使存储器输出信号的特征在预定参考范围内。
特征估计部分可包括：参考信号产生部分，产生与所述预定参考范围相应的参考信号；和比较部分，比较从存储器输出的存储器输出信号与参考信号。
特征调整部分可设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
特征调整部分还可包括：校准电阻器，用于校准存储器的阻抗。
特征调整部分可改变可变调整电阻器的电阻值以调整存储器的阻抗。
存储器控制器还可包括：选择性地与存储器的校准电阻并联的可变调整电阻器。
特征估计部分估计的存储器输出信号可包括数据选通。
存储器输出信号的特征可包括存储器输出信号的电平和转换速率中的至少一个。
本发明的前述的和/或其它方面还可通过提供一种计算机系统来实现，该计算机系统包括：处理器，处理数据；存储器，可从其读取处理器处理的数据并可向其写入处理器处理的数据；和存储器控制器，用于对处理器和存储器间的数据读取和写入进行接口连接，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征，如果存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
存储器控制器可产生与所述预定参考范围相应的参考信号，并比较从存储器输出的存储器输出信号与参考信号。
存储器控制器可设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
存储器控制器可改变连接到存储器的可变调整电阻器的电阻值以调整存储器的阻抗。
存储器控制器估计的存储器输出信号可包括数据选通。
存储器输出信号的特征可包括存储器输出信号的电平和转换速率中的至少一个。
本发明的前述的和/或其它方面，可通过提供一种存储器调整方法来实现，该方法包括：估计从存储器输出的用于数据读取和写入的存储器输出信号的特征；如果存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
所述估计可包括：产生与所述预定参考范围相应的参考信号；和比较从存储器输出的存储器输出信号与参考信号。
所述控制可包括：设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
所述控制可包括：改变连接到存储器的可变调整电阻器的电阻值以调整存储器的阻抗。
估计的存储器输出信号可包括数据选通。
存储器输出信号的特征可包括存储器输出信号的电平和转换速率中的至少一个。
本发明的前述的和/或其它方面还可通过提供一种用于计算机系统的PCB(印刷电路板)来实现，该PCB包括：插槽，将安装有存储器，可从该存储器读取处理器处理的数据，并可向该存储器写入处理器处理的数据；和存储器控制器，对处理器和存储器间的数据读取和写入进行接口连接，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征，如果存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
在下面的描述中将部分地阐明本发明另外的方面和/或优点，通过描述，部分地会变得更加清楚，或者通过实施本发明可以了解。
附图说明
通过下面结合附图对实施例进行的描述，本发明的这些和/或其他方面和优点将会变得清楚和更易于理解，其中：
图1示出了根据本发明实施例的计算机系统；
图2示出了根据本发明实施例的存储器控制器；
图3示出了根据本发明实施例的存储器输出信号；
图4示出了根据本发明实施例的模式寄存器的设置；
图5示出了根据本发明另一实施例的模式寄存器的设置；
图6示出了根据本发明另一实施例的存储器控制器；
图7示出了根据本发明实施例的存储器调整方法。
具体实施方式
现在对本发明的本实施例进行详细的描述，其示例表示在附图中，其中相同的标号始终表示相同元件。通过参考附图描述本实施例以解释本发明。
图1示出了根据本发明实施例的计算机系统1。计算机系统1可实现为是台式机、笔记本、移动装置、便携式音频或视频播放装置、游戏装置、便携式游戏装置、便携式通信装置等。
如图1所示，计算机系统1包括：CPU10、存储器20、存储器控制器30、图形控制器40、I/O控制器50和装置60。
CPU10控制计算机系统1的所有操作，执行载入到存储器20中的代码并执行与该代码相应的命令。当执行命令时，CPU10可与存储器控制器30、图形控制器40、I/O控制器50和装置60通信，并可控制相同部件。
存储器20存储与CPU10操作有关的数据，该数据包括将由CPU10执行的代码。存储器20可设置为易失性存储器，比如，DDR SDRAM(双倍数据速率动态同步随机存取存储器)，并包括DDR2和DDR3类型。
图形控制器40处理图形数据。存储器控制器30对在存储器20与包括CPU10的其它部件之间的数据读取和数据写入进行接口连接。I/O控制器50对CPU10与装置60之间的通信进行接口连接。存储器控制器30和I/O控制器50可集成到单个芯片，或可设置为单独芯片。此外，存储器控制器30和CPU10可被集成到单个芯片。
装置60可包括多种硬件，比如：键盘、鼠标、输入板、触摸屏、游戏操纵杆、摄像头、图像扫描仪、条形码读取器、声卡、扬声器、麦克风、打印机、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-R、DVD-RW、U盘、调制解调器和网卡。
计算机系统1还包括称作主板的印刷电路板(PCB，未示出)。存储器控制器30和/或I/O控制器50可安装到PCB上。PCB可包括可分别安装CPU10、存储器20、存储器控制器30和装置60的多个插槽(未示出)中的至少一个。
存储器控制器30向存储器20发送信号，并从存储器20接收信号，以对存储器20的数据读取和数据写入进行接口连接。存储器控制器30可向存储器20发送包括地址、数据和命令的信号。存储器控制器30接收从存储器20输出的存储器输出信号，并基于存储器输出信号的电平估计包含在存储器输出信号内的数据值。
图2示出了根据本发明实施例的存储器控制器30的配置。在图2中，为了清楚起见，省略了存储器30的配置的一部分。省略的部分包括用于执行与存储器20的信号通信以对存储器20的数据读取和数据写入进行接口连接的元件。
如图2所示，存储器控制器30包括：特征估计部分31，用于估计从存储器20输出的存储器输出信号的特征；特征调整部分32，用于控制存储器20使存储器输出信号的特征在预定参考范围内。
将由特征估计部分31估计的存储器输出信号包括数据选通。将被估计的存储器输出信号的特征包括比如存储器输出信号的电平和转换速率，需要注意的是，可估计其它特征。图3示出了根据本发明实施例的存储器输出信号的电平和转换速率。在图3中，参考符号“a”指的是存储器输出信号，参考符号“b”指的是参考电平，参考符号“c”指的是时钟信号。存储器输出信号的电平“a”可通过参考符号“d”或“e”表示。转换速率是存储器输出信号“a”在每单位时间的增加或减少量，表示为“a1”。
存储器控制器30基于参考电平“b”和时钟信号“c”估计存储器输出信号“a”为高或低。如果存储器输出信号“a”的电平“d”或“e”很小，则用于估计存储器输出信号“a”的裕度变窄。
如图2所示，特征估计部分31可包括：参考信号产生部分33，用于产生与预定参考范围相应的参考信号；和比较部分35，用于比较从存储器20输出的存储器输出信号与参考信号产生部分33产生的参考信号。如果参考信号和存储器输出信号是模拟信号，则特征估计部分31可包括A/D转换器34，A/D转换器34用于将参考信号和存储器输出信号转换为数字信号。
参考信号产生部分33产生的参考信号是具有期望从存储器20输出的特征的理想存储器输出信号。考虑包括存储器控制器30的计算机系统1的特征来预定参考信号的电平和转换速率。
比较部分35比较存储器输出信号和参考信号的电压(A和B)，并输出电压差(A-B)。根据本发明的实施例，比较部分35比较存储器输出信号与参考信号的电压，但是作为选择，可比较存储器输出信号与参考信号的转换速率。
如果电压差(A-B)等于或高于预定参考值，则特征调整部分32控制存储器20以减小电压差(A-B)。根据本发明的各方面，预定参考值可为0。即，特征调整部分32可控制存储器20使存储器输出信号的电平可与参考信号的电平相等。
为了控制存储器20，特征调整部分32设置用于可存储控制存储器20的操作模式的数据的存储器20的模式寄存器(未示出)。通过设置模式寄存器来控制存储器20的突发类型、突发长度、CAS(列地址选通)脉冲时间、DLL(动态链接库)使能/禁止、单端选通等。
图4示出了根据本发明实施例的模式寄存器的设置。如图4所示，可通过设置地址字段A0至A15和BA0至BA2的值来执行模式寄存器的设置。为此，特征调整部分32可向存储器20发出MR命令(见图2)，如“MRS”(模式寄存器设置)。
根据本发明的实施例，通过将地址字段的BA0、BA1和BA2分别设置为0、0和1来选择模式寄存器4(MR4)，并相应地设置地址字段的A0和A1，允许调整从存储器20输出的存储器输出信号的电平。如果地址字段A0和A1分别设置为0和0，则存储器20根据模式寄存器4(MR4)的设置将存储器输出信号的电平增加预定值，并输出电平增加的存储器输出信号。作为选择，如果地址字段A0和A1分别设置为1和0，则存储器20将存储器输出信号的电平降低预定值，并输出电平降低的存储器输出信号。
存储器控制器30通过使用设置的模式寄存器来重新估计通过存储器20调整和输出的存储器输出信号，并连续执行调整使存储器输出信号与参考信号一致。
作为存储器控制器30的调整的结果，从存储器20输出的存储器输出信号接近于存储器控制器30期望的理想存储器输出信号。
因此，虽然从存储器20输出的存储器输出信号的其它特征没有达到期望的理想水平，但是通过存储器控制器30的调整，存储器输出信号的电平可达到理想电平，以保证存储器输出信号的足够的裕度，从而，提高了计算机系统1的操作的可靠性。
图5示出了根据本发明另一实施例的模式寄存器的设置。如图5所示，以与图4的情况相似的方式，通过将地址字段的BA0和BA2分别设置为1和1来选择模式寄存器MR3，并相应地设置地址字段的A3和A4，从而可调整存储器输出信号的电平。
根据上述实施例，存储器输出信号的电平作为存储器输出信号的特征被举例说明，但是任何其它特征(如转换速率)可应用于本发明。
图6示出根据本发明另一实施例的存储器控制器301的配置。在此，为了清楚起见，不再描述与上述的存储器控制器30的部件相同或相似的存储器控制器301的部件。
存储器201(比如，DDR3类型)设置有连接ZQ电阻器21的ZQ引脚，并可使用ZQ电阻器21执行校准存储器201的阻抗的ZQ校准。
存储器控制器301还可包括：连接到ZQ电阻器21的可变调整电阻器36；和开关37，选择性地并联可变调整电阻器36与ZQ电阻器21。
如果存储器输出信号与参考信号的电压差(A-B)(该电压差由比较部分35输出)等于或大于预定值，则特征调整部分321例如可将开关37短路以并联可变调整电阻器36与ZQ电阻21。在此情况下，由于可变调整电阻器36与ZQ电阻器21的并联导致在ZQ引脚的存储器201的电阻值减小，因此存储器201调整阻抗以将存储器输出信号的电平减小预定值。
ZQ电阻器21的电阻值可为大约240Ω；可变调整电阻器36的电阻值可被预定以与存储器控制器301期望的理想存储器输出信号的电平相应。另外，可变调整电阻器36可以是拥有可变电阻值的可变电阻器。
图7示出了根据本发明实施例的存储器调整方法。可通过上述存储器控制器30或301执行存储器调整方法。为了便于清晰，可省略关于控制器30或301的重复描述。
首先，产生具有期望从存储器20或201输出的理想存储器输出信号的特征的参考信号(S101)。
然后，比较来自存储器20或201的存储器输出信号与参考信号(S102)。比如，可比较存储器输出信号与参考信号的电压。然后，确定存储器输出信号的电压与参考信号的电压之间的差是否等于或大于预定值(S103)。
如果在操作S103中确定电压差等于或大于预定值，则控制存储器20或201以减小电压差(S104)。然后，处理返回到操作S102，并重复操作S102至S104。
如果在步骤S103中确定电压差小于预定值，则结束处理。虽然已表示和描述了本发明的一些实施例，但本领域技术人员应该理解，在不脱离由权利要求及其等同物限定其范围的本发明的原理和精神的情况下，可以对这些实施例进行修改。

Claims (37)

1、一种存储器控制器，所述存储器控制器用于对存储器的数据读取和数据写入进行接口连接，包括：
特征估计部分，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征；和
特征调整部分，如果特征估计部分估计的存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
2、根据权利要求1所述的存储器控制器，其中，特征估计部分包括：
参考信号产生部分，产生与所述预定参考范围相应的参考信号；和
比较部分，比较从存储器输出的存储器输出信号与参考信号。
3、根据权利要求1所述的存储器控制器，其中，特征调整部分设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
4、根据权利要求1所述的存储器控制器，还包括：连接到存储器的校准电阻器，用于校准存储器的阻抗。
5、根据权利要求4所述的存储器控制器，还包括：可变调整电阻器，其中，特征调整部分改变可变调整电阻器的电阻值以调整存储器的阻抗。
6、根据权利要求5所述的存储器控制器，其中，可变调整电阻器选择性地与校准电阻器并联。
7、根据权利要求1所述的存储器控制器，其中，特征估计部分估计的存储器输出信号包括数据选通。
8、根据权利要求1所述的存储器控制器，其中，存储器输出信号的特征包括存储器输出信号的电平和转换速率中的至少一个。
9、一种计算机系统，包括：
处理器，处理数据；
存储器，可从其读取处理器处理的数据，并可向其写入处理器处理的数据；和
存储器控制器，对处理器和存储器间的数据读取和写入进行接口连接，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征，如果存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
10、根据权利要求9所述的计算机系统，其中，存储器控制器产生与所述预定参考范围相应的参考信号，并比较从存储器输出的存储器输出信号与参考信号。
11、根据权利要求9所述的计算机系统，其中，存储器控制器设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
12、根据权利要求9所述的计算机系统，其中，存储器控制器包括可变调整电阻器，并且存储器控制器改变可变调整电阻器的电阻值以调整存储器的阻抗。
13、根据权利要求9所述的计算机系统，其中，存储器控制器估计的存储器输出信号包括数据选通。
14、根据权利要求9所述的计算机系统，其中，存储器输出信号的特征包括存储器输出信号的电平和转换速率中的至少一个。
15、一种存储器调整方法，包括：
估计从存储器输出的用于数据读取和写入的存储器输出信号的特征；和
如果存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
16、根据权利要求15所述的方法，其中，所述估计包括：
产生与所述预定参考范围相应的参考信号；和
比较从存储器输出的存储器输出信号与参考信号。
17、根据权利要求15所述的方法，其中，所述控制包括：设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
18、根据权利要求15所述的方法，其中，所述控制包括：改变可变调整电阻器的电阻值以调整存储器的阻抗。
19、根据权利要求15所述的方法，其中，估计的存储器输出信号包括数据选通。
20、根据权利要求15所述的方法，其中，存储器输出信号的特征包括存储器输出信号的电平和转换速率中的至少一个。
21、一种用于计算机系统的印刷电路板，包括：
插槽，将安装存储器，可从所述存储器读取处理器处理的数据，并可向所述处理器写入处理器处理的数据；和
存储器控制器，对处理器和存储器间的数据读取和写入进行接口连接，估计从存储器输出的用于数据读取和写入的存储器输出信号的特征，如果存储器输出信号的特征超出预定参考范围，则控制存储器使存储器输出信号的特征在所述预定参考范围内。
22、一种控制存储器的存储器输出信号的方法，包括：
比较存储器输出信号特征与参考信号特征；和
调整存储器输出信号以使存储器输出信号特征与参考信号特征之差减小。
23、如权利要求22所述的方法，其中，比较存储器输出信号特征与参考信号特征包括：
产生与参考信号特征的预定范围相应的参考信号；和
确定存储器输出信号特征与参考信号特征之差。
24、如权利要求22所述的方法，其中，调整存储器输出信号包括：设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
25、如权利要求22所述的方法，其中，调整存储器输出信号包括：改变可变调整电阻器的电阻值而调整存储器的阻抗。
26、根据权利要求22所述的方法，其中，存储器输出信号包括数据选通。
27、根据权利要求22所述的方法，其中，存储器输出信号特征包括存储器输出信号的电平和转换速率中的至少一个。
28、根据权利要求22所述的方法，其中，参考信号特征包括：参考信号的电平和转换速率中的至少一个。
29、一种存储器的存储器控制设备，包括：
比较部分，比较存储器的存储器信号输出特征与参考信号特征；和
存储器调整部分，调整存储器输出信号以使存储器输出信号特征与参考信号特征之差减小。
30、根据权利要求29所述的存储器控制设备，其中，比较部分包括：
参考信号产生部分，产生与预定参考范围相应的参考信号；和
比较部分，比较从存储器输出的存储器输出信号特征与参考信号特征。
31、根据权利要求29所述的存储器控制设备，其中，存储器调整部分设置存储数据的存储器的模式寄存器，以控制存储器的操作模式。
32、根据权利要求29所述的存储器控制设备，还包括：连接到存储器的校正电阻器，用于校正存储器的阻抗。
33、根据权利要求32所述的存储器控制设备，还包括：可变调整电阻器，其中，存储器调整部分改变可变调整电阻器的电阻值以调整存储器的阻抗。
34、根据权利要求33所述的存储器控制设备，其中，可变调整电阻器选择性地连接到存储器。
35、根据权利要求29所述的存储器控制设备，其中，存储器调整部分调整的存储器输出信号包括数据选通。
36、根据权利要求29所述的存储器控制设备，其中，存储器输出信号特征包括存储器输出信号的电平和转换速率中的至少一个。
37、根据权利要求29所述的存储器控制设备，其中，参考信号特征包括参考信号的电平和转换速率中的至少一个。
CN200910004501.6A 2008-07-04 2009-03-06 存储器控制器、pcb、计算机系统及存储器调整方法 Expired - Fee Related CN101620880B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080065096 2008-07-04
KR10-2008-0065096 2008-07-04
KR1020080065096A KR101315462B1 (ko) 2008-07-04 2008-07-04 메모리 컨트롤러, ｐｃｂ, 컴퓨터 시스템 및 메모리 조정방법

Publications (2)

Publication Number Publication Date
CN101620880A true CN101620880A (zh) 2010-01-06
CN101620880B CN101620880B (zh) 2014-05-21

Family

ID=41465235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910004501.6A Expired - Fee Related CN101620880B (zh) 2008-07-04 2009-03-06 存储器控制器、pcb、计算机系统及存储器调整方法

Country Status (3)

Country Link
US (2) US7978546B2 (zh)
KR (1) KR101315462B1 (zh)
CN (1) CN101620880B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312992A (zh) * 2012-03-07 2013-09-18 佳能株式会社 信号传输系统、光电转换设备和图像拾取系统
US20220301623A1 (en) * 2020-11-23 2022-09-22 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315462B1 (ko) * 2008-07-04 2013-10-04 삼성전자주식회사 메모리 컨트롤러, ｐｃｂ, 컴퓨터 시스템 및 메모리 조정방법
US9304709B2 (en) 2013-09-06 2016-04-05 Western Digital Technologies, Inc. High performance system providing selective merging of dataframe segments in hardware
KR20150049267A (ko) * 2013-10-29 2015-05-08 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
CN115087992B (zh) 2020-02-28 2024-03-29 3M创新有限公司 用于数据存储和处理能力管理的深度因果学习

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474547B1 (ko) * 1997-05-15 2005-06-07 주식회사 하이닉스반도체 반도체메모리소자의데이타출력버퍼
DE10296952B4 (de) * 2001-06-13 2007-07-19 Advantest Corp. Vorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung
TW559694B (en) * 2002-06-21 2003-11-01 Via Tech Inc Method and system of calibrating the control delay time
US7036053B2 (en) * 2002-12-19 2006-04-25 Intel Corporation Two dimensional data eye centering for source synchronous data transfers
KR100703728B1 (ko) * 2005-01-11 2007-04-05 삼성전자주식회사 전자 기기
KR100744039B1 (ko) * 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR101315462B1 (ko) * 2008-07-04 2013-10-04 삼성전자주식회사 메모리 컨트롤러, ｐｃｂ, 컴퓨터 시스템 및 메모리 조정방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312992A (zh) * 2012-03-07 2013-09-18 佳能株式会社 信号传输系统、光电转换设备和图像拾取系统
CN103312992B (zh) * 2012-03-07 2016-12-28 佳能株式会社 信号传输系统、光电转换设备和图像拾取系统
US20220301623A1 (en) * 2020-11-23 2022-09-22 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Also Published As

Publication number Publication date
US20110231620A1 (en) 2011-09-22
US20100005253A1 (en) 2010-01-07
KR101315462B1 (ko) 2013-10-04
CN101620880B (zh) 2014-05-21
US7978546B2 (en) 2011-07-12
KR20100004751A (ko) 2010-01-13
US8274851B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
US11195571B2 (en) Memory device and method with data input
KR102477268B1 (ko) 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템
US12088291B2 (en) Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US7864604B2 (en) Multiple address outputs for programming the memory register set differently for different DRAM devices
CN101620880B (zh) 存储器控制器、pcb、计算机系统及存储器调整方法
US20100030934A1 (en) Bus Termination System and Method
KR20190099933A (ko) 외부의 전압을 기반으로 동작 모드를 결정하는 메모리 장치 및 그 동작방법
KR20150002761A (ko) Ｄｒａｍ 당 주소 매김 능력 모드를 위한 방법, 장치 및 시스템
US7984326B2 (en) Memory downsizing in a computer memory subsystem
US20240184467A1 (en) Memory devices with multiple sets of latencies and methods for operating the same
CN107516536B (zh) 存储器接口、控制电路单元、存储装置及时脉产生方法
US10991403B2 (en) Memory calibration with end point replay
JP4711941B2 (ja) メモリーのスイッチモジュール制御装置及び関連方法
US8799606B2 (en) Computer memory subsystem for enhancing signal quality
US11581055B2 (en) Memory system
CN112309444A (zh) 存储器接口电路、存储器存储装置及设定状态检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140521

Termination date: 20200306