CN101617473A - 模拟/数字变换电路、定时信号发生电路以及控制装置 - Google Patents

Abstract

本发明提供不发生高频的振荡脉冲、仅以低频的振荡脉冲就能够进行与该高频下的动作等同的动作的模拟/数字变换电路、同样地根据上述高频来发生定时信号的定时信号发生电路、以及使用了这些电路的控制装置。在模拟/数字变换电路(1)中，周期信号输出电路(11)依次以[周期信号的1周期(T)的概括值]÷N(个)延迟时间间隔来生成N系列的周期信号(P₁－P_N)，因此在采样周期的期间内，使N个脉冲计数装置中的第1～第j脉冲计数装置(计数器(12))计数为计数值X，使剩余的脉冲计数装置计数为计数值(X－1)，数字信号发生电路根据N个脉冲计数装置的计数状态，按照采样周期以A/D变换时的N倍的分解度，将模拟信号变换为数字信号。

Description

模拟/数字变换电路、定时信号发生电路以及控制装置

技术领域

本发明涉及通过规定个数的周期信号输出电路和与其同数量的脉冲计数装置来生成模拟/数字变换中的位数据的模拟/数字变换电路；通过规定个数的周期信号输出电路和与其同数量的脉冲计数装置可生成数字/模拟变换中的定时信号的定时信号发生电路；以及将控制对象的模拟信号变换为数字信号，基于此生成用于控制的数字信号，并根据该数字信号对控制对象的模拟量进行控制的控制装置。

背景技术

在电力变换装置的数字控制中，对模拟输出电压等进行A/D变换，并将其通过数字信号处理电路进行滤波处理等，之后由定时信号发生电路发生定时信号，根据该定时信号进行晶体管等开关元件的接通断开驱动。在数字控制中进行A/D变换时，可通过提高分解度来进行品质高的控制。

但是，可发生高频振荡脉冲的振荡装置价格变高。例如，在采用廉价的25MHz左右的振荡器来倍增该振荡器输出以取得GHz级的振荡频率的振荡装置中存在电路变大、制造成本普遍增大这样的问题。

另外，利用模拟/数字变换电路等的振荡器进行动作的设备普遍是频率越高消耗功率越加速增大，因此还存在经济效率变差、需要应对放热等这样的问题。

发明内容

本发明的目的在于提供通过规定个数的周期信号输出电路和与其同数量的脉冲计数装置来生成模拟/数字变换中的位数据的模拟/数字变换电路；通过规定个数的周期信号输出电路和与其同数量的脉冲计数装置可生成数字/模拟变换中的定时信号的定时信号发生电路；以及将控制对象的模拟信号变换为数字信号，基于此生成用于控制的数字信号，并根据该数字信号对控制对象的模拟量进行控制的控制装置。

另外，本发明的目的在于提供不发生高振荡脉冲、仅以低振荡脉冲就能够进行与该高振荡脉冲下的动作等同的动作的模拟/数字变换电路、定时信号发生电路、以及使用了这些电路的控制装置。

本发明的模拟/数字变换电路以〔1〕至〔5〕作为主旨。

〔1〕一种模拟/数字变换电路具有：

周期信号输出电路，其被输入时间变化的模拟信号，并将该模拟信号置换为与其大小对应的频率的N系列的周期信号后输出；

N个脉冲计数装置，其分别对上述N系列的周期信号的脉冲数进行计数；以及

数字信号发生电路，其被输入上述N系列的周期信号，并根据这些周期信号按照采样周期来生成与上述模拟信号的大小对应的数字信号，

该模拟/数字变换电路的特征是，上述周期信号输出电路通过使上述N系列的周期信号依次延迟地生成，来在采样周期的期间内，使上述N个脉冲计数装置中的第1～第j脉冲计数装置计数为计数值X，使剩余的脉冲计数装置计数为计数值(X-1)，

上述数字信号发生电路根据上述N个脉冲计数装置的计数状态，按照在上述采样周期中进行A/D变换时的N倍的分解度，将上述模拟信号变换为上述数字信号。

〔2〕根据〔1〕所述的模拟/数字变换电路，其特征是，上述周期信号输出电路依次以如下个延迟时间间隔来生成上述N系列的周期信号，即：[周期信号的1周期(T)的概括值]÷N(个)。

〔3〕根据〔1〕或〔2〕所述的模拟/数字变换电路，其特征是，上述周期信号输出电路由将电信号的大小变换为频率的N个变换器构成，这些变换器发生上述N系列的周期信号。

〔4〕根据〔2〕或〔3〕所述的模拟/数字变换电路，其特征是，上述变换器由积分电路构成，上述变换器发生的周期信号被设定成从通过输入电压使上述积分电路开始动作到结束(例如，在积分电路是CR电路时，通过基准电压来开始电容器充电，当充电电压到达阈值时结束该电容器充电并且开始放电，直至该充电电压返回到初始电压为止)为一周期。

〔5〕根据〔1〕至〔4〕中任一个所述的模拟/数字变换电路，其特征是，上述周期信号输出电路由将电信号的大小变换为频率的至少一个变换器、和使该变换器的输出信号延迟后输出的至少一个延迟电路构成，这些变换器和延迟电路发生上述N系列的周期信号。

在本发明中，“脉冲计数装置”典型地是计数器，不过也可以由移位寄存器(shift register)以及包含CPU的电路构成。

另外，在本发明中“将电信号的大小变换为频率的变换器”是电压控制振荡器，不过只要是能够将作为变换对象的电压/电流值的振幅等变换为频率(具体地说是周期脉冲)的装置即可，而不限于电压控制振荡器。

本发明的定时信号发生电路将〔6〕至〔10〕作为主旨。

〔6〕一种定时信号发生电路具有：

周期信号输出电路，其输出频率的M系列的周期信号；

M个比较脉冲计数装置，其被输入与数字信号的大小对应的上述M系列的周期信号，在计数值到达了上述设定的值时输出规定信号；以及

信号生成电路，从上述M个比较脉冲计数装置输入M个上述规定信号，其根据这些规定信号按照基准周期，生成与数字信号的大小对应的时间间隔的定时信号，

该定时信号发生电路的特征是，在上述M个比较脉冲计数装置中第1～第k脉冲计数装置中设定第1计数值，在剩余的脉冲计数装置中设定第2计数值，并以依次延迟的时间间隔输入上述M系列的周期信号，由此，上述信号生成电路根据上述M个脉冲计数装置的输出状态，发生在通过1个脉冲计数装置发生定时信号时的N倍精度的定时信号。

〔7〕根据〔6〕所述的定时信号发生电路，其特征是，依次以如下个延迟时间间隔来输入上述M系列的周期信号，即：[周期信号的1周期(T)的概括值]÷M(个)。

〔8〕根据〔6〕或〔7〕所述的定时信号发生电路，其特征是，具有在上述M个比较脉冲计数装置中设定上述计数值的分配电路。

〔9〕根据〔6〕至〔8〕中任一个所述的定时信号发生电路，其特征是，上述周期信号输出电路由将电气信号的大小变换为频率的M个变换器构成，这些变换器发生周期信号。

〔10〕根据〔6〕至〔9〕中任一个所述的定时信号发生电路，其特征是，上述变换器由积分电路构成，上述变换器发生的周期信号被设定为从通过输入电压使上述积分电路开始动作到结束(通过基准电压来开始电容器充电，当充电电压到达阈值时结束该电容器充电并且开始放电，直至该充电电压返回到初始电压为止)为一周期。

〔11〕一种控制装置，由权利要求1至5中任意一项所述的模拟/数字变换电路；权利要求6至10中任意一项所述的定时信号发生电路；以及数字信号处理电路构成，其特征是，

上述模拟/数字变换电路对来自控制对象的模拟输出进行数字化，

上述数字信号处理电路通过上述数字化后的信号进行处理，生成数字定时值，

上述定时信号发生电路根据上述数字定时值来发生控制用定时信号。

〔12〕根据〔11〕所述的控制装置，其特征在是，共用上述模拟/数字变换电路中所使用的周期信号输出电路和上述定时信号发生电路中所使用的周期信号输出电路。

〔13〕根据〔11〕或〔12〕所述的控制装置，其特征是，上述数字信号处理电路进行数字滤波处理、或者进行P控制、I控制、D控制或组合了这些控制的处理。

〔14〕根据〔11〕至〔13〕中任一个所述的控制装置，其特征是，上述控制对象是包含开关元件的电力变换电路，

上述模拟/数字变换电路被输入上述电力变换电路的输出电压，

上述定时信号发生电路对上述电力变换电路的上述开关元件输出接通/断开的定时信号。

(发明效果)

本发明可提供通过规定个数的周期信号输出电路和与其同数量的脉冲计数装置来生成模拟/数字变换中的位数据的模拟/数字变换电路；通过规定个数的周期信号输出电路和与其同数量的脉冲计数装置可生成数字/模拟变换中的定时信号的定时信号发生电路；以及将控制对象的模拟信号变换为数字信号，基于此生成用于控制的数字信号，并根据该数字信号对控制对象的模拟量进行控制的控制装置。

在本发明中，因为不发生高振荡脉冲的脉冲、仅采用低振荡脉冲就能够进行与该高振荡脉冲下的动作等同的动作，所以与等同性能的现有模拟/数字变换电路、定时信号发生电路、控制装置相比，能够降低制造成本，降低消耗功率等。

即，在本发明的模拟/数字变换电路以及定时信号发生电路中，可采用低频振荡脉冲来进行与在其数倍至数十倍的振荡脉冲下的动作等同的高速动作。

另外，在本发明的控制装置中通过组合这些电路来构成控制装置，由此能够构建低成本且高性能的控制系统。

附图说明

图1是表示本发明的模拟/数字变换电路的第1实施方式的说明图。

图2是表示本发明的模拟/数字变换电路的第2实施方式的说明图。

图3是表示本发明的模拟/数字变换电路的第3实施方式的说明图。

图4是图3的周期信号输出电路生成的信号的定时图。

图5是图3的电压控制振荡器的动作说明图。

图6是表示本发明的模拟/数字变换电路的第4实施方式的说明图。

图7是表示本发明的模拟/数字变换电路的第5实施方式的说明图。

图8是表示利用延迟时间T/N的延迟元件来构成了延迟电路的周期信号输出电路的图。

图9是表示本发明的定时信号发生电路的第1实施方式的说明图。

图10是表示本发明的定时信号发生电路的动作的波形图。

图11是表示本发明的定时信号发生电路的第2实施方式的说明图。

图12是表示本发明的定时信号发生电路的第3实施方式的说明图。

图13是表示图12的周期信号输出电路的输出信号的定时图。

图14是图12的电压控制振荡器的动作说明图。

图15是表示本发明的定时信号发生电路的第4实施方式的说明图。

图16是表示本发明的控制装置的第1实施方式的说明图。

图17是表示本发明的控制装置的第2实施方式的说明图。

图18是表示本发明的控制装置的第3实施方式的说明图。

图19是表示反复信号发生电路发生多个相位的定时信号发生电路的图。

图20是具体表示图19的定时信号发生电路的电路。

图21是表示定时信号发生电路的其他结构例的图。

图22是具体表示图21的定时信号发生电路的电路。

图23是表示图19所示的电路的变形例的说明图。

图24是表示图19所示的电路和图21所示的电路的合成电路的说明图。

图25是表示图19、图20所示的电路的其他变形例的说明图。

图26是表示图21所示的电路的变形例的说明图。

图27是表示反复信号发生电路发生不同的多个相位信号的定时信号发生电路的一例的图。

图28是具体表示图27的定时信号发生电路的电路。

图29是表示反复信号发生电路发生不同的多个相位信号的定时信号发生电路的其他例的图。

图30是具体表示图29的定时信号发生电路7的电路。

图31是表示反复信号发生电路发生不同的多个相位信号的定时信号发生电路的再一其他例的图。

图32是具体表示图31的定时信号发生电路7的电路。

图33是具体表示图31的定时信号发生电路7的电路的其他例的图。

图34的(A)、(B)是表示定时信号发生电路的动作波形例的图。

图35是表示将定时信号发生电路应用到脉冲生成电路的例子的电路图。

图36是表示直接连接延迟元件或延迟电路的相位移动电路的其他例的图。

图37是表示图27所示的电路的变形例的说明图。

图38是表示图27所示的电路的其他变形例的说明图。

图39是表示反复信号发生电路发生多个相位信号的定时信号发生电路的结构例的图。

图40是表示反复信号发生电路发生多个相位信号的定时信号发生电路的其他结构例的图。

图41是图39的定时信号发生电路的具体电路图。

图42是图39的定时信号发生电路的其他具体电路图。

图43是图39的定时信号发生电路的再一其他具体电路图。

图44是图39的定时信号发生电路的再一其他具体电路图。

图45是图40的定时信号发生电路的具体电路图。

图46是表示延迟电路的具体例的图。

图47是表示延迟电路的其他具体例的图。

图48表示应用了图46的电路的相位移动电路的例子。

图49是表示由定时信号发生电路输出的信号的延迟时间和构成相位移动电路的开关群的接通/断开状态之间的关系的图。

图50是表示本发明的定时信号发生电路的例子的说明图。

图51是表示图50的定时信号发生电路的动作例的定时图。

图52是表示图50的定时信号发生电路的动作其他例的定时图。

图53是表示本发明的定时信号发生电路的其他例的说明图。

图54是表示在图53中使用的周期信号发生电路的具体例的图，(A)示出振荡电路的一部分、是表示双极晶体管与电阻串联连接的例子的图，(B)是表示对晶体管和设置在该晶体管的主电流通路上的电阻的串联连接电路组进行并联连接来构成周期信号发生电路的例子的图。

图55是表示在图53的定时信号发生电路中对存储装置群的前段设置了相位移动电路群的变形例的图。

图56表示在图53的定时信号发生电路中对存储装置群的后段设置了相位移动电路群的变形例。

图57是表示相位移动电路的一例的图。

图58是表示本发明的定时信号发生电路的再一其他例的说明图。

图59是表示将周期信号发生电路由单个振荡电路构成的例子的图。

图60(A)是表示以高频进行“27”次通常计数的波形图，(B)、(C)是利用一个计数电路对不同频率的信号进行计数的情况的波形图。

图61(A)、(B)是利用两个计数电路对不同频率的信号进行计数的情况的波形图。

图62是通过缩短低频信号的接通时间的时间比率来降低消耗功率的情况的说明图。

图63是表示定时信号发生电路的其他例的其他例的说明图。

图64是表示本发明的定时信号发生电路的再一其他例的说明图。

图65是表示在图59的定时信号发生电路中设置了相位移动电路的例子的图。

图66是表示在本发明中使用的脉冲发生电路的图，(A)是表示基本结构的图，(B)是表示积分电路包含多个要素的情况的图。

图67(A)是表示由三个积分电路元件和选择电路来构成积分电路的例子的图，(B)是表示由三个基准信号输出电路元件来构成基准信号输出电路的例子的图。

图68(A)是表示由三个积分电路元件和选择电路来构成积分电路、且由三个基准信号输出电路元件来构成基准信号输出电路的例子(选择电路为一个)的图，(B)是表示由三个积分电路元件和选择电路来构成积分电路、且由三个基准信号输出电路元件来构成基准信号输出电路的例子(选择电路为两个)的图。

图69是表示积分电路包含多个积分电路元件、比较电路包含多个比较电路元件的例子的说明图。

图70是表示在图69的电路中波形合成电路输入比较电路的输出进行波形合成的例子的图。

图71是表示积分电路包含多个积分电路元件、比较电路包含多个比较电路元件的例子的说明图。

图72是在图71的电路中波形合成电路不输入脉冲信号、输入比较电路元件的输出来进行波形合成的例子的图。

图73是表示基准信号输出电路包含多个基准信号输出电路元件、比较电路包含多个比较电路元件的例子的说明图。

图74是表示在图73的电路中波形合成电路输入比较电路的输出进行波形合成的例子的图。

图75是表示具有多个积分电路、基准信号输出电路、比较电路的组，并共用波形合成电路的脉冲发生电路的例子的图。

图76是表示具有多个积分电路、基准信号输出电路、比较电路的组，并共用波形合成电路的脉冲发生电路的其他例的图。

图77是表示在本发明中使用的脉冲发生电路的具体例的图。

图78是表示脉冲发生电路的动作波形的一例的图，(A)是表示波形合成电路为AND电路的情况的图，(B)是表示波形合成电路为OR电路的情况的图。

图79是表示脉冲发生电路的动作波形的其他例的图，(A)是表示波形合成电路为AND电路的情况的图，(B)是表示波形合成电路为OR电路的情况的图。

图80是表示具有多个积分电路、基准信号输出电路、比较电路的组且串联连接的脉冲发生电路的一例的说明图。

图81是表示在图80的脉冲发生电路中共用了基准信号输出电路的例子的说明图。

图82是图80的脉冲发生电路的具体例的图。

图83是表示图82的脉冲发生电路的动作波形的一例的图。

图84(A)是在图66或图67的脉冲发生电路的前段还具有计数电路的脉冲发生电路的说明图，(B)是对(A)的脉冲发生电路的动作进行说明的定时图。

符号说明：

1模拟/数字变换电路

2定时信号发生电路

3数字信号处理电路

4控制装置

5控制对象

7定时信号发生电路

8定时信号发生电路

9脉冲发生电路

11周期信号输出电路

12计数器

13数字信号发生电路

21周期信号输出电路

22比较计数器

23信号生成电路

24分配电路

51接通/断开信号生成电路

61电源

62负载

71反复信号发生电路

72、721、722、51相位移动电路

73、52相位移动控制器

74、741、742、74(1)、74(2)、…、74(M)计数电路

75、751、752选择电路

76选择控制器

79波形调节电路

80相位移动电路群

81周期信号发生电路

82计数电路群

83设定电路

84信号选择电路

85信号选择控制器

86频率控制器

87振荡电路

88选择开关(多路复用器)

89存储装置群

91积分电路

92基准信号输出电路

93比较电路

94波形合成电路

711振荡电路群

712相位移动电路

713移动控制器

810相位移动控制器

811第1频率信号发生电路

812第2频率信号发生电路

813第3频率信号发生电路

814第4频率信号发生电路

821第1计数电路

822第2计数电路

823第3计数电路

824第4计数电路

801第1相位移动电路

802第2相位移动电路

803第3相位移动电路

804第4相位移动电路

820计数电路

921D/A变换器

922低通滤波器

dly_k延迟电路(k＝1、2、...、Q)

ES外部信号

frq₁、frq₂、frq₃、frq₄频率

f₁、f₂、f₃、f₄...、f_M频率

FRQ₄第4周期信号

FRQ₃第3周期信号

FRQ₂第2周期信号

FRQ₁第1周期信号

I_B控制电流为基极电流

N₁、N₂、N₃、N₄定时的值

PLS反复信号

PLS_PS

Phase_k相位移动信号(k＝1、2、...、M)

PGk第k振荡电路(k＝1、2、...、M)

PLS_k第k脉冲(k＝1、2、...、M)

q₁、q₂、...、q _M-1信号个数；

rg₂、rg₁、rg₃寄存器

r_eq可变电阻

R₁电阻

S_Ak旁路开关群(k＝1、2、...、Q)

S_Bk输出开关(k＝1、2、...、Q)

S_Ck短路防止开关(k＝1、2、...、Q)

SW开关

TS、TS₁、TS₂定时信号

TS定时信号

Tr双极晶体管

具体实施方式

图1是表示本发明的模拟/数字变换电路的第1实施方式的说明图。在图1中，模拟/数字变换电路1具有：周期信号输出电路11、计数器12和数字信号发生电路13。

周期信号输出电路11输入时间变化的模拟信号A_IN，并将该模拟信号A_IN置换为与其大小对应的频率f_S的N系列的周期信号P_I～P_N之后输出。

计数器12由对N系列的周期信号P₁～P_N的脉冲数分别进行计数的N个计数器CNTR₁～CNTR_N构成。向数字信号发生电路13输入N系列的周期信号P₁～P_N，并根据这些周期信号P₁～P_N，按照采样周期T_SMPL来生成与模拟信号A_IN的大小对应的数字信号D_OUT。

在本发明中，周期信号输出电路11依次以[周期信号P₁～P_N的1周期(T)的概括值]÷N(个)延迟时间间隔来生成N系列的周期信号P₁～P_N。例如，P₂是比P₁延迟(T/N)的信号，P₃是比P₂还延迟(T/N)的信号。

由此，在采样周期T_SMPL的期间，N个计数器12中的第1～第j计数器CNTR₁～CNTR_j分别计数为计数值X，剩余的计数器分别计数为计数值(X-1)。但是，在j＝N时不存在“剩余的计数器”。即，所有的计数器CNTR₁～CNTR_N的计数值为X。

在计数器CNTR₁～CNTR_N的精度为a位的情况下，周期信号输出电路11的输出信号的精度(分解度)为2^a·N。即，数字信号发生电路13根据N个计数器12(计数器CNTR₁～CNTR_N)的计数状态，以在采样周期T_SMPL中进行A/D变换时的N倍精度，将模拟信号A_IN变换为数字信号(数字数值)D_OUT。

例如，在CNTR₁～CNTR_j的计数值是X、CNTR_j+1～CNTR_N的计数值是X-1时，计数值为(X-1)+(j/N)。

图2如本发明的模拟/数字变换电路的第2实施方式所示，周期信号输出电路11可由N个电压/频率变换电路VF₁～VF_N构成。在图2中，VF₁生成P₁、P₂、...、P_N的动作开始定时信号(参照图2的虚线)，不过如接着叙述的第3实施方式所示，控制器还可以生成动作开始定时信号。

图3是表示本发明的模拟/数字变换电路的第3实施方式的说明图。在图3中，模拟/数字变换电路1具有：周期信号输出电路11、计数器12、数字信号发生电路13和控制器14。在图3中计数器12由CNTR₁～CNTR₈构成。在本实施方式中计数器CNTR₁～CNTR₈的分解度为5位，计数器12由8(2³)个计数器CNTR₁～CNTR₈构成，所以模拟/数字变换电路1整体具有8位的分解度。

周期信号输出电路11输入电压e_O作为时间变化的模拟信号，并将该电压e_O置换为与其大小对应的频率f_S的8系列的周期信号P₁～P₈后输出。具体地说，周期信号输出电路11由电压控制振荡器(VCO₁～VCO_N)构成。控制器14生成VCO₁～VCO_N的动作开始定时信号SV₁～SV_N和模拟/数字变换电路1的动作周期信号R。

如图4所示，周期信号输出电路11依次以[周期信号P₁～P₈的1周期(T)的概括值]÷8(个)延迟时间间隔生成8系列的周期信号P₁～P₈。在本实施方式中，可取得与图4中用TOT表示的脉冲串的分解度相同的分解度。

计数器CNTR₁～CNTR₈按照采样周期T_SMPL来输入周期信号P₁～P₈并进行计数。计数器CNTR₁～CNTR₈在采样周期T_SMPL的期间届满时，示出计数器CNTR₁～CNTR₃的计数值是22、剩余的计数器CNTR₄～CNTR₈的计数值是21这样的情况。

数字信号发生电路13可以根据采样周期T_SMPL届满时的、计数器CNTR₁～CNTR_N的计数状态，利用在采样周期T_SMPL内进行A/D变换时的8倍的分解能，将电压e_O变换为数字信号D_OUT。数字信号发生电路13可对各计数器CNTR₄～CNTR₈的值进行合计后输出数字数值。例如，在上述例中，CNTR₁～CNTR₃的计数值是22，剩余的计数器CNTR₄～CNTR₈的计数值是21，所以可将输出数值设为22·3+21·5＝171。另外，全部计数(full count)值都是8位所以为256。

在本实施方式中，VCO₁～VCO₈具有CR电路，VCO₁～VCO₈发生的周期信号P₁～P₈如图5所示利用输入电压开始C(电容器)的充电，当充电电压到达阈值时结束该电容器C的充电并且开始放电，将直到该充电电压返回到初始电压为止的期间设为一周期。

利用图5来说明图3的VCO₁～VCO₈的动作。VCO₁根据控制器14生成的动作开始定时信号SV₁来开始动作，当输入电压到达阈值V_T时VCO₁生成周期信号P₁。

另一方面，控制器14检测VCO₁的CR电路中C的电压上升时的充电电压V_T/4、2V_T/4、3V_T/4、V_T以及电压下降时的充电电压3V_T/4、2V_T/4、V_T/4的定时。然后，控制器14在充电电压为V_T/4、2V_T/4、3V_T/4、V_T、3V_T/4、2V_T/4、V_T/4的定时，生成动作开始定时信号SV₂、SV₃、SV₄、SV₅、SV₆、SV₇、SV₈(在图5中仅表示SV₂、SV₃)。VCO₂～VCO₈由这些动作开始定时信号来驱动，在输入电压到达各个阈值V_T时生成周期信号P₂～P₈(在图5中仅表示P₂、P₃)。此外，VCO₁～VCO₈的电压上升依赖于各个动作时的输入电压值。在图5中，利用α₁～α₃来表示VCO₁～VCO₃的电压上升斜率。

图6是表示本发明的模拟/数字变换电路的第4实施方式的说明图。图6的周期信号输出电路11由一个电压控制振荡器VCO和多个延迟电路(DLY₁～DLY₇)构成。VCO的输出作为P₁输入到计数器CNTR₁，并且输入到延迟电路DLY₁。延迟电路DLY₁输出比VCO的出力(P₁)延迟了T/N的信号P₂。延迟电路DLY₂输出比延迟电路DLY₁的输出(P₂)延迟了T/N的信号P₃。以下同样，延迟电路DLY_k(k＝3、4、...、7)输出比延迟电路DLY_k-1的输出(P_k)延迟了T/N的信号P_k+1。

图7是表示本发明的模拟/数字变换电路的第5实施方式的说明图。图7的周期信号输出电路11由一个电压控制振荡器VCO和多个延迟电路(DLY₁～DLY₇)构成。VCO的输出作为P₁输入到计数器CNTR₁输入，并且输入到延迟电路DLY₁、DLY₂、...、DLY₇。延迟电路DLY₁输出比输入信号(VCO的输出)延迟了(T/N)的信号P₂，延迟电路DLY₂输出比输入信号(VCO的输出)延迟了2·(T/N)的信号P₃。以下同样，延迟电路DLY_k(k＝3、4、...、7)输出比输入信号(VCO的输出)延迟了k(T/N)的信号P_k+1。图8是表示由延迟时间T/N的延迟元件构成延迟电路DLY₁、DLY₂、...、DLY₇的周期信号输出电路11的图。如图8所示，DLY₁由一个延迟元件构成，并生成延迟了T/N的信号P₁，DLY₂由两个延迟元件构成，并生成延迟了2·(T/N)的信号P₂。DLY_k由两个延迟元件构成，并生成延迟了k·(T/N)的信号P_k。

图9是表示本发明的定时信号发生电路的第1实施方式的说明图。在图9中定时信号发生电路2具有：周期信号输出电路21、比较计数器22、信号生成电路23和分配电路24。

另外，在上述的模拟/数字变换电路中采用大写符号“P”来作为周期信号，不过在以下的定时信号发生电路中采用小写符号“p”来作为周期信号。另外，在上述的模拟/数字变换电路中，将计数器用大写“CNTR”表示，将频率变换电路用大写“VF”表示，将频率变换电路用大写“VCO”表示，不过在以下的定时信号发生电路中将计数器用小写“cntr”表示，将频率变换电路用小写“vf”表示，将频率变换电路用小写“vco”来表示。

周期信号输出电路21输出频率f_S的M系列的周期信号p₁～p_M以及定时信号发生电路2的比较计数器22的动作周期信号r。

比较计数器22由M个计数器cntr₁～cntr_M构成，cntr₁～cntr_M输入M系列的周期信号p₁～p_M，当计数值到达设定的值时输出全部计数信号。

信号生成电路23从M个计数器cntr₁～cntr_M输入全部计数信号fc₁～fc_M，并根据这些全部计数信号fc₁～fc_M按照基准周期T_REF来生成与数字信号D_IN的大小对应的时间间隔的定时信号T_OUT。

分配电路24可对M个计数器设定计数值Y、(Y-1)。分配电路24对M个比较计数器22中第1～第k计数器cntr₁～cntr_k设定计数值Y，对剩余的计数器设定计数值(Y-1)。如图10所示，M系列的周期信号p₁～p_M依次以[周期信号p₁～p_M的1周期(T)的概括值]÷M(个)延迟时间间隔输入。信号生成电路23根据M个计数器22(计数器cntr₁～cntr_M)的输出状态产生1个计数器发生定时信号时的N倍精度的定时信号T_OUT。即，信号生成电路23在输入了来自M个计数器cntr₁～cntr_M的全部计数信号(在图10中用向上箭头来表示)时发生定时信号T_OUT，此时如图10的TOT所示，可取得与T的N倍精度的脉冲串的分解度相同的分解度。

如图11的定时信号发生电路的第2实施方式所示，周期信号输出电路21可由N个电压/频率变换电路vf₁～vf_N构成。在图11中vf₁生成p₁、p₂、...、p_N的动作开始定时信号(参照图11的虚线)，如以下所述的第3实施方式所示，还可以由控制器生成动作开始定时信号。

图12是表示本发明的定时信号发生电路的第3实施方式的说明图。在图12中，定时信号发生电路2具有：周期信号输出电路21、比较计数器22、信号生成电路23、分配电路24和控制器25。

在图12中，计数器22由cntr₁～cntr₈构成。在本实施方式中计数器cntr₁～cntr₈的分解度为5位，计数器22由8(2³)个计数器cntr₁～cntr₈构成，所以模拟/数字变换电路1整体具有8位的分解度。

周期信号输出电路21输入基准电压e_ref作为时间变化的模拟信号，并将该电压e_ref置换为与其大小对应的频率f_S的8系列的周期信号p₁～p₈后输出。具体地说，周期信号输出电路21由电压控制振荡器(vco₁～vco₈)构成。控制器25生成vco₁～vco₈的动作开始定时信号s₁～s₈以及定时信号发生电路2的动作周期信号r。

如图13所示，周期信号输出电路21将8系列的周期信号p₁～p₈依次以[周期信号p₁～p₈的1周期(T)的概括值]÷8(个)延迟时间间隔生成。

8个计数器22(计数器cntr₁～cntr₈)按照基准周期T_REF来输入周期信号p₁～p₈并进行计数。计数器cntr₁～cntr₈示出在基准周期T_REF的期间届满时8个计数器12中cntr₁～cntr₆的计数值为22、剩余的计数器cntr₇、cntr₈的计数值为21的情况。

计数器cntr₁～cntr₈在计数值到达设定的值时输出全部计数信号。信号生成电路23在从全部的cntr₁～cntr₈中输入全部计数信号时，输出定时信号。在上述例中，在cntr₁～cntr₆中设定的值为22，在剩余的计数器cntr₇、cntr₈中设定的值为21，所以信号生成电路23可输出与22·6+21·2＝174的数值对应的定时信号(例如占空比(duty))。

在本实施方式中，vco₁～vco₈具有CR电路，vco₁～vco₈发生的周期信号p₁～p₈如图14所示，利用输入电压开始C(电容器)的充电，在充电电压到达阈值时结束该电容器C的充电并且开始放电，将该充电电压返回初始电压的期间设为一周期。

利用图14来说明图12的vco₁～vco₈的动作。vco₁根据控制器25生成的动作开始定时信号s₁来开始动作，在输入电压到达阈值V_T时，vco₁生成周期信号p₁。

另一方面，控制器25检测vco₁的CR电路中C的电压上升时的充电电压V_T/4、2V_T/4、3V_T/4、V_T以及电压下降时的充电电压3V_T/4、2V_T/4、V_T/4的定时。然后，控制器25在充电电压为V_T/4、2V_T/4、3V_T/4、V_T、3V_T/4、2V_T/4、V_T/4的定时，生成动作开始定时信号s₂、s₃、s₄、s₅、s₆、s₇、s₈(在图14中仅表示V₂、s₃)。vco₂～vco₈由这些动作开始定时信号来驱动，在输入电压到达各个阈值V_T时生成周期信号p₂～p₈(在图5中仅表示p₂、p₃)。此外，vco₁～vco₈的电压上升依赖于各个动作时的输入电压值。在图14中用β₁～β₃表示vco₁～vco₃的电压上升的斜率。

图15是表示本发明的定时信号发生电路2的第4实施方式的说明图。图15的周期信号输出电路21由一个电压控制振荡器vco和多个延迟电路(dly₁～dly₇)构成。电压控制振荡器vco的输出依次利用dly₁～dly₇进行延迟，生成周期信号p₂～p₈。

图16是表示本发明的控制装置的第1实施方式的说明图。在图16中，控制装置4由上述的模拟/数字变换电路1、上述的定时信号发生电路2和数字信号处理电路3构成。

模拟/数字变换电路1输入来自控制对象5的模拟信号A_IN，并使其数字化。数字信号处理电路3对数字化后的信号实施数字滤波、或P控制、I控制、D控制或组合这些控制的处理，生成数字定时值Q_TMNG。

定时信号发生电路2根据数字定时值Q_TMNG来产生控制用定时信号TMNG。

图17是表示本发明的控制装置的第2实施方式的说明图。在图17中共用了在模拟/数字变换电路1中使用的周期信号输出电路11和在上述定时信号发生电路2中使用的周期信号输出电路21。

图18是表示本发明的控制装置的第3实施方式的说明图。在图18中，控制对象5是包含开关元件SW的电力变换电路，在输入侧连接有电源61，在输出侧连接有负载62。模拟/数字变换电路1包含接通/断开信号生成电路51，将电力变换电路的输出电压作为输入。定时信号发生电路2可向电力变换电路5的开关元件SW输出接通/断开的定时信号TMNG。

本发明的定时信号发生电路可用(1)至(12)的结构来代替。

(1)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有相位移动电路、相位移动控制器和计数电路，

(A)输入反复信号的上述相位移动电路根据反复信号，来输出相位移动了规定量(包含移动量零)的信号，

(B)上述相位移动控制器控制上述相位移动电路输出第1至第M中的哪个相位的信号(第1信号为移动量零，第M信号为移动量最大)，

(C)上述计数电路对上述相位移动电路的输出信号累计规定数，在计数值到达设定的值时发生计数结束信号，由此上述计数电路输出上述反复信号的定时和利用上述相位移动电路进行移动的定时的合成定时的信号。

(2)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有计数电路、相位移动电路和相位移动控制器，

(A)输入反复信号的计数电路对反复信号累计规定数，在计数值到达设定的值时发生计数结束信号，

(B)上述相位移动电路根据上述计数电路的输出信号，来输出相位移动了规定量(包含移动量零)的信号，

(C)上述相位移动控制器控制上述相位移动电路输出第1至第M中的哪个相位的信号(第1信号为移动量零，第M信号为移动量最大)，由此上述相位移动电路输出上述反复信号的定时和利用上述相位移动电路进行了移动的定时的合成定时的信号。

(3)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有：反复信号发生电路；生成相位移动了规定量(包含移动量零)的多个信号的相位移动电路；选择电路，其与上述定时值的低位的值对应着选择来自上述相位移动电路的多个信号中的一个；以及计数电路，其设定与上述定时值的高位对应的值，

(A)上述相位移动电路被输入上述反复信号发生电路的输出信号，并根据该信号输出相位移动了规定量的多个信号，

(B)上述选择电路与上述定时值的低位的值对应着选择并输出来自上述相位移动电路的多个信号中的一个，上述计数电路在计数值达到已设定的值时将计数结束信号作为定时信号输出，该定时信号相当于使与上述低位对应的值和与上述高位对应的值结合后得出的值。

(4)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有：反复信号发生电路；生成相位移动了规定量(包含移动量零)的多个信号的相位移动电路；计数电路，其由设定了与上述定时值的高位对应的值的多个计数元件构成；以及选择电路，其与上述定时值的低位的值对应着选择来自上述计数电路的多个计数元件的信号中的一个；

(A)上述相位移动电路被输入上述反复信号发生电路的输出信号，并根据该信号输出相位移动了规定量的多个信号，

(B)上述计数电路的各计数元件被输入上述相位移动电路的多个输出信号后进行计数，在上述计数值到达设定的值时，输出计数结束信号，上述选择电路根据与上述低位对应的值来选择来自上述多个计数电路的输出信号的一个，并将该选择信号作为定时信号输出，该定时信号相当于使与上述低位对应的值和与上述高位对应的值结合后得出的值。

(5)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有：反复信号发生电路；计数电路，其设定与上述定时值的高位对应的值；相位移动电路，其生成相位移动了规定量(包含移动量零)的多个信号；选择电路，其与上述定时值的低位的值对应着选择来自上述相位移动电路的多个信号中的一个；以及选择电路控制器，

(A)上述计数电路被输入上述反复信号发生电路的输出信号后进行计数，在上述计数值到达设定的值时输出计数结束信号，

(B)上述相位移动电路被输入上述计数电路的计数结束信号，并根据该信号输出相位移动了规定量(包含移动量零)的多个信号，上述选择电路根据与低位对应的值来选择来自上述相位移动电路的多个输出信号的一个，并将该选择信号作为定时信号输出，该定时信号相当于使与上述低位对应的值和与上述高位对应的值结合后得出的值。

(6)根据(1)至(5)中任一个所述的定时信号发生电路，其特征是，上述相位移动电路包含延迟元件或延迟电路的串联连接、并联连接或组合了这些的串并联连接。

(7)根据(3)至(5)中任一个所述的定时信号发生电路，其特征是从上述延迟元件或延迟电路的端子依次输出移动了相位的信号。

(8)根据(3)至(5)中任一个所述的定时信号发生电路，其特征是还具有相位移动控制器，还具有使构成该相位移动控制器的延迟元件或延迟电路中未使用的延迟元件或延迟电路的动作停止的相位移动控制器。

(9)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有：反复信号发生电路，其输出相位移动了规定量(包含移动量零)的多个信号；计数电路，其由设定了与上述定时值的高位对应的值的多个计数元件构成；以及选择电路，其与上述定时值的低位的值对应着选择来自上述计数电路的多个信号中的一个，

(A)上述计数电路的多个计数元件被输入上述反复信号发生电路的多个输出信号后进行计数，在上述计数值到达设定的值时输出计数结束信号，

(B)上述选择电路根据与低位对应的值来选择来自上述多个计数电路的输出信号的一个，并将该其作为定时信号输出，该定时信号相当于使与上述低位对应的值和与上述高位对应的值结合后得出的值。

(10)本发明的定时信号发生电路是发生关于处理对象信号的规定定时的电路，其特征是该定时信号发生电路具有：反复信号发生电路，其输出相位移动了规定量(包含移动量零)的多个信号；选择电路，其与上述定时值的低位的值对应着选择来自上述计数电路的多个信号中的一个；以及计数电路，其由设定了与上述定时值的高位对应的值的多个计数元件构成，

(A)上述选择电路根据与上述低位对应的值来选择输出来自上述反复信号发生电路的多个输出信号的一个，

(B)上述计数电路被输入上述选择电路的输出后进行计数，在计数值到达设定的值时，将计数结束信号作为定时信号输出，该定时信号相当于使与上述低位对应的值和与上述高位对应的值结合后得出的值。

(11)根据(9)或(10)所述的定时信号发生电路，其特征是上述反复信号发生电路具有一个反复信号发生源、和相位移动电路，上述相位移动电路被输入上述反复信号发生源的输出，并根据反复信号输出相位移动了规定量(包含移动量零)的多个信号。

(12)根据(11)所述的定时信号发生电路，其特征是上述相位移动电路包含延迟元件或延迟电路的串联连接、并联连接或组合了这些的串并联连接，并从上述延迟元件或延迟电路的端子输出上述相位移动了规定量的多个信号。

在上述的定时信号发生电路中可使用(13)至(17)的延迟电路。

(13)本发明的延迟电路是在(1)至(12)的相位移动电路中使用的延迟电路，其特征是，该延迟电路具有：

(a)由至少两个延迟时间不同的Q个延迟电路构成的串联连接延迟电路群；

(b)由分别连接在上述各延迟电路的两端子间的Q个旁路(bypass)开关构成的旁路开关群；以及

(c)由在距离上述各延迟电路的信号输入侧远的一侧的端子和装置输出端子之间连接的Q个开关构成的输出开关群。

(14)本发明的延迟电路是在(1)至(12)的相位移动电路中使用的延迟电路，其特征是该延迟电路具有：

(a)由(Y-1)个延迟时间T·Y⁰的第1延迟电路、(Y-1)个延迟时间T·Y¹的第2延迟电路、…、和(Y-1)个延迟时间T·Y^P-1的第P延迟电路构成的串联连接延迟电路群；

(b)由分别连接在上述各第1延迟电路的两端子间的(Y-1)个第1旁路开关、分别连接在上述各第2延迟电路的两端子间的(Y-1)个第2旁路开关、…、和分别连接在上述各第P延迟电路的两端子间的(Y-1)个第P旁路开关构成的旁路开关群；以及

(c)由在距离上述各第1延迟电路的信号输入侧远的一侧的端子与装置输出端子之间连接的(Y-1)个第1输出开关、在距离上述各第2延迟电路的信号输入侧远的一侧的端子与装置输出端子之间连接的(Y-1)个第2输出开关、…、和在距离上述各第P延迟电路的信号输入侧远的一侧的端子与装置输出端子之间连接的(Y-1)个第P输出开关构成的输出开关群。

(15)根据(14)所述的延迟电路，其特征是Y＝2。

(16)根据(13)至(15)中任一个所述的延迟电路，其特征是，在上述各延迟电路上串联连接有与各延迟电路的旁路开关同步地进行接通/断开的短路防止开关。

(17)根据(13)至(16)中任一个所述的延迟电路，其特征是上述延迟电路包含制作于半导体集成电路上的积分电路。

在相位移动电路中可使用(13)至(17)所述的延迟电路。在该情况下，信号输入端与周期信号输出电路连接。另外，周期信号输出电路的一周期被设定为与串联连接延迟电路群所生成的最大延迟时间相同、或者大于上述延迟时间。

这里，“关于处理对象信号的规定定时”典型地是“处理对象信号的电平跃迁定时值”。另外，相位移动电路包含延迟元件或延迟电路的串联连接、并联连接或组合了这些的串并联连接。

相位移动电路还存在输出单一信号的情况，在该情况下，相位移动控制器可控制相位移动电路，以输出希望相位的信号。另外，还可以构成为从延迟元件或延迟电路的端子输出第2至第M脉冲的任意一个。相位移动电路可包含具有使输入信号通过的开关的线路，相位移动控制器还可以进行该开关的接通/断开控制。另外，相位移动电路还存在输出相位移动了的多个信号的情况。在该情况下，可从延迟元件或延迟电路的端子输出第2至第M脉冲的任意一个。另外，相位移动电路还可以包含使输入信号通过的线路。在该情况下，相位移动控制器可将不使用的延迟元件或延迟电路设为待用。

另外，计数电路可以是将串行输入变换为并行输出的电路、相反也可以是将并行输出变换为串行输出的电路。具体地说，在以比特位并列输出了计数输出的通常计数器进行计数增高或计数减低时，可使用输出进位信号、借位信号的计数器、移位寄存器等。另外，作为延迟元件可使用三态缓冲器，作为延迟电路可使用采用了积分电路的积分电路等。另外，作为延迟元件或延迟电路还能够使用可进行电压/时间变换的元件或电路。

关于处理对象信号的规定定时(周期、接通时间、断开时间、占空比、死区(dead time)、对周期的死区比率等)，可以在比反复信号发生电路的频率小的定时内进行调节。即，即使使用脉冲为数十MHz左右的振荡器，例如在数十GHz的频率下也能够发生处理对象信号的电平跃迁的定时信号，关于控制装置可提供廉价的PWM控制装置、VCO控制装置等。另外，还可以具有使没有进行计数的脉冲发生电路的动作停止的相位移动控制器，所以可进一步降低功耗。此外，相位移动电路还可以由延迟元件或延迟电路的串联连接、并联连接或组合这些的串并联连接来构成，所以能够将制造成本抑制得较低。

图19及图20是表示反复信号发生电路发生多个相位的定时信号发生电路的图。

在图19中，定时信号发生电路7是发生关于处理对象信号的规定定时(周期、接通时间、断开时间、占空比、死区、对周期的死区比率等)TS的电路，其具有反复信号发生电路71、相位移动电路72、相位移动控制器73和计数电路74。

相位移动电路72输入来自反复信号发生电路71的反复信号PLS，输出相位移动了规定量的脉冲PLS_PS。相位移动控制器73控制相位移动电路72输出哪个相位的脉冲。

计数电路74对相位移动电路72的输出累计规定数(与高位N₁的值相当的数)，并输出计数结束信号(在计数增高或计数减低结束后输出的信号)。该信号是反复信号PLS的定时(与高位N₁的值对应的定时)和经由相位移动电路72进行了移动的定时(由相位移动控制器73指定的与低位N₂的值对应的定时)合成的定时的信号。

图20是具体表示图19的定时信号发生电路7的电路，相位移动电路72由开关SW、发生延迟时间T的第1延迟电路、发生延迟时间2·T的第2延迟电路、...发生延迟时间(M-1)·T的第(M-1)延迟电路并联连接构成。

如图20所示，相位移动电路72将反复信号发生电路71输出的脉冲PLS设为第1脉冲PLS₁，将该第1脉冲PLS₁或从第1脉冲PLS₁顺次移动相位的第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M的某一个作为PLS_PS输出。这里，相位移动控制器73控制相位移动电路72，使相位移动电路72仅输出第1～第M脉冲PLS₁～PLS_M的某1个脉冲。

开关SW选择来自反复信号发生电路71的信号作为PLS₁，第1延迟电路生成将PLS₁延迟了T的PLS₂，第2延迟电路生成将PLS₁延迟了2·T的PLS₃。另外，第(M-1)延迟电路生成将PLS₁延迟了(M-1)T的PLS_M。在相位移动控制器73中设定有定时的低位N₂，开关SW激活第1延迟电路至第(M-1)延迟电路中的某一个，剩余的作为待用。在计数电路74中设定有高位N₁，计数电路74可输出与定时值N₁N₂对应的定时信号TS。

图21是表示定时信号发生电路的其他结构例的图。在图21中，定时信号发生电路7与图19的定时信号发生电路同样，是发生关于处理对象信号的规定定时(周期、接通时间、断开时间、占空比、死区、对周期的死区比率等)的电路，并具有反复信号发生电路71、计数电路74、相位移动电路72和相位移动控制器73。

在图21中，计数电路74对来自反复信号发生电路71的脉冲PLS累计规定数(高位N₁的值)，并输出计数结束信号。然后，相位移动电路72当被输入计数电路74的输出脉冲(计数结束信号)CS时，输出相位移动了规定量的脉冲PLS的任意一个。

相位移动控制器73控制相位移动电路72输出哪个相位的脉冲。由此，相位移动电路72可输出反复信号的定时(与高位N₁的值对应的定时)和经由相位移动电路72使相位移动了规定量的定时(由相位移动控制器73选择的与低位N₂的值对应的定时)合成的定时的脉冲。

如图22所示，相位移动电路72将计数电路74所输出的计数结束信号作为第1脉冲PLS₁，并输出该第1脉冲PLS₁或从第1脉冲PLS₁顺次移动相位的第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M的某个。相位移动控制器73控制相位移动电路72，使相位移动电路72输出第1至第M脉冲PLS₁～PLS_M的任意一个。

在图20的定时电路1中，将计数电路74设置在相位移动电路72的后段，不过在图22中计数电路74被设置在相位移动电路72的前段。与图20相同，图22中也在相位移动控制器73内设定定时低位N₂，在计数电路74内设定高位N₁，相位移动电路72可输出与定时值N₁N₂对应的定时信号TS。

在图19和图21的定时信号发生电路中可适当共用各结构要素或复合各定时信号发生电路。在图23至图26中表示此例。

图23是表示图19所示的电路的变形例的说明图。在图23的定时信号发生电路7中示出了通过一个相位移动控制器73来控制在相位移动电路721和计数电路741这组中的相位移动电路721、以及在相位移动电路722和计数电路742这组中的相位移动电路722的例子。在图23中反复信号发生电路71也被两个组所共用，从计数电路741输出定时信号TS₁，从相位移动电路722输出定时信号TS₂。

图24是表示图19所示的电路和图21所示的电路的合成电路的说明图。在图24的定时信号发生电路7中示出了利用一个相位移动控制器73来控制在相位移动电路721和计数电路741这组中的相位移动电路721、以及在计数电路742和相位移动电路722这组中的相位移动电路722的例子。在图21中反复信号发生电路71也被两个组所共用，从计数电路741输出定时信号TS₁，从相位移动电路722输出定时信号TS₂。

图25是表示图19、图20所示的电路的其他变形例的说明图。在图25的定时信号发生电路7中示出了计数电路741、742被设置在相位移动电路72的后段的例子，从计数电路741输出定时信号TS₁，从计数电路742输出定时信号TS₂。

图26是表示图21所示的电路的变形例的说明图。在图26的定时信号发生电路7中相位移动电路721、722被设置在计数电路74的后段，相位移动控制器73在相位移动电路721、722中被共用，从相位移动电路721输出定时信号TS₁，从相位移动电路722输出定时信号TS₂。

图27至图32是表示反复信号发生电路发生不同的多个相位的信号的定时信号发生电路的图。

在图27中具有：反复信号发生电路71、相位移动电路72、相位移动控制器73、选择电路75、选择控制器76和计数电路74。

相位移动电路72将反复信号发生电路71输出的脉冲作为第1脉冲PLS₁，并输出该第1脉冲PLS₁、以及从第1脉冲PLS₁顺次移动相位的第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M。另外，在图27中相位移动控制器73是为了使在构成相位移动电路72的延迟元件或延迟电路中没有使用的元件或电路停止而采用的设备，所以可省略。

选择电路75将来自相位移动电路72的输出信号(第1脉冲PLS₁～第M脉冲PLS_M)的一个与定时值的低位N₂的值对应着进行选择并输出。

即，如图28所示，选择控制器76向选择电路75输出选择指示信号，选择电路75选择并输出第1脉冲PLS₁、以及从该第1脉冲PLS₁顺次移动相位的第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M的任意一个(与定时值的低位N₂的值对应的脉冲)。另外，在计数电路74内设定与定时值的高位N₁对应的值，所以计数电路74在计数值到达了设定的值时将计数结束信号作为相当于值N₁N₂的定时信号输出，该值N₁N₂是结合了与低位对应的值N₂和与高位对应的值N₁后得到的。

在图28中，相位移动电路72由使来自反复信号发生电路71的信号通过的电路、发生延迟时间T的第1延迟电路、发生延迟时间2·T的第2延迟电路、…、发生延迟时间(M-1)·T的第(M-1)延迟电路并联连接构成。

选择电路75被输入PLS₁、PLS₂、PLS₃、...、PLS_M，根据低位N₂的值来选择任意一个信号。另外，选择电路75根据来自选择控制器76的指示来进行该选择。在计数电路74中设定有高位N₁，所以计数电路74可输出与定时值N₁N₂对应的定时信号TS。

图29的定时信号发生电路7具有：反复信号发生电路71、生成相位移动了规定量的多个信号的相位移动电路72、相位移动控制器73、由设定与定时值的高位对应的值N₁的多个计数元件构成的计数电路74、根据与定时值的低位对应的值N₂选择来自多个计数元件的输出信号的选择电路75、以及选择控制器76。

在图29中，相位移动电路72和相位移动控制器73与图28的相位移动电路72和相位移动控制器73同样地进行动作。即，相位移动电路72将反复信号发生电路71输出的脉冲作为第1脉冲PLS₁，并输出该第1脉冲PLS₁、以及从该第1脉冲PLS₁顺次移动相位的第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M。另外，即使在图29中也与图27中的同样，相位移动控制器73是为了使在构成相位移动电路72的延迟元件或延迟电路中没有使用的元件或电路停止而采用的设备，所以可省略。

构成计数电路74的未图示的计数电路元件分别输入相位移动电路72的输出信号第1脉冲PLS₁～第M脉冲PLS_M并进行计数，在计数值到达了设定的值(与定时值的高位对应的值N₁)时输出计数结束信号。选择电路75根据定时的低位值N₂选择来自计数电路74的计数电路元件的一个输出信号，并将该输出信号作为相当于值N₁N₂的定时信号输出，该值N₁N₂是结合了与高位对应的值N₁和与低位对应的值N₂而得出的。

图30是具体表示图29的定时信号发生电路7的电路，相位移动电路72由使来自反复信号发生电路71的信号通过的电路、发生延迟时间T的第1延迟电路、发生延迟时间2·T的第2延迟电路，…，发生延迟时间(M-1)·T的第(M-1)延迟电路并联连接构成。

计数电路74由计数元件14(1)、14(2)、…、14(M)构成，并分别设定高位N₁，将计数结束信号输出到选择电路75。选择电路75被输入PLS₁、PLS₂、PLS₃、...、PLS_M，并根据低位N₂的值来选择PLS₁、PLS₂、PLS₃、...、PLS_M。选择电路75可输出与定时值N₁N₂对应的定时信号TS。

图31的定时信号发生电路7具有：反复信号发生电路71、计数电路74、相位移动电路72、相位移动控制器73、选择电路75和选择控制器76。

在计数电路74中通过未图示的控制装置来设定与上述规定的定时值的高位N₁对应的值，计数电路74在到达设定的值之前，对反复信号发生电路71的输出脉冲进行计数，当计数值到达了设定的值(与定时值的高位对应的值N₁)时输出计数结束信号。

相位移动电路72将计数电路74输出的脉冲作为第1脉冲PLS₁，并输出该第1脉冲PLS₁、以及从第1脉冲PLS₁顺次移动相位的第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M。另外，在图31中也与图27及图29中的同样，相位移动控制器73是为了使在构成相位移动电路72的延迟元件或延迟电路中没有使用的元件或电路停止而采用的设备，所以可省略。

选择电路75根据与低位对应的值N₂选择来自相位移动电路的多个输出信号(第1脉冲PLS₁、第2脉冲PLS₂、...、第M脉冲PLS_M)的一个，并将其作为相当于值N₁N₂的定时信号输出，该值N₁N₂是结合了与低位对应的值N₂和与高位对应的值N₁后得到的。

图32是具体表示图31的定时信号发生电路7的电路。

在计数电路74中设定有高位N₁，计数电路74的计数结束信号输出到相位移动电路72中。相位移动电路72由使来自反复信号发生电路71的信号通过的电路、发生延迟时间T的第1延迟电路、发生延迟时间2T的第2延迟电路、…、发生延迟时间(M-1)T的第(M-1)延迟电路并联连接构成，该相位移动电路72使来自计数电路74的计数结束信号延迟。

选择电路75根据低位N₂的值来选择PLS₁、PLS₂、PLS₃、...、PLS_M的任意一个，并输出与定时值N₁N₂对应的定时信号TS。

图33是具体表示图31的定时信号发生电路7的电路的其他例。在图33中当计数电路74输出计数结束信号时，根据该信号，选择控制器76向选择电路75进行选择指示。另外，相位移动控制器73根据计数电路74的计数结束信号，将未使用的延迟电路设为待用。

在图34(A)、(B)中示出第1脉冲PLS₁、第2脉冲PLS₂、第3脉冲PLS₃、...、第M脉冲PLS_M和定时信号TS。在图34(A)中示出N₂为最大N_2MAX的情况，在图34(B)中示出0＜N₂＜N_2MAX的情况。

图35是表示将定时信号发生电路应用于脉冲生成电路的例子的电路图。

在图35中，脉冲生成电路是在周期一定或变化的一周期之间发生在多个电平中进行跃迁的处理对象信号的该电平跃迁定时信号的电路，处理对象信号具体地说可以为被脉冲宽度调制过的脉冲信号或电压控制振荡器的输出脉冲信号。

反复信号发生电路71例如可使用25～100MHz左右的振荡电路。计数电路74将来自反复信号发生电路71的脉冲作为输入，并赋予与定时值(在本实施方式中为N₁N₂)的高位(N₁)对应的值，在计数值到达该值(N₁)时，输出作为第1信号的脉冲。

相位移动电路72输出与计数电路74的输出脉冲相比相位移动了延迟时间T的第2脉冲PLS₂、与第2脉冲相比相位移动了延迟时间2T的第3脉冲PLS₃、…、与第(M-1)脉冲PLS_(M-1)相比相位移动了(M-1)T的第M脉冲PLS_M(其中，(M-1)T＜脉冲的周期T_p)。

选择电路75被输入相位移动电路72的输出中的第1至第M脉冲。在选择控制器76中设定与处理对象信号进行电平跃迁的定时值的低位(N₂)对应的值，选择控制器76根据所赋予的值向选择电路75输出选择第1至第M脉冲的任意一个的选择指示信号。

波形调节电路79被输入计数电路74输出的第1脉冲PLS₁和选择电路75输出的第2至第M脉冲的任意一个脉冲，并根据这些波形输出调节波形(合成波形)。波形调节电路79可实施与输入对应的处理，典型地是可由AND或OR电路构成，可通过T整数倍的细度来调节第1脉冲上升或下降的定时。

在图30、图32、图33的定时信号发生电路中作为相位移动电路并联连接有延迟时间不同的延迟元件或延迟电路，不过如图36所示，也可以串联连接同一延迟时间T的延迟元件或延迟电路，并从连接端子取出延迟时间T、2T、…、(M-1)T的延迟信号。

在图27至图33的定时信号发生电路中可以适当共用各结构要素或复合各定时信号发生电路，图37及图38表示此例。

图37是表示图27所示的电路的变形例的说明图。在图37的定时信号发生电路7中示出了相位移动电路72(具有相位移动控制器73)的后段与选择电路751和计数电路741的组以及选择电路752和计数电路742的组连接、并利用一个选择控制器76来控制选择电路751和选择电路752的例子。在图37中，反复信号发生电路71被两个组所共用，从计数电路741输出定时信号TS₁，从计数电路742输出定时信号TS₂。

图38是表示图27所示的电路的其他变形例的说明图。在图38的定时信号发生电路7中示出了反复信号发生电路71的后段与相位移动电路721、选择电路751和计数电路741的组以及相位移动电路722、选择电路752和计数电路742的组连接、并利用一个选择控制器76来控制选择电路751和选择电路752、利用一个相位移动控制器73来控制相位移动电路721和相位移动电路722的例子。

在图38中，反复信号发生电路71被两个组所共用，从计数电路741输出定时信号TS₁，从计数电路742输出定时信号TS₂。另外，在图38中利用PLS(1)₁、PLS(1)₂、...、PLS(1)_M来表示相位移动电路721的输出，利用PLS(2)₁、PLS(2)₂、...、PLS(2)_M来表示相位移动电路722的输出。

图39及图40是表示反复信号发生电路发生多个相位信号的定时信号发生电路的结构例的图。

图39的定时发生电路具有：反复信号发生电路71、计数电路74、选择电路75和选择控制器76。反复信号发生电路71输出相位移动了规定量(包含移动量零)的多个信号Phase₁、Phase₂、...、Phase_M。计数电路74由设定了与定时值的高位N₁对应的值的未图示的多个计数元件构成，多个计数元件在到达设定的值之前进行计数，并输出计数结束信号。选择电路75根据与低位N对应的值选择来自多个计数元件的计数结束信号，并作为相当于值N₁N₂的定时信号输出，该值N₁N₂是结合了与高位对应的值N₁和与低位对应的值N₂后得到的。选择控制器76向选择电路75输出选择指示信号，并进行上述选择。

图40的定时发生电路由反复信号发生电路71、选择电路75、选择控制器76和计数电路74构成。反复信号发生电路71输出相位移动了规定量(包含移动量零)的多个信号。选择电路75将来自反复信号发生电路71的相位移动的信号与定时值的低位N₂的值对应着进行选择。

计数电路74被输入来自选择电路75的输出后进行计数，在计数值到达了设定的值时将计数结束信号值作为相当于值N₁N₂的定时信号TS输出，该值N₁N₂是结合了与高位N₁对应的值和与低位N₂对应的值而得到的。选择控制器76向选择电路75输出选择指示信号，进行上述选择。

图41是图39的定时信号发生电路的具体电路图。在图41中，反复信号发生电路71具有：由输出多个信号Phase₁、Phase₂、...、Phase_M的第1振荡电路PG₁至第M振荡电路PG_M构成的振荡电路群711、相位移动电路712和移动控制器713。在反复信号发生电路71中当向第1振荡电路PG₁输入驱动信号TRG₁、由第1振荡电路PG输出Phase₁时，相位移动电路712向第2振荡电路PG₂、第3振荡电路PG₃、...、第M振荡电路PG_M输出驱动信号TRG₂、TRG₃、...、TRG_M，第2振荡电路PG₂、第3振荡电路PG₃、...、第M振荡电路PG_M依次输出Phase₂、Phase₃、...、Phase_M。计数电路74(1)、74(2)、...、74(M)在Phase₁、Phase₂、...、Phase_M分别到达高位N₂之前进行计数，并输出计数结束信号。选择电路75选择与低位N₂对应的计数电路，并输出相当于值N₁N₂的定时信号TS，该值N₁N₂是结合了与高位N₁对应的值和与低位N₂对应的值而得到的。

图42是图39的定时信号发生电路的其他具体电路图。在图42中，将外部信号ES设为第1振荡电路PG₁的驱动信号TRG₁，并且将ES输入到相位移动电路712，产生驱动信号TRG₂、TRG₃、...、TRG_M。

图43是图39的定时信号发生电路的另一其他具体电路图。在图43中，通过延迟元件或延迟电路使第1振荡电路PG₁的输出延迟，生成驱动信号TRG₂来驱动第2振荡电路PG₂，并使第2振荡电路PG₂的输出延迟，生成驱动信号TRG₃来驱动第3振荡电路PG₃。同样，驱动第4振荡电路PG₄至第M振荡电路PG_M。另外，在图43中，第1振荡电路PG₁至第(M-1)振荡电路PG_M-1输出侧的延迟元件或延迟电路构成相位移动电路712。

图44是图39的定时信号发生电路的又一其他具体电路图。在图44中，不是通过来自外部的信号，而是通过图41的第1振荡电路PG₂的输出来驱动相位移动电路712。

图45是图40的定时信号发生电路的具体电路图。在图45中，向选择电路75输出反复信号发生电路71的输出(振荡电路711的输出)Phase₁、Phase₂、...、Phase_M，选择电路75选择与定时值的低位N₂对应的信号，并输出到计数电路74。因为在计数电路74中设定了高位N₁，所以计数电路74根据计数结束信号的输出，输出相当于值N₁N₂的定时信号TS，该值N₁N₂是结合了与高位N₁对应的值和与低位N₂对应的值而得到的。

将第1振荡电路PG₁的输出输入相位移动电路51，生成第2振荡电路PG₂至第振荡电路PG_M的驱动定时，不过也可以将外部信号输入相位移动电路51，生成第1振荡电路PG₁至第M振荡电路PG_M的驱动定时，或者还可以通过第1振荡电路PG₁的输出来驱动第2振荡电路PG₂，通过第2振荡电路PG₂来驱动第3振荡电路PG₃，并依次通过前段的振荡电路的输出来驱动下一级的振荡电路。

延迟电路可以采用各种结构。例如，可将积分电路、门(gate)元件，单稳定多谐振荡器等用作延迟电路。作为延迟电路可使用不能变更延迟时间的延迟电路，或者如图46至图49所示，还能够构成为可编程的结构。在图46至图49所示的延迟电路中，对各延迟结构要素(延迟元件或延迟电路)的延迟时间施以加权，并通过开关(半导体开关)来进行切换组合，由此可生成多个延迟时间。

当在延迟电路中频繁使用由延迟元件的串联连接或延迟电路的串联连接构成的延迟电路群时，有时难以使各延迟电路群的特性相同，不过通过采用以下所述的延迟电路，可构成误差少的延迟电路。

在图46中，延迟电路70由相位移动电路72和相位移动控制器73构成。延迟电路70可具有：

(a)由(Y-1)个延迟时间T·Y⁰的第1延迟电路、(Y-1)个延迟时间T·Y¹的第2延迟电路、…、和(Y-1)个延迟时间T·Y^P-1的第P延迟电路构成的串联连接延迟电路群(在图46中用dly₁～dly_Q表示)；

(b)由分别连接在上述各第1延迟电路的两端子间的(Y-1)个第1旁路开关、分别连接在上述各第2延迟电路的两端子间的(Y-1)个第2旁路开关、…、和分别连接在上述各第P延迟电路的两端子间的(Y-1)个第P旁路开关构成的旁路开关群(在图46中用S_A1、S_A2、…、S_AQ表示)；以及

(c)由在距离上述各第1延迟电路的信号输入侧远的一侧的端子与装置输出端子之间连接的(Y-1)个第1输出开关、在距离上述各第2延迟电路的信号输入侧远的一侧的端子与装置输出端子之间连接的(Y-1)个第2输出开关、…、在距离上述各第P延迟电路的信号输入侧远的一侧的端子与装置输出端子之间连接的(Y-1)个第P输出开关构成的输出开关群(在图46中用S_B1、S_B2、…、S_BQ表示)。

在该情况下，在延迟电路dly₁～dly_Q上可串联连接与各延迟电路的旁路开关S_A1’、S_A2’、…、S_AQ同步接通/断开的短路防止开关S_C1’、S_C2’、…、S_CQ。另外，S_CK(k＝1、2、...、Q)在S_AK(k＝1、2、...)接通时成为断开，在S_AK(k＝1、2、…)断开时成为接通。

在Y＝5的情况下例如可构成如下的电路，通过4个延迟时间T·5⁰的延迟电路、4个延迟时间T·5¹的延迟电路和4个延迟时间T·5²的延迟电路串联连接的延迟电路群，可生成从T到124·T的延迟。

图47表示Y＝2时的延迟电路。在图47中延迟电路70由相位移动电路72和相位移动控制器73构成。相位移动电路72由Q个延迟电路(dly₁～dly_Q)和开关群(S_A1～S_AQ、S_B1～S_BQ)构成，dly₁、dly₂、...、dly_Q可生成2⁰·T、2¹·T、...、2^M-1·T的延迟时间。相位移动控制器73对开关群(S_A1～S_A4、S_B1～S_B4)进行接通/断开控制，由此通过开关的切换组合可生成0、T、2T、...、2^M-1·T的延迟时间。

即，在Y＝2时无需多个相同延迟时间的延迟电路，就能够生成最大延迟时间15·T的延迟，可取得与串联连接15个延迟时间T的延迟电路的情况相同的效果。同样，如果采用10个延迟电路，则能够取得与最大串联连接1023个的情况相同的效果。

图48示出应用了图47的电路的定时信号发生电路的例子。在图48中反复信号发生电路71被设置在相位移动电路72的前段，计数电路74被设置在相位移动电路72的后段。

图49表示由定时信号发生电路输出的信号的延迟时间和构成相位移动电路72的开关群(S_A1～S_AQ、S_B1～S_BQ)的接通/断开状态之间的关系。另外，在不能忽视开关的延迟时间的情况下，可考虑该延迟进行延迟时间的加权。

本发明的定时信号发生电路还可以利用(18)至(27)的结构来代替。

(18)本发明的定时信号发生电路是发生关于处理对象信号的规定定时(周期、接通时间、断开时间、占空比、死区、对周期的死区比率等)的电路，例如是在周期一定或变化的一周期之间以精密的定时精度正确地发生在两个以上电平中进行跃迁的处理对象信号的该电平跃迁定时信号的电路，其特征是该定时信号发生电路具有：

(A)分别输出第1周期信号、频率高于第1周期信号的第2周期信号、…、和频率高于第(M-1)周期信号(M为2以上的整数)的第M周期信号的周期信号发生电路；

(B)由对第1周期信号进行计数的第1计数电路、对第2周期信号进行计数的第2计数电路、…、和对第M周期信号进行计数的第M计数电路构成的计数电路群；

(C)设定装置，其在时间轴上分配上述规定定时的值，利用第1周期信号的周期个数N₁、第2周1期信号的周期个数N₂、…、第M周期信号的周期个数N_M来表示在上述规定定时的时间轴上分配的值，在上述第1计数电路中设定第1周期信号的周期个数N₁，在上述第2计数电路中设定第2周期信号的周期个数N₂，…，在上述第M计数电路中设定第M周期信号的周期个数N_M；以及

(D)在第1计数电路～第M计数电路的计数全部结束时，根据该结束信号来发生定时的定时信号发生电路。

(19)根据(18)所述的定时信号发生电路，其特征是上述定时信号发生电路由信号选择电路构成。

(20)根据(18)或(19)所述的定时信号发生电路，其特征是上述处理对象信号是被脉冲宽度调制过的脉冲信号或电压控制振荡器的输出脉冲信号。

(21)根据(18)至(20)中任一个所述的定时信号发生电路，其特征是上述周期信号发生电路由第1频率信号发生电路～第M频率信号发生电路构成。

(22)根据(21)所述的定时信号发生电路，其特征是具有：

频率控制器，其在计数开始时仅激活第1频率信号发生电路～第M频率信号发生电路的任意一个，在规定的计数电路结束了从激活的频率信号发生电路输出的周期信号的计数时，激活还未激活的频率信号发生电路，并依次在规定的计数电路结束了从激活的频率信号发生电路输出的周期信号的计数时，激活还未激活的频率信号发生电路；

信号选择电路，其选择在与最后激活的频率信号发生电路对应的计数电路结束计数时输出的计数结束信号(在计数增高或计数减低结束时输出的信号)，并将该信号作为定时信号输出；以及

信号选择控制器，其使上述信号选择电路选择上述计数结束信号。

(23)根据(18)至(22)中任一个所述的定时信号发生电路，其特征是上述周期信号发生电路由可变频率振荡电路构成，并输出第1周期信号～第M周期信号。

(24)本发明的定时信号发生电路串联连接有多个(18)至(23)中任一个所述的定时信号发生电路的单元，其特征是后段的单元的周期信号发生电路的最小频率大于前段的单元的周期信号发生电路的最大频率。

(25)根据(18)至(24)中任一个所述的定时信号发生电路，其特征是具有：相位移动电路，其处于上述计数电路的后段，并在上述周期信号发生电路发生的频率中最大频率的信号的1周期范围内移动规定量相位；以及相位移动控制器，其选择上述相位移动电路输出哪个相位。

(26)根据(18)至(25)中任一个所述的定时信号发生电路，其特征是具有：相位移动电路，其处于上述计数电路的后段，并在比上述周期信号发生电路发生的频率中最大频率的信号的1周期小的幅度内进行规定量移动；以及相位移动控制器，其选择上述相位移动电路在哪个相位输出信号。

(27)根据(18)至(25)中任一个所述的定时信号发生电路，其特征是具有：

相位移动电路群，其由处于上述第1计数电路的后段、并在小于上述第1周期信号的1周期大于其他周期信号的周期的幅度内进行规定量移动的第1相位移动电路；处于上述第2计数电路的后段、并在小于上述第2周期信号的1周期大于其他周期信号的周期的幅度内进行规定量移动的第2相位移动电路；…；处于上述第M计数电路的后段、并在小于上述第M周期信号的1周期大于其他周期信号的周期的幅度内进行规定量移动的第M相位移动电路构成，以及

相位移动控制器，其选择上述相位移动电路在哪个相位输出信号。

该定时信号发生电路在周期一定或变化的一周期之间以精密的定时正确地发生在至少两个电平中进行跃迁的处理对象信号的该电平跃迁定时信号。尤其，在PWM装置及VCO所具备的振荡电路(周期信号发生电路)中，能够以精密的定时正确地设定周期信号的接通/断开的时间幅。即，在该定时信号发生电路中，即使采用主时钟为数十MHz左右的振荡器，也仅通过使数十～数百GHz频率的时钟一部分动作，就能够发生定时精密且正确的定时信号(控制处理对象信号的跃迁定时的信号)，从而可生成控制装置为低功耗的PWM控制装置及控制装置为低功耗的VCO。

另外，在该定时信号发生电路中，频率控制器可不激活未开始计数的频率信号发生电路，因此能够降低功耗。

图50是表示上述定时信号发生电路的例子的说明图。在图50中，定时信号发生电路8在周期一定或变化的一周期之间发生在两个以上电平中进行跃迁的处理对象信号的该电平跃迁定时信号。具体地说，处理对象信号是被脉冲宽度调制(PWM)后的脉冲信号或电压控制振荡器(VCO)的输出脉冲信号。

定时信号发生电路8由周期信号发生电路81、计数电路群82、频率控制器86、信号选择电路(与本发明的定时信号发生电路对应)84和信号选择控制器85构成。

周期信号发生电路81由发生第1周期信号FRQ₁的第1频率信号发生电路811、发生第2周期信号FRQ₂的第2频率信号发生电路812、发生第3周期2信号FRQ₃的第3频率信号发生电路813、和发生第4周期信号FRQ₄的第4频率信号发生电路814构成，第2周期信号FRQ₂比第1周期信号FRQ₁的频率高，第3周期信号FRQ₃比第2周期信号FRQ₂的频率高，第4周期信号FRQ₄比第3周期信号FRQ₃的频率高，第1周期信号FRQ₁、第2周期信号FRQ₂、第3周期信号FRQ₃、第4周期信号FRQ₄分别输出到不同的线上。

计数电路群82由对第1周期信号FRQ₁进行计数的第1计数电路821；对第2周期信号FRQ₂进行计数的第2计数电路822；对第3周期信号FRQ₃进行计数的第3计数电路823和对第4周期信号FRQ₄进行计数的第4计数电路824构成，并通过设定电路83来将处理对象信号进行电平跃迁的定时值(定时值A)分配设定到这些电路中。在本例中，对第1计数电路821设定N₁，对第2计数电路821设定N₂，对第3计数电路821设定N₃，对第4计数电路824设定N₄。

在本例中，频率控制器86在计数开始时仅激活第1频率信号发生电路811(其他频率信号发生电路待用)，在第1计数电路821结束了从第1频率信号发生电路811输出的第1周期信号FRQ₁的计数时，激活第2频率信号发生电路812。同样，在第2计数电路822结束了从第2频率信号发生电路812输出的第2周期信号FRQ₂的计数时，激活第3频率信号发生电路813，在第3计数电路823结束了从第3频率信号发生电路813输出的第3周期信号FRQ₃的计数时，激活第4频率信号发生电路814。

另外在本例中，频率控制器86控制频率信号发生电路81，也可以控制第1频率信号发生电路811、第2频率信号发生电路812、第3频率信号发生电路813、第4频率信号发生电路814，并且控制计数电路群82的第1计数～第4计数电路824的计数开始。例如，在第1频率信号发生电路811动作时可激活第1计数电路821，在第2频率信号发生电路812动作时激活第2计数电路822，在第3频率信号发生电路813动作时激活第3计数电路823，在第4频率信号发生电路814动作时激活第4计数电路824。另外，频率控制器86也可以不控制频率信号发生电路81的动作(使第1频率信号发生电路811、第2频率信号发生电路812、第3频率信号发生电路813、第4频率信号发生电路814全部激活)，仅控制计数电路群82的计数电路821～824的计数开始。

信号选择电路84当对最后激活的频率信号发生电路的输出进行计数的计数电路(第1计数电路～第4计数电路的任意一个)接收到在计数结束时输出的信号时输出定时信号。另外，在频率控制器86不控制频率信号发生电路81的动作、仅控制计数电路群82的计数电路821～824的计数开始的情况下，当接收到最后激活的计数电路(第1计数电路～第4计数电路的任意一个)输出的信号时输出定时信号。

在图50的例子中，最后激活的频率信号发生电路在N₂、N₃、N₄为零时是第1频率信号发生电路811，在N₂不为零、N₃、N₄为零时是第2频率信号发生电路812，在N₃不为零、N₄为零时是第3频率信号发生电路813，在N₄不为零时是第4频率信号发生电路814。

在信号选择控制器85中预先输入N₁、N₂、N₃、N₄，根据该N₁、N₂、N₃、N₄来控制信号选择电路84的选择，在计数电路821～824的周期信号计数全部结束时，使信号选择电路84选择应该输出的信号(定时信号TS)。

图51及图52是表示图50的定时信号发生电路8的动作例的定时图。在图51中示出N₁、N₂、N₄不为零、N₃为零的例子。首先，开始第1计数电路821的N₁的计数，当第1计数电路821的N₁计数结束时，开始第2计数电路822的N₂的计数。当第2计数电路822的N₂计数结束时，不进行第3计数电路823的计数、开始第4计数电路824的N₄的计数，当第4计数电路824的N₄计数结束时，第4计数电路824所输出的计数结束信号被输出到信号选择电路84，信号选择电路84输出定时信号TS。

在图52中示出N₂、N₃不为零、N₁、N₄为零的例子。在该情况下，不进行第1计数电路821的N₁的计数，首先，开始第2计数电路822的N₂的计数，当第2计数电路822的周期信号N₂的计数结束时，开始第3计数电路823的N₃的计数。接着，当第3计数电路823的N₃的计数结束时，不进行第4计数电路824的计数，将第3计数电路823所输出的计数结束信号输出到信号选择电路84，信号选择电路84输出定时信号TS。

图53是表示本发明的定时信号发生电路的其他例的说明图。在图50的定时信号发生电路8中说明了由多个频率信号发生电路构成周期信号发生电路81的情况，不过在本例的定时信号发生电路8中，周期信号发生电路81由一个振荡电路87构成。振荡电路87是可发生四个频率的电路，在本例中如图53所示，在振荡电路87的后段设有选择开关(多路复用器(multiplexer))88。

频率控制器86从周期信号发生电路81依次输出四个频率frq₁、frq₂、frq₃、frq₄(也有不输出全部四个频率的情况)，在频率为frq₁时第1计数电路821与振荡电路87连接，在频率为frq₂时第2计数电路822与振荡电路87连接，在频率为frq₃时第3计数电路823与振荡电路87连接，在频率frq₄时第4计数电路824与振荡电路87连接。

通过图54(A)、(B)来说明在图53(本发明的定时信号发生电路的其他例)中使用的周期信号发生电路的具体例。

图54(A)示出振荡电路87的一部分，将电阻R₁与双极晶体管Tr串联连接。在图54(A)中，在非饱和区域内控制晶体管Tr的主电流I(控制电流为基极电流I_B)，实质上使晶体管Tr作为可变电阻r_eq进行动作，这样可使共振电路中的电阻值连续地变化，即，使振荡频率发生变化。

在图54(B)中，周期信号发生电路构成为，将晶体管Tr_k(k＝1、2、3、...、M)和在该晶体管的主电流通路上设置的电阻R_k串联连接的电路组并联连接。在该周期信号发生电路中，使晶体管Tr_k作为开关进行动作，这样可以使共振电路中的电阻值呈阶段性地变化，即，使振荡频率发生变化。

在该例的定时信号发生电路8中，与上述的定时信号发生电路同样，可利用较少的计数次数来进行大数值的计数，由此能够产生希望的定时。在由CMOS工艺制作成的电路中，消耗功率取决于上升或下降的出现次数。在可降低周期信号上升或下降的次数的本例中适合CMOS工艺的制作。在由TTL制造工艺制作成的电路中，消耗功率取决于接通期间的长度，所以在该电路的情况下如后所述(参照图62)，可通过缩短低频中的接通时间的时间比率，来降低消耗功率。

图55示出在图53的定时信号发生电路8中在存储装置群89的前段上设置有相位移动电路群80的变形例。相位移动电路群80由第1相位移动电路801、第2相位移动电路802、第3相位移动电路803和第4相位移动电路804构成。

在图55所示的定时信号发生电路8中，各相位移动电路803～804可补充频率信号发生电路811～8114发生的频率间的细度。相位移动控制器810可控制各相位的移动量。

第1相位移动电路801的周期可在小于第1周期信号的1周期(大于第1周期信号的频率)、大于其他周期信号的周期(小于第1周期信号的频率)的幅度内移动规定量相位，

第2相位移动电路802的周期可在小于第2周期信号的1周期、大于其他周期信号的周期的幅度内移动规定量相位，

…，

第M相位移动电路802的周期可在小于第M周期信号的1周期、大于其他周期信号的周期的幅度内移动规定量相位。

图56示出在图53的定时信号发生电路8中在存储装置群89的后段设置有相位移动电路群80的变形例。在此情况下，将一个相位移动电路设置到选择开关88的后段(计数电路群82的前段)，从而也可补充频率信号发生电路811～8114发生的频率间的细度。

另外，在图55及图56的定时信号发生电路8中设置有四个相位移动电路801～804，但不设置这些，通过将一个相位移动电路设置到选择开关88的后段(计数电路群82的前段)，可补充频率信号发生电路811～8114发生的频率间的细度。

另外，在图53的定时信号发生电路8中，还可以在选择电路的后段上设置相位移动电路。在此情况下，相位移动电路能够在比周期信号发生电路发生的频率中最大频率的信号的1周期小的幅度内移动规定量相位。

在上述说明中说明了在图53的定时信号发生电路8内设置相位移动电路的例子，不过也可以在图50的定时信号发生电路8的计数电路群82的前段或后段设置四个相位移动电路群，或者在信号选择电路84的后段设置相位移动电路。

图57示出相位移动电路的一例。在图57的相位移动电路中，相位移动控制器可控制三态的延迟元件，输出具有延迟时间T、2·T、...、M·T的某个延迟的信号。

以下，说明在本发明中可使用的定时信号发生电路的另一例。该定时信号发生电路8如图58所示具有：周期信号发生电路81、计数电路820、设定电路83和频率控制器86。

周期信号发生电路81发生频率变化的周期信号。周期信号发生电路81构成为可依次输出第1频率f₁、第2频率f₂、...、第M频率f_M的信号frq₁、frq₂、...、frq_M。

预设定值是第1频率f₁的信号个数q₁、第2频率f₂的信号个数q₂、...、第M频率f_M的信号个数q_M的共计值，即，tot＝q₁+q₂+...+q_M。

计数电路820接收周期信号并对其个数进行计数，当该计数值到达预设定值时输出计数结束信号。

设定电路83在计数装置中安装有计数控制器，设定电路83在计数电路820中设定了上述的预设定值(tot)。

频率控制器86是对周期信号发生电路81所输出的周期信号的频率进行控制的设备，该频率控制器86使周期信号发生电路81输出q₁个第1频率f₁的信号frq₁、输出q₂个第2频率f₂的信号frq₂、...、输出q_M个第M频率f_M的信号frq_M。

关于本发明的定时信号发生电路8，在计数电路中设置有寄存器，在上述计数值到达了q₁、(q₁+q₂)、...、(q₁+q₂+...+q_M-1)时，可向频率控制器输出规定信号(表示该频率信号的计数结束的信号)。

周期信号发生电路81如上所述还可以由多个频率信号发生电路构成，或者如图59所示，由单个振荡电路构成。在图59中，周期信号发生电路81由振荡电路87和选择开关(多路复用器)88构成。

在图58以及图59的定时信号发生电路8中，可利用较少的计数次数来进行大数值的计数，由此可发生规定的定时(用数值tot来表示)。

在图60(A)中示出以高频f_H(周期T_H)进行“27”次的通常计数。图60(B)、(C)是利用一个计数电路对不同频率的信号进行计数的情况的波形图。

如图60(B)所示，先累计“2”次低频f_L＝f_H/10(周期T_L＝10·T_H)的信号，接着累计“7”次高频f_H的信号，上述情况与累计“27”次高频f_H信号的情况(图60(A))相同。如图60(C)所示，先累计“1”次低频f_L＝f_H/10(周期T_L＝10·T_H)的信号，接着累计“17”次高频f_H信号，上述情况也与累计“27”次高频f_H信号的情况相同。

图61(A)、(B)是利用两个计数电路对不同频率的信号进行计数的情况的波形图。如图61(A)所示，先累计“2”次低频f_L＝f_H/10(周期T_L＝10·T_H)的信号，接着累计“7”次高频f_H信号，上述情况与累计“27”次高频f_H信号的情况(图60(A))相同。如图61(B)所示，先累计“1”次低频f_L＝f_H/10(周期T_L＝10·T_H)信号，接着累计“17”次高频f_H信号，上述情况与累计“27”次高频f_H信号的情况相同。

在由CMOS工艺制作成的电路中，消耗功率取决于上升或下降的出现次数。因此，在可降低周期信号上升或下降的次数的本例中，适合CMOS工艺的制作。在由TTL制造工艺制作成的电路中，消耗功率取决于接通期间的长度，所以在该电路的情况下如图62所示，可通过缩短低频中的接通时间的时间比率，来降低消耗功率。

在计数电路820的寄存器中所设定的值可以是q₁、(q₁+q₂)、...、(q₁+q₂+...+q_M-1)。在此情况下，用于变更为下一频率的处理花费时间，有时产生误差。在该误差成为问题时，可以在寄存器中预先设定由这些值减去规定量(例如，分别减去“1”)后得出的值。具体地说，将设定在寄存器内的值变为(q₁-1)、(q₁+q₂-1)、...、(q₁+q₂+...+q_M-1-1)，在对这些值进行计数后，可进行向下一频率转移的处理。

另外，在频率控制器及周期信号发生电路中可预先具有对按照频率f₁、f₂、…、f_M-1的信号个数q₁、q₂、...、q_M-1进行计数的功能。在此情况下，频率控制器及周期信号发生电路在对q₁、(q₁+q₂)、...、(q₁+q₂+...+q_M-1)进行计数时，可从周期信号发生电路输出下一频率的信号，或者在对(q₁-1)、(q₁+q₂-1)、...、(q₁+q₂+...+q_M-1-1)进行计数后，可进行向下一频率转移的处理。

图63中的定时信号发生电路具有：周期信号发生电路81、计数电路820、设定电路83和频率控制器86。周期信号发生电路81根据来自频率控制器86的控制信号，输出规定频率(f₁、f₂、f₃)的信号frq₁、frq₂、frq₃的任意一个。周期信号发生电路81与在图58及图59中所说明的周期信号发生电路81实质上相同。

计数电路820具有寄存器rg。在本例中，设定电路83以10进制取得值“532”，并在计数电路820的未图示的寄存器中设定该值，并且在寄存器rg中设定“5”、“8”(＝5+3)以及“10”(＝5+3+7)。

频率控制器86将on信号输出到周期信号发生电路81，周期信号发生电路81输出频率f₁的信号。计数电路820在计数值到达“5”时，向频率控制器86输出表示频率f₁的信号计数已结束的情况的信号。

接着，频率控制器86最初从周期信号发生电路81输出频率f₂的信号。计数电路820在计数值到达“8”时，向频率控制器86输出表示频率f₂的信号计数已结束的情况的信号。

之后，频率控制器86最初从周期信号发生电路81输出频率f₃的信号。计数电路820在计数值到达“10”(＝5+3+2)时，输出计数结束信号(定时信号TS)。

图64中的定时信号发生电路8与图63的定时信号发生电路8同样具有：周期信号发生电路81、计数电路820、设定电路83和频率控制器86。

设定电路83以10进制取得值“4562”，在计数电路820的寄存器rg₀中设定该值。周期信号发生电路81由具有生成频率f₁的信号的寄存器rg₁的频率信号发生电路811、具有生成频率f₂的信号的寄存器rg₂的频率信号发生电路8112、具有生成频率f₃的信号的寄存器rg₃的频率信号发生电路8113、生成频率f₄的信号的频率信号发生电路8114构成。在本例中，频率控制器86取得上述“4562”的前3位“456”，在rg₁、rg₂、rg₃中设定“4”、“5”、“6”。

频率控制器86将on信号输出到频率信号发生电路811，频率信号发生电路811向计数电路820输出设定在寄存器rg₁中的值为(4)的个数的频率f₁的信号。频率信号发生电路811在输出第4个信号后，将on信号输出到频率信号发生电路8112中，频率信号发生电路8112向计数电路820输出设定在寄存器rg₂中的值为(5)的个数的频率f₂的信号。频率信号发生电路8112在输出第5个信号后，将on信号输出到频率信号发生电路8113中，频率信号发生电路8113向计数电路820输出设定在寄存器rg₃中的值为(6)的个数的频率f₃的信号。频率信号发生电路8113在输出第6个信号后，将on信号输出到频率信号发生电路8114中，频率信号发生电路8114向计数电路820输出频率f₄的信号。计数电路820对频率f₄的信号进行计数，直至计数值成为17为止。

图65是表示在图59的定时信号发生电路8中设置有相位移动电路800的例子的图。在图65中相位移动电路800被设置在P1的位置(选择开关88的后段)上，不过也可以设置在P2的位置(选择开关88的前段)或P3的位置(计数电路820的后段)上。移动幅度通常是比周期信号发生电路所发生的频率中的最大频率信号的1周期小的幅度。相位移动控制器810可选择相位移动电路800在哪个相位输出信号。相位移动电路800可例示与图57所示的相位移动电路800同样的内容。

可串联连接本发明的图50、图53、图55、图56、图58、图59、图63、图64、图65所示的定时信号发生电路的多个单元，发生定时。在该情况下，后段单元的周期信号发生电路的最小频率大于前段单元的周期信号发生电路的最大频率。

上述的相位移动的脉冲可由(28)至(36)的脉冲发生电路来生成。

(28)本发明的脉冲发生电路，其特征是具有：

积分电路，其被输入矩形或近似矩形的脉冲，并输出对该脉冲信号进行积分后的递增或递减的信号；

基准信号输出电路，输出一定的值或变化的值来作为基准信号；以及

比较电路，其对上述积分电路的输出和上述基准信号输出电路的输出进行比较，在这些输出的大小关系发生变化的时刻，输出上升或下降的脉冲。

(29)根据(28)所述的脉冲发生电路，其特征是上述基准信号输出电路具有D/A变换器，或者在D/A变换器的后段还具有低通滤波器。

(30)根据(28)或(29)所述的脉冲发生电路，其特征是具有多个并联的上述积分电路、上述基准信号输出电路、上述比较电路的组，在上述比较电路的后段具有选择电路。

(31)根据(28)或(29)所述的脉冲发生电路，其特征是具有多个串联的上述积分电路、上述基准信号输出电路、上述比较电路的组。

(32)根据(28)或(29)所述的脉冲发生电路，其特征是上述积分电路具有多个积分电路元件以及选择上述积分电路元件的输出的选择电路，且/或，

上述基准信号输出电路具有多个基准信号输出电路元件以及选择上述基准信号输出电路元件的输出的选择电路。

(33)根据(28)或(29)所述的脉冲发生电路，其特征是，积分电路存在多个，在这些积分电路的输出侧分别具备上述比较电路，上述多个比较电路对上述多个积分电路和上述基准信号输出电路的输出进行比较。

(34)根据(28)或(29)所述的脉冲发生电路，其特征是，基准信号输出电路存在多个，在这些基准信号输出电路的输出侧分别具备上述比较电路，上述多个比较电路对上述多个基准信号输出电路和上述积分电路的输出进行比较。

(35)根据(28)至(34)中任一个所述的脉冲发生电路，其特征是，在输出段具有使上述矩形或近似矩形的脉冲信号和上述比较电路的输出信号合成的波形合成电路。

(36)根据(28)至(35)中任一个所述的脉冲发生电路，其特征是，在上述波形合成电路的前段或后段还具有计数电路，

该脉冲发生电路生成上述脉冲信号频率以下的脉冲信号，并发生处理对象脉冲的接通和/或断开的定时。

根据已输入的脉冲信号和基准信号，可生成希望的波形，具体地说，对PWM装置等的上升沿(edge)、下降沿进行微调(以高于振荡电路的分解精度来设定脉冲的接通及断开的时间幅度)，或者能够以高精度来调节死区、周期等。

在上述脉冲发生电路中串联连接积分电路，由此即使用于基准信号的DA变换器的分解度较低，也能够利用在经过多段并依次变短的上升时间内反复，来取得与采用高分解度的DA变换器相同的效果，并取得高分解度的定时波形。

图66(A)是表示脉冲发生电路的例子的说明图。在图66(A)中，脉冲发生电路9具有：积分电路91、基准信号输出电路92和比较电路93。

积分电路91被输入矩形或近似矩形的脉冲信号，并输出对该脉冲信号积分后的递增或递减的信号。积分电路91还可以由不包含激活元件的电路(由电容器和电阻构成的电路)构成，或者由包含激活元件的电路构成。

基准信号输出电路92将一定值或变化的值作为基准信号进行输出。基准信号输出电路92可由D/A变换器构成。另外，当基准信号输出电路92输出变化的值时，在D/A变换器的后段还可以设有低通滤波器，以平滑地进行D/A变换器的输出。

比较电路93可以对积分电路91的输出和基准信号输出电路92的输出进行比较，并输出对矩形或近似矩形的脉冲信号施加了时间调制的信号。

图66(B)示出积分电路9的输入(脉冲发生电路9的输入)S₁、积分电路91的输出S₂、基准信号输出电路9的输出S₃、比较电路9的输出S₄的一例。

在脉冲发生电路9中，如图67(A)所示，可通过多个积分电路元件(在图67(A)中为SE₁、SE₂、SE₃)和选择电路SLCT₁来构成积分电路91。

选择电路SLCT₁可根据来自未图示的选择控制器的指示，选择积分电路元件SE₁、SE₂、SE₃的任意一个。图67(B)示出脉冲发生电路的输入(积分电路元件SE、SE、SE的输入)S₁，积分电路元件SE₁、SE₂、SE₃的输出S₂₁、S₂₂、S₂₃、选择电路SLCT₁的输出S₂、基准信号输出电路92的输出S₃、比较电路93的输出S₄的一例。

另外，如图68(A)所示，可通过多个基准信号输出电路元件(在图68(A)中为BE₁、BE₂、BE₃)和选择电路SLCT₂来构成基准信号输出电路92。图68(B)示出脉冲发生电路的输入(积分电路的输入)S₁、积分电路输出S₂、基准信号输出电路元件BE₁、BE₂、BE₃的输出S₃₁、S₃₂、S₃₃、选择电路SLCT₂的输出S₃、比较电路93的输出S₄的一例。

另外，在脉冲发生电路9中，如图69所示，可通过多个积分电路元件(在图69中为SE₁、SE₂、...、SE_M)和选择电路SLCT₁来构成积分电路91，通过多个基准信号输出电路元件(在图69中BE₁、BE₂、...、BE_M)和选择电路SLCT₂来构成基准信号输出电路92。

此外，在脉冲发生电路9中，如图70所示，还通过多个积分电路元件(在图70中为SE₁、SE₂、...、SE_M)和输入来自这些电路元件的信号并输出多个信号(在图70中为2个信号S₂₁、S₂₂)的选择电路SLCT₁来构成积分电路91。

另外，可通过多个基准信号输出电路元件(在图70中BE₁、BE₂、...、BE_M)和输出多个信号(在图70中为2个信号S₂₁、S₂₂)的选择电路SLCT₂来构成基准信号输出电路92，通过多个比较电路元件(在图68(B)中用符号CE₁、CE₂表示)来构成比较电路93。这里，比较电路93可由输入来自积分电路91的2个信号中的一个(S₂₁)和来自基准信号输出电路92的2个信号中的一个(S₃₁)的比较电路元件CE₁、和输入来自积分电路91的2个信号中的另一个(S₂₂)和来自基准信号输出电路92的2个信号中的另一个(S₃₂)的比较电路元件CE₂构成。

在图67、图68中对积分电路91、基准信号输出电路92的任意一个具有选择电路(在图67中为SLCT₁，在图68中为SLCT₂)的情况进行说明，在图69、图70中对积分电路91、基准信号输出电路92双方都具有选择电路(SLCT₁，SLCT₂)的情况进行了说明，不过如图71至图76所示，积分电路91、基准信号输出电路92可以构成为都不包含选择电路。

图71是表示积分电路91包含多个积分电路元件、比较电路93包含多个比较电路元件的例子的说明图。在图71中积分电路元件91由三个积分电路元件SE₁、SE₂、SE₃构成，比较电路元件93由三个比较电路元件CE₁、CE₂、CE₃构成。积分电路元件的输出SE₁、SE₂、SE₃被输入到比较电路元件CE₁、CE₂、CE₃。另外，积分电路元件SE₁、SE₂、SE₃的积分特性不同。

比较电路元件CE₁、CE₂、CE₃分别输入来自基准信号发生电路92的信号S₃，并将比较结果(信号S₄₁～S₄₃)输出到波形合成电路94。波形合成电路94除了信号S₄₁～S₄₃之外还输入脉冲信号S₁，并根据这些信号来进行波形合成。波形合成电路94例如可通过内置的选择电路来选择信号S₄₁、S₄₂、S₄₃中的一个，并根据该选择出的信号和脉冲信号S₁来发生输出脉冲S₅。

图7表示在图71的电路中对波形合成电路94不输入脉冲信号S₁、输入比较电路元件CE₁、CE₂、CE₃的输出S₄₁、S₄₂、S₄₃来进行波形合成的例子。在该情况下，波形合成电路94例如可通过内置的选择电路来选择信号S₄₁、S₄₂、S₄₃中的两个，并根据这些选择信号发生输出脉冲S₅。

图71表示通过波形合成电路94来选择信号S₄₁、S₄₂、S₄₃中的一个并将选择出的信号与S₁合成的例子，不过例如可取代波形合成电路94采用选择电路来选择S₁、S₄₁、S₄₂、S₄₃中的一个从而输出。另外，图72表示通过波形合成电路94来选择信号S₄₁、S₄₂、S₄₃中的两个并合成选择出的信号的例子，不过例如可取代波形合成电路94采用选择电路来选择S₄₁、S₄₂、S₄₃中的一个从而输出。

图73是表示基准信号输出电路92包含多个基准信号输出电路元件，比较电路93包含多个比较电路元件的例子的说明图。在图73中，基准信号输出电路元件和比较电路元件分别为三个，基准信号输出电路元件BE₁、BE₂、BE₃的输出S₃₁、S₃₂、S₃₃输入到比较电路元件CE₁、CE₂、CE₃中。另外，基准信号输出电路元件BE₁、BE₂、BE₃的输入输出特性不同。

比较电路元件CE₁、CE₂、CE₃分别被输入来自积分电路91的信号S₂，并将比较结果(信号S₄₁～S₄₃)输出到波形合成电路94。波形合成电路94除了信号S₄₁～S₄₃之外还输入脉冲信号S₁，并根据这些信号来进行波形合成。

图74表示在图73的电路中对波形合成电路94不输入脉冲信号S₁、输入比较电路元件CE₁、CE₂、CE₃的输出S₄₁～S₄₃来进行波形合成的例子。

图73示出了通过波形合成电路94来选择信号S₄₁、S₄₂、S₄₃中的一个、并将选择出的信号与S₁合成的例子，不过例如，可取代波形合成电路94采用选择电路来选择S₁、S₄₁、S₄₂、S₄₃中的一个从而输出。另外，图74示出通过波形合成电路94来选择信号S₄₁、S₄₂、S₄₃中的两个、并合成选择出的信号的例子，不过例如可取代波形合成电路94采用选择电路来选择S₄₁、S₄₂、S₄₃中的一个从而输出。

图75表示具有积分电路911、基准信号输出电路921、比较电路931的组G₁；积分电路912、基准信号输出电路922、比较电路932的组G₂；以及积分电路913、基准信号2输出电路923、比较电路933的组G₃，并共用波形合成电路94的脉冲发生电路9的例子。在图75的脉冲发生电路9中，由各组G₁、G₂、G₃生成不同的脉冲(来自比较电路元件CE₁、CE₂、CE₃的S₄₁、S₄₂、S₄₃)，波形合成电路94根据这些信号和输入脉冲信号S₁来生成适当的波形。另外，图75与积分电路91、基准信号输出电路92、比较电路93分别由3个元件构成、波形合成电路94被输入脉冲信号S₁的波形合成电路(组合了图71、图73的电路)相同。

图76是表示在图75的电路中脉冲发生电路9不输入输入脉冲信号S₁的例子的图。在图76的脉冲发生电路9中，由各组G₁、G₂、G₃生成不同的脉冲(来自比较电路元件CE₁、CE₂、CE₃的S₄₁、S₄₂、S₄₃)，波形合成电路94根据这些信号生成适当的波形S₅。另外，图76与积分电路91、基准信号输出电路92、比较电路93分别由3个元件构成、对波形合成电路94不输入脉冲信号S₁的波形合成电路(组合了图72、图74的电路)相同。

图77是具体表示图66的脉冲发生电路9的说明图。

在本形态中，由CR电路构成积分电路91，由D/A变换器921和低通滤波器922构成基准信号输出电路92，由模拟运算放大器构成比较电路93，并由AND电路(或OR电路)来构成波形合成电路94。

图78(A)、(B)表示图73或图74的脉冲发生电路9的动作波形的一例。图78(A)表示波形合成电路94是AND电路的情况，图78(B)表示波形合成电路94是OR电路的情况。

本来，在脉冲信号S₁生成所采用的基本时钟频率充分的情况下，上述的脉冲发生电路不是那么有效。实质上，可通过上述脉冲发生电路9所生成的图78(A)中的S₅的延迟t_d1、图78(B)中的S₅的延迟t_d2，来发生与使用了比基本时钟高的时钟同样的S₅的上升沿(图78(A))、下降沿(图78(B))。

图79(A)、(B)表示以高于脉冲信号_S1生成所采用的基本时钟CLK的精度发生定时的动作波形的例子。图79(A)表示波形合成电路94是AND电路的情况，图79(B)表示波形合成电路94是OR电路的情况。图79(A)中的S₅的上升沿的延迟t_d1可设定为比时钟CLK的周期t_d0短，图79(B)中的S₅的下降沿的延迟t_d1也可以设定为比时钟CLK的周期t_d0短，所以实质上可进行与使用比时钟CLK高的时钟同样的处理。

图80是表示在脉冲发生电路中具有多个串联积分电路、基准信号输出电路、比较电路的组的例子的说明图。在图80中表示串联连接两个积分电路911、基准信号输出电路921、比较电路931的组(G₁、G₂)的脉冲发生电路9，在G2的后段具有波形合成电路94。波形合成电路94取得G1的输入S₁₁和G2的输出S₂₄，根据这些信号来生成适当的波形S₅。图81表示在G₁和G₂共用基准信号输出电路921的情况。

G2中的积分电路911的时间常数构成为大于G2中的积分电路911的时间常数。

由此，在G1中生成细密的沿的定时，而且在G2中生成更细密的沿的定时。

图82具体表示图80的脉冲发生电路9。在图80的脉冲发生电路9中，在G₁、G₂中分别具有能够使与积分电路911、基准信号输出电路921的串联连接短路的开关SW₁、SW₂，构成为可选择G₁、G₂的串联连接的某一个。另外，可在G₁、G₂的某一个中具有开关。

本例的脉冲发生电路9如图83的动作波形(没有示出波形合成电路94的输出)所示，通过前段的积分电路911、基准信号输出电路921、比较电路931的组G₁来生成与使用比基本时钟高的时钟同样的沿(细密精度的沿)，此外，还通过后段的积分电路911、基准信号输出电路921、比较电路931的组G₂来生成更加细密的沿。

图84(A)是在图66等的脉冲发生电路9的后段上还具有计数电路96的脉冲发生电路的说明图，图84(B)是对脉冲发生电路2的动作进行说明的定时图。如图84(B)所示，可生成脉冲信号频率以下的脉冲信号，并发生未图示的处理对象波的接通或断开的定时。

产业上的可利用性

可应用于PWM控制装置、VCO中。

Claims (14)

1.一种模拟/数字变换电路，具有：

周期信号输出电路，其被输入时间变化的模拟信号，并将该模拟信号置换为与其大小对应的频率的N系列的周期信号后输出；

N个脉冲计数装置，其分别对上述N系列的周期信号的脉冲数进行计数；以及

数字信号发生电路，其被输入上述N系列的周期信号，并根据这些周期信号按照采样周期来生成与上述模拟信号的大小对应的数字信号，

上述周期信号输出电路通过使上述N系列的周期信号依次延迟地生成，而在采样周期的期间内，使上述N个脉冲计数装置中的第1～第j脉冲计数装置计数为计数值X，使剩余的脉冲计数装置计数为计数值(X-1)，

上述数字信号发生电路根据上述N个脉冲计数装置的计数状态，按照在上述采样周期中进行A/D变换时的N倍的分解度，将上述模拟信号变换为上述数字信号。

2.根据权利要求1所述的模拟/数字变换电路，其特征在于，

上述周期信号输出电路依次以如下个延迟时间间隔来生成上述N系列的周期信号，即：

[周期信号的1周期(T)的概括值]÷N(个)。

3.根据权利要求1或2所述的模拟/数字变换电路，其特征在于，

上述周期信号输出电路由将电信号的大小变换为频率的N个变换器构成，这些变换器发生上述N系列的周期信号。

4.根据权利要求2或3所述的模拟/数字变换电路，其特征在于，

上述变换器由积分电路构成，

上述变换器发生的周期信号以从通过输入电压使上述积分电路开始动作到结束作为一周期。

5.根据权利要求1～4中任意一项所述的模拟/数字变换电路，其特征在于，

上述周期信号输出电路由将电信号的大小变换为频率的至少一个变换器、和使该变换器的输出信号延迟后输出的至少一个延迟电路构成，这些变换器和延迟电路发生上述N系列的周期信号。

6.一种定时信号发生电路，具有：

周期信号输出电路，其输出频率的M系列的周期信号；

M个比较脉冲计数装置，其被输入与数字信号的大小对应的上述M系列的周期信号，在计数值到达了上述设定的值时输出规定信号；以及

信号生成电路，从上述M个比较脉冲计数装置输入M个上述规定信号，并根据这些规定信号按照基准周期，生成与数字信号的大小对应的时间间隔的定时信号，

在上述M个比较脉冲计数装置中第1～第k脉冲计数装置中设定第一计数值，在剩余的脉冲计数装置中设定第二计数值，

并以依次延迟的时间间隔输入上述M系列的周期信号，

上述信号生成电路根据上述M个脉冲计数装置的输出状态，发生在通过1个脉冲计数装置发生定时信号时的N倍精度的定时信号。

7.根据权利要求6所述的定时信号发生电路，其特征在于，

依次以如下个延迟时间间隔来输入上述M系列的周期信号，即：

[周期信号的1周期(T)的概括值]÷M(个)。

8.根据权利要求6或7所述的定时信号发生电路，其特征在于，

上述定时信号发生电路具有在上述M个比较脉冲计数装置中设定上述计数值的分配电路。

9.根据权利要求6～8中任意一项所述的定时信号发生电路，其特征在于，

上述周期信号输出电路由将电气信号的大小变换为频率的M个变换器构成，这些变换器发生周期信号。

10.根据权利要求6～9中任意一项所述的定时信号发生电路，其特征在于，

上述变换器由积分电路构成，

上述变换器发生的周期信号以从通过输入电压使上述积分电路开始动作到结束作为一周期。

11.一种控制装置，由权利要求1～5中任意一项所述的模拟/数字变换电路、权利要求6～10中任意一项所述的定时信号发生电路、以及数字信号处理电路构成，其中，

上述模拟/数字变换电路对来自控制对象的模拟输出进行数字化，

上述数字信号处理电路通过上述数字化之后的信号进行处理，生成数字定时值，

上述定时信号发生电路根据上述数字定时值来发生控制用定时信号。

12.根据权利要求11所述的控制装置，其特征在于，

共用在上述模拟/数字变换电路中使用的周期信号输出电路和在上述定时信号发生电路中使用的周期信号输出电路。

13.根据权利要求11或12所述的控制装置，其特征在于，

上述数字信号处理电路进行数字滤波、或者进行P控制、I控制、D控制或组合了这些控制的处理。

14.根据权利要求11～13中任意一项所述的控制装置，其特征在于，

上述控制对象是包含开关元件的电力变换电路，

上述模拟/数字变换电路被输入上述电力变换电路的输出电压，

上述定时信号发生电路对上述电力变换电路的上述开关元件输出接通/断开的定时信号。

Images