CN101614765B

CN101614765B - 电围栏激励器电路及控制储能电容充电的方法

Info

Publication number: CN101614765B
Application number: CN200910108491A
Authority: CN
Inventors: 李健雄
Original assignee: Individual
Current assignee: Individual
Priority date: 2009-07-07
Filing date: 2009-07-07
Publication date: 2012-10-10
Anticipated expiration: 2029-07-07
Also published as: CN101614765A

Abstract

本发明公开了一种用于检测电围栏脉冲电压的电围栏激励器电路及控制储能电容充电的方法。该电围栏激励器电路联接一个微处理器子电路，该微处理器子电路包含有控制检测电围栏脉冲电压及储能电容充电的软件。该微处理器子电路检测电源子电路的各个分电源状态，同时可以控制储能电容的充电，并且通过检测脉冲输出变压器输入端电压波形的负峰值即可查表得出输出端围栏电压，电路结构简单，成本低。

Description

电围栏激励器电路及控制储能电容充电的方法

技术领域

本发明涉及一种用于检测电围栏脉冲电压的电围栏激励器电路以及控制储能电容充电的方法。

背景技术

目前在安防领域及畜牧业领域应用的现代的电围栏激励器基本上多为能量限制型激励器。能量限制型激励器是通过周期性地给激励器中的储能电容充电，然后通过输出脉冲变压器给储能电容放电，在输出脉冲变压器次级产生脉冲高压。

在畜牧业领域应用的农牧用电围栏激励器大多数是开环运行的，通常不需要检测其围栏脉冲电压，但少数高性能的农牧用电围栏激励器具有检测其输出电围栏脉冲电压并显示其输出状态的功能。安防领域应用的电围栏激励器通常需要实时检测其围栏上的脉冲电压状态，并根据围栏返回的脉冲电压的变化来触发报警。

现有技术中激励器都是利用脉宽/脉频调制(PWM/PFM)控制IC来实现对储能电容充电，或者利用倍压电路将交流市电倍压整流成直流高压给储能电容充电。这些方法均涉及到额外的控制IC或器件，实现充电功能的电路元器件多，焊点也多，可靠性难以控制，同时，要实现IEC60335-2-76或UL69标准中所要求的固有安全，则激励器电路通常会非常复杂。

对于电围栏脉冲电压的检测，现有技术中的激励器有采用电阻直接分压检测，也有采用专门的脉冲变压器或光电隔离等隔离检测方法。采用电阻直接分压检测涉及到将输出脉冲变压器的次级的一端与激励器其它控制电路的地直接相连，这会使得要实现IEC60335-2-76或UL69标准中所要求的耐压安全要求变得很困难，成本很高，同时如果激励器与其它设备，如PC机等互连时，很容易在其它设备上累积电荷，打坏互连设备；而采用专门的脉冲变压器或光电隔离等隔离检测方法也涉及到要实现IEC60335-2-76或UL69标准中所要求的耐压安全成本高的问题。

发明内容

本发明的目的之一是针对现有技术存在的缺陷和不足提供一种成本低，可实现IEC60335-2-76或UL69标准中所要求的固有安全的用于检测电围栏脉冲电压的电围栏激励器电路。

为实现上述目的之一，本发明包括一供电电源子电路，还包括一个与供电电源相连接的能产生脉冲电流的电路；该脉冲电流电路中连接有一个微处理器子电路，并受微处理器子电路控制。脉冲电流电路还包括一个充电子电路和一个放电子电路。充电子电路包括一场效应管、一单端反激变压器、一整流二极管、第一电阻、一储能电容；单端反激变压器初级结束端电连接于供电电源子电路，该单端反激变压器的初级起始端与场效应管漏极相电连接，该场效应管的源极与地相连接，且该场效应管的栅极与所述微处理器子电路相连接。单端反激变压器的次极起始端与第一电阻，整流二极管以及储能电容构成回路连接；其中储能电容与续流二极管及其串接的限流电阻相并联连接。放电子电路包括一单面可控硅、一电感、一第二电容、输出变压器、一续流二极管及其串接的限流电阻；电感一端与所述储能电容的一极相连接，该电感另一端与所述单向可控硅阳极相电连接；单向可控硅的阴极与系统的地电连接，该单向可控硅的触发极与微处理器子电路经过可控硅触发电路相电连接。输出变压器的初级一端与储能电容相电连接，另一端与系统的地电连接；第二电容与该输出变压器的初级相并联连接。电围栏电路中还包括一个分压保持电路；分压保持电路包括第四电阻、第五电阻、第四电容；第四电阻一端与电围栏电路中的电感L的一端、续流二极管D2、第一电阻R1相连接，该第四电阻的另一端与第五电阻连接后与系统的地电连接，第四电容与第五电阻并联，微处理器子电路连接在所述第四电阻与所述第五电阻之间。电围栏电路中还包括一个分压整流保持电路，分压整流保持电路包括第二电阻、第三电阻、第三电容、第三二极管，其中所述的第二电阻一端与所述单端反激变压器的次极的一端相连；该第二电阻另一端与第三二极管以及第三电容依次串联连接，第三电容的另一端与系统的地电连接；第三电阻一端连接在所述第三电容与第三二极管之间，并与所述微处理器子电路相连，该第三电阻的另一端连接在电压Vcc上。其中场效应管可以用双极型晶体管取代。其中单向可控硅可以用三象限可控硅取代。电压Vcc可以用其它稳定的低电压取代，也可以由微处理器的一个输出端供电取代。

本发明的目的之二是针对现有技术存在的缺陷和不足提供一种电路简单，可靠性易于控制，以微处理器控制储能电容充电的方法，包括如下程序步骤：

(1)首先所述微处理器中子程序判断储能电容是否处于设定的充电启动时间节点，若是，则判断储能电容是否有剩余电压，若储能电容没有剩余电压，则输出脉宽/脉频脉冲，若储能电容有剩余电压，则关闭脉宽/脉频脉冲，并显示可控硅不触发错误代码，输出子程序出口；若储能电容不处于设定的充电启动时间节点则进入下一步骤；

(2)所述子程序判断储能电容是否处于设定的充电时间节点，若是，则判断储能电容是否有电压，若储能电容有电压，则输出脉宽/脉频脉冲，若储能电容没有电压，则关闭脉宽/脉频脉冲，并显示场效管等不工作错误代码，输出子程序出口；若判断储能电容不处于设定的充电时间节点则进入下一步骤；

(3)所述子程序判断储能电容是否处于设定的充电时间其它节点，若是，则判断储能电容是否充电到设定值，若储能电容已充电到设定值，则关闭脉宽/脉频脉冲；若储能电容没有充电到设定值，则判断储能电容的电压是否突然掉下来；若储能电容的电压是突然掉下来，则关闭脉宽/脉频脉冲，并显示可控硅自触发错误代码；若储能电容的电压不是突然掉下来，则判断储能电容的充电速度是否正确，若正确则输出脉宽/脉频脉冲，若储能电容的充电速率不正确，则关闭脉宽/脉频脉冲，并显示储能电容变值错误代码，输出子程序出口；若判断储能电容不处于设定的充电时间其它节点则进入下一步骤；

(4)所述子程序判断储能电容是否处于设定的充电结束时间节点，若是，则关闭脉宽/脉频脉冲，并判断储能电容是否充电到设定值，若储能电容已经充电到设定值，则输出子程序出口，若储能电容没有充电到设定值，则显示储能电容充电错误代码，并输出子程序出口；若储能电容已经充电到设定值，则输出子程序出口；若储能电容不处于设定的充电结束时间节点则进入下一步骤；

(5)所述子程序判断双向可控硅是否处于设定放电时间节点，若是则触发可控硅，输出子程序出口；若不是则进入下一步骤；

(6)所述子程序判断可控硅是否处于设定关闭时间节点，若是则关闭可控硅，输出子程序出口；若不是则进入下一步骤；

(7)所述子程序判断是否处于测定围栏反馈电压时间节点，若是，则输出测量围栏反馈电压，并输出子程序出口；若不是，输出子程序出口。

如上所述，通过本发明的围栏电压的检测电路，使得围栏电压脉冲输出变压器输入端电压波形能够与输出端围栏电压相对应，通过检测脉冲输出变压器输入端电压波形的负峰值即可查表得出输出端围栏电压，成本低；本发明以软件通过子程序步骤方法利用脉宽/脉频调制控制储能电容充电，电路简单，成本低，可实现IEC60335-2-76或UL69标准中所要求的固有安全。

附图说明

图1为本发明围栏脉冲电压的检测电路结构示意图。

图2为本发明围栏脉冲电压的检测电路附加结构示意图。

图3为本发明围栏脉冲电压的检测电路附加结构示意图。

图4为本发明围栏脉冲电压的检测电路附加结构示意图。

图5为本发明围栏脉冲电压的检测电路附加结构示意图。

图6为图1所示电路结构示意图中“A”点在一个周期内对地的典型波形。

图7为图1所示电路结构示意图中“B”点在一个周期内对地的典型波形。

图8为图1所示电路结构示意图中“C”点在一个周期内对地的典型波形。

图9为控制储能电容充电的方法的主要子程序框图。

图中各附图标记说明如下：

供电电源子电路10 分压采样整流保持电路40

微处理器20 分压采样保持电路50

具体实施方式

为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

请参阅图1，其为本发明主要电路结构示意图，包括一供电电源子电路10，还包括一个与供电电源相连接的能产生脉冲电流的电路；该脉冲电流电路中连接有一个微处理器子电路20，并受微处理器子电路20控制。脉冲电流电路还包括一个充电子电路和一个放电子电路。充电子电路包括一场效应管Q、一单端反激变压器T1、一整流二极管D1、第一电阻R1、一储能电容C1；单端反激变压器T1的初级结束端电连接于供电电源子电路10，且该单端反激变压器T1的初级起始端与场效应管Q的漏极相电连接，该场效应管Q的源极与地相连接，且该场效应管Q的栅极与所述微处理器子电路20相连接。单端反激变压器T1的次极起始端与第一电阻，整流二极管D1以及储能电容C1构成回路连接。放电子电路包括一可控硅SCR、一电感L、一第二电容C2、输出变压器T2、一续流二极管D2及其串接的限流电阻R7；其中储能电容C1与所述续流二极管D2及其串接的限流电阻R7相并联连接；电感L一端与所述储能电容C1的一极相连接，该电感L另一端与所述单向可控硅SCR的阳极相电连接；单向可控硅SCR的阴极与系统的地电连接，该单向可控硅SCR的触发极与微处理器子电路20相电连接。输出变压器T2的初级一端与储能电容C1相电连接，另一端与系统的地电连接；第二电容C2与该输出变压器T2的初级相并联连接。

电围栏电路中还包括一个分压保持电路；分压保持电路包括第四电阻R4、第五电阻R5、第四电容C4；第四电阻R4一端与电围栏电路中的电感L的一端、续流二极管D2、第一电阻R1相连接，该第四电阻R4的另一端与第五电阻R5连接后与系统的地电连接，第四电容C4与第五电阻R5并联，微处理器子电路连接在所述第四电阻与所述第五电阻之间。

电围栏电路中还包括一个分压整流保持电路，分压整流保持电路包括第二电阻R2、第三电阻R3、第三电容C3、第三二极管D3，其中所述的第二电阻R2一端与单端反激变压器的次极的一端相连；该第二电阻R2另一端与第三二极管D3以及第三电容C3依次串联连接，第三电容C3的另一端与系统的地电连接；第三电阻R3一端连接在所述第三电容C3与第三二极管D3之间，并与所述微处理器子电路20相连，该第三电阻R3的另一端连接在一个电压Vcc上。其中场效应管Q可以用双极型晶体管取代。

请参阅图2，微处理器子电路的PWM/PFM输出端与场效应管Q的栅极之间可以增加驱动电路。

请参阅图3，第三电阻R3也可采用另一种接法：第三电阻R3一端连接在所述第三电容C3与第三二极管D3之间，并与所述微处理器子电路20相连，该第三电阻R3的另一端也可连接到所述微处理器的一个输出端并由微处理器的一个输出端供电使能。

请参阅图4，第三电阻R3还可采用如下接法：第三电阻R3一端连接在所述第三电容C3与第三二极管D3之间，该第三电阻R3的另一端与所述微处理器子电路20相连。工作时，在起始充电第一电容C1时，微处理器的相应端口可先设定为输出端并通过该第三电阻R3向第三电容C3充电；在刚要触发可控硅SCR之前，微处理器的端口可先设定为ADC输入端并在触发可控硅SCR之后的一段短时间后启动ADC模数转换读取负峰电压。

请参阅图5，放电电路中的单向可控硅SCR可以采用三象限可控硅Triac取代，而三象限可控硅Triac相应的触发电路可以仅为一只第八电阻R8。

请参阅图6、图7及图8，其分别为图1电路结构示意图中“A”点、“B”点及“C”点在一个周期内对系统地的典型波形图，通过微处理器20内部的模拟/数字转换键检测供电电源子电路10的各个分电源状态，“A”点和“B”点的电压波形，根据微处理器20内部程序所内嵌的控制程序控制场效应管Q的脉宽/脉频调制。微处理器20根据供电电源子电路10的各个分电源状态，“A”点的电压波形周期性的控制储能电容C1的电压到设定值时停止，延时一定时间后触发可控硅SCR的导通，然后根据“B”点的电压波形来显示围栏的状态，并进一步根据所获得的围栏状态决定是否启动报警等功能。

请参阅图9，其为激励器的微处理器控制储能电容C1充电的方法的主要子程序框图，程序步骤方法如下：

(1)首先所述微处理器中子程序判断储能电容C1是否处于设定的充电启动时间节点，若是，则判断储能电容C1是否有剩余电压，若储能电容C1没有剩余电压，则输出脉宽/脉频脉冲，若储能电容有剩余电压，则关闭脉宽/脉频脉冲，并显示双向可控硅SCR不触发错误代码，输出子程序出口；若储能电容C1不处于设定的充电启动时间节点则进入下一步骤；

(2)所述子程序判断储能电容C1是否处于设定的充电时间节点1，若是，则判断储能电容C1是否有电压，若储能电容C1有电压，则输出脉宽/脉频脉冲，若储能电容没有电压，则关闭脉宽/脉频脉冲，并显示场效管Q等不工作错误代码，输出子程序出口；若判断储能电容C1不处于设定的充电时间节点1则进入下一步骤；

(3)所述子程序判断储能电容C1是否处于设定的充电时间其它节点，若是，则判断储能电容C1是否充电到设定值，若储能电容C1已充电到设定值，则关闭脉宽/脉频脉冲；若储能电容C1没有充电到设定值，则判断储能电容C1的电压是否突然掉下来；若储能电容C1的电压是突然掉下来，则关闭脉宽/脉频脉冲，并显示可控硅SCR自触发错误代码；若储能电容C1的电压不是突然掉下来，则判断储能电容C1的充电速度是否正确，若正确则输出脉宽/脉频脉冲，若储能电容C1的充电速率不正确，则关闭脉宽/脉频脉冲，并显示储能电容C1变值错误代码，输出子程序出口；若判断储能电容C1不处于设定的充电时间其它节点则进入下一步骤；

(4)所述子程序判断储能电容C1是否处于设定的充电结束时间节点，若是，则关闭脉宽/脉频脉冲，并判断储能电容C1是否充电到设定值，若储能电容C1已经充电到设定值，则输出子程序出口，若储能电容C1没有充电到设定值，则显示储能电容C1充电错误代码，并输出子程序出口；若储能电容C1已经充电到设定值，则输出子程序出口；若储能电容C1不处于设定的充电结束时间节点则进入下一步骤；

(5)所述子程序判断可控硅SCR是否处于设定放电时间节点，若是则触发可控硅SCR，输出子程序出口；若不是则进入下一步骤；

(6)所述子程序判断可控硅SCR是否处于设定关闭时间节点，若是则关闭双向可控硅，输出子程序出口；若不是则进入下一步骤；

综上所述，通过本发明围栏电压的检测电路，使得围栏电压脉冲输出变压器输入端电压波形能够与输出端围栏电压相对应，通过检测脉冲输出变压器输入端电压波形的负峰值即可查表得出输出端围栏电压；本发明以纯软件通过子程序步骤方法利用脉宽/脉频调制控制储能电容C1充电，电路简单，成本低可实现IEC60335-2-76或UL69标准中所要求的固有安全电路。

Claims

1.一种电围栏激励器电路，包括一供电电源子电路，其特征是：还包括一个与供电电源相连接的能产生脉冲电流的电路；该脉冲电流电路中连接有一个微处理器子电路，并受微处理器子电路控制，所述的脉冲电流电路还包括一个充电子电路和一个放电子电路，所述的充电子电路包括一场效应管、一单端反激变压器、一整流二极管、第一电阻、一储能电容；所述的单端反激变压器的初级结束端电连接于供电电源子电路，且该单端反激变压器的初级起始端与所述的场效应管的漏极相电连接，所述场效应管的源极与地直接相连接或通过一阻值不大于1Ω的无感电阻与地相连接，且该场效应管的栅极与所述微处理器子电路相连接，所述的单端反激变压器的次级起始端与所述第一电阻，所述整流二极管以及所述储能电容构成回路连接；其中所述储能电容与续流二极管及其串接的限流电阻相并联连接；所述的放电子电路包括一单向可控硅、一电感、一第二电容、输出变压器、所述续流二极管、一个限流电阻，电感一端与所述储能电容的一极相连接，该电感另一端与所述可控硅的阳极相电连接；所述可控硅的阴极与系统的地电连接，该单向可控硅的触发极与微处理器子电路相电连接，所述输出变压器的初级一端与储能电容相电连接，另一端与系统的地电连接；所述的第二电容与该输出变压器的初级相并联连接；所述的电围栏激励器电路中还包括一个分压保持电路；所述的分压保持电路包括第四电阻、第五电阻、第四电容；所述的第四电阻一端与所述电围栏激励器电路中的电感(L)的一端、续流二极管(D2)、第一电阻(R1)相连接，该第四电阻的另一端与第五电阻连接后与系统的地电连接，第四电容与第五电阻并联，所述的微处理器子电路连接在所述第四电阻与所述第五电阻之间；所述的电围栏激励器电路中还包括一个分压整流保持电路，所述的分压整流保持电路包括第二电阻、第三电阻、第三电容、第三二极管，其中所述的第二电阻一端与所述单端反激变压器的次极的一端相连；该第二电阻另一端与第三二极管以及第三电容依次串联连接，所述第三电容的另一端与系统的地电连接；所述第三电阻一端连接在所述第三电容与第三二极管之间，并与所述微处理器子电路相连，该第三电阻的另一端连接在一个Vcc电压上。

2.如权利要求1所述的电围栏激励器电路，其特征是：所述场效应管用双极型晶体管(BJT)取代。

3.如权利要求1所述的电围栏激励器电路，其特征是：根据电流的大小而定，所述续流二极管串联连接的限流电阻是一电阻值为0Ω的短路线，或者是一段PCB线路板上的印制联线。

4.如权利要求1所述的电围栏激励器电路，其特征是：所述的单向可控硅用三象限可控硅取代，而三象限可控硅相应的触发电路仅为一只电阻。

5.如权利要求1或4所述的电围栏激励器电路，其特征是：为了达到硬件安全的要求，各个电路中的电阻是由多个电阻通过并联或串联联接而成的一个复合电阻。

6.如权利要求1所述的电围栏激励器电路，其特征是：为了达到耐电流或耐电压的要求，各个电路中的二极管是由多个二极管通过并联或串联联接而成的一个复合二极管。

7.如权利要求1所述的电围栏激励器电路，其特征是：为了达到硬件安全的要求，各个电路中的电容是由多个电容通过并联或串联联接而成的一个复合电容。