CN101600045B - 信号调节电路及其视频装置 - Google Patents

Abstract

一种信号调节电路及其视频装置。此信号调节电路包括延迟单元、最小值提取器与第一运算单元。延迟单元用以接收一数字信号，并将数字信号延迟N个周期做为延迟信号，其中N大于等于1。最小值提取器用以接收数字信号，并每隔N个周期提取数字信号的最小值。第一运算单元耦接至延迟单元与最小值提取器，用以将延迟信号与最小值进行运算，以获得调节信号。

Description

信号调节电路及其视频装置

技术领域

本发明涉及一种信号调节电路，且特别涉及一种可以消除信号中含有交流成份的信号调节电路与其视频装置。

背景技术

近几年来，数字电视(Digital Television)的发展越来越普及。简单的来说，数字电视是一种新的传播技术，用以将电视台所发送出来的模拟信号，以数字的方式来进行各项传播过程。且相较于传统模拟电视，数字电视具备了多频道、互动性、移动接收与非同步等特点。

图1绘示为已知视频装置的方块图。请参照图1，由于信号在传递的过程中会具有同频干扰(Co-channel interference)的现象，因此射频信号(亦即电视台所发送出来的模拟信号)在经过调整器(Tuner)110、声表面波Surface Acoustic Wave，SAW)滤波器120与视频中频(Video IntermediateFrequency，VIF)调制单元130后所输出的复合视频信号(Composite VideoBaseband Signal，CVBS)。之后，上述复合视频信号再经由模拟数字转换器140转换后所产生的数字信号会具有交流成份，如图2所示。接着，将上述数字信号传送至视频解码器150进行解码后，由于数字信号具有交流成份，将会使得视频装置100所输出的图像亮度会有忽亮忽暗及画面不稳定的现象，如此一来，会让使用者在观赏图像时产生不舒服的现象。

发明内容

本发明提供一种信号调节电路与其视频装置，藉此可以有效消除信号中含有交流成份，以避免视频装置所输出的图像亮度产生忽亮忽暗的现象。

本发明提出一种信号调节电路，包括延迟单元、最小值提取器与第一运算单元。延迟单元用以接收一数字信号，并将数字信号延迟N个周期做为延迟信号，其中N大于等于1。最小值提取器用以接收数字信号，并每隔N个周期提取数字信号的最小值。第一运算单元耦接至延迟单元与最小值提取器，用以将延迟信号与最小值进行运算，以获得调节信号。

本发明提出一种视频装置，包括模拟数字转换器、信号调节电路与视频解码器。模拟数字转换器用以接收模拟信号，并将模拟信号转换为数字信号。信号调节电路包括延迟单元、最小值提取器与第一运算单元。延迟单元耦接至模拟数字转换器，用以将接收数字信号，并将数字信号延迟N个周期做为延迟信号，其中N大于等于1。最小值提取器耦接至模拟数字转换器，用以接收数字信号，并每隔N个周期提取数字信号的最小值。第一运算单元耦接至延迟单元与最小值提取器，用以将延迟信号与最小值进行运算，以获得调节信号。视频解码器耦接至信号调节电路，用以对滤波后的数字视频信号与调节信号进行解码，以产生视频装置所需的视频信号。

本发明通过信号调节电路中的延迟单元将数字信号先延迟N个周期后，产生延迟信号。另一方面，再通过最小值提取器于每N个周期提取数字信号的最小值。之后，通过第一运算单元对延迟信号与最小值进行运算，以产生调节信号。如此一来，可以有效地消除因为同频干扰现象所造成数字信号产生的交流成份，使得信号波形较为平滑(不会再具有上下摆动的现象)，进而让视频装置所输出的图像亮度较为稳定。

为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1绘示为已知视频装置的方块图。

图2绘示为已知模拟数字转换器所输出的信号波形图。

图3绘示为本发明一实施例的视频装置的方块图。

图4绘示为本发明一实施例的信号调节电路的方块图。

图5绘示为本发明另一实施例的信号调节电路的方块图。

图6绘示为本发明又一实施例的信号调节电路的方块图。

图7A～图7C绘示为本发明一实施例的调节信号产生方式的示意图。

图8绘示为本发明一实施例的第二调节信号的波形图。

【主要元件符号说明】

100、300：视频装置

110、310：调整器

120、320：声表面波滤波器

130、330：视频中频调制单元

140、340：模拟数字转换器

150、360：视频解码器

350：信号调节电路

410、610：延迟单元

420、620：最小值提取器

430、630：第一运算单元

440、640：更新单元

650：低通滤波器

660：寄存器

670：平均单元

680：第二运算单元

A、B、C：期间

具体实施方式

图3绘示为本发明一实施例的视频装置的方块图。请参照图3，视频装置300包括调整器(Tuner)310、声表面波(Surface Acoustic Wave，SAW)滤波器320、视频中频(Video Intermediate Frequency，VIF)调制单元330、模拟数字转换器340、信号调节电路350与视频解码器360。

调整器310用以接收射频信号，并产生调整信号。声表面波滤波器320耦接至调整器310，用以滤除调整信号的噪声成份并只让特定频率的信号通过。视频中频调制单元330耦接至声表面波滤波器320，用以将滤波后的调整信号进行调制，以产生模拟视频信号。

模拟数字转换器340，用以接收由视频中频调制单元330所产生的模拟信号，并将此模拟信号转换为数字信号。其中，上述数字信号会因为同频干扰的现象，而具有交流成份的形式，且波形图则可以如图2所绘示。

在本实施例中，通过信号调节电路350将上述数字信号进行调节，以产生调节信号，而此调节信号即为消除交流成份后的数字信号，并被传送至视频解码器360。

视频解码器360耦接至信号调节电路350，用以对滤波后的数字视频信号与调节信号进行解码，以产生该视频300装置所需的视频信号。如此一来，由于信号调节电路350所产生的调节信号中已经不具有交流成份，因而调节信号的波形会变得较为平滑，以便视频解码器360对调节信号进行解码后，可以使得视频装置300所输出的图像的亮度比较稳定，进而让使用者在观赏图像时会感到更加舒适。

上述大略说明了视频装置300的信号调节电路350所欲达成的功效。为了致使本领域有通常知识者可以更了解信号调节电路350如何有效地将数字信号中的交流成份消除，以下将举一实施例来说明。

图4绘示为本发明一实施例的信号调节电路350的方块图。请参照图4，信号调节电路350包括延迟单元410、最小值提取器420与第一运算单元430。延迟单元410用以接收模拟数字转换器340所输出的数字信号，并将数字信号延迟N个周期做为延迟信号，其中N大于等于1。在本实施例中，N设定为大于等于1，亦即N不一定要为整数，也可以设定为小数。举例来说，当N＝1.2时，延迟单元410会将延迟信号延迟1.2个周期，例如为1.2个水平线(Horizontal Line)周期。

请继续参照图4，最小值提取器420用以接收数字信号，并每隔N个周期提取数字信号的一最小值。也就是说，当最小值提取器420接收到数字信号时，亦会每隔1.2个水平线周期提取出数字信号中的一最小值，以便于作为调整数字信号的依据。并且，最小值提取器420所提取数字信号的最小值的间隔周期与延迟单元410延迟数字信号的周期相同，使得延迟信号与最小值可以同步。

第一运算单元430耦接至延迟单元410与最小值提取器420，用以将延迟信号与最小值进行运算，以获得调节信号。在本实施例中，第一运算单元430例如为一减法器，也就是说当第一运算单元430接收到延迟信号与最小值时，会进行将延迟信号减去最小值的运算，以便于获得调节信号。之后，视频解码器360将接收到的调节信号进行解码，并传送至后级电路(未绘示)。并且，后级电路接着进行后序的信号处理(亦即将调节信号中具有的交流成份滤除)，以便于让视频装置300所输出的图像亮度可以更加稳定。

另外，本实施例的信号调节装置350还包括更新单元440，此更新单元440耦接至最小值提取器420，用以每隔N个周期重设最小值提取器420所输出的最小值。在本实施例中，更新单元440例如为计数器，假设以上数进行计数，但不限制其范围，也就是说，每当计数器计数至N个周期(在此假设为1.2个水平线周期)，会使能一信号到最小值提取器420，以便重设最小值提取器420所输出的最小值。例如，由最小值提取器420统计在目前的「N个周期」期间数字信号的最小值；当计数器的计数结果显示目前的「N个周期」已经到期，则最小值提取器420会将目前的「N个周期」期间数字信号的统计结果(最小值)输出给运算单元430，并且清除其内部统计结果以便开始统计下一个「N个周期」期间数字信号的最小值。

图5绘示为本发明另一实施例的信号调节电路350的方块图。图5的电路架构与图4的电路架构相同或相似，但差别仅在于信号调节电路350输出至视频解码器360的信号，故图5与图4中的功能相同的元件给于相同的标号，在此不再赘述。而图5与图4的差别在于：图4的信号调节电路350只传送调节信号至视频解码器360，而图5的信号调节电路350除了传送调节信号至视频解码器360，亦会将延迟信号传送至视频解码器360中进行解码的动作。例如，图5所示运算单元430传送调节信号至视频解码器360的路径可以作为视频信号的同步时序路径(sync timing path)，以提供视频解码器360与后级电路(未绘示)作为处理视频数据的时序依据。图5所示延迟单元410传送延迟信号至视频解码器360的路径可以作为视频信号的视频数据路径(video data path)，以将视频数据提供给视频解码器360与后级电路(未绘示)。

图6绘示为本发明又一实施例的信号调节电路350的方块图。请参照图6，信号调节电路350包括延迟单元610、最小值提取器620、第一运算单元630、更新单元640、低通滤波器650、寄存器660、平均单元670与第二运算单元680。在本实施例中，延迟单元610、最小值提取器620、第一运算单元630与更新单元640的实施方式可以参照图4中的延迟单元410、最小值提取器420、第一运算单元430与更新单元440与相关说明，故在此不再赘述。

请继续参照图6，低通滤波器650耦接至最小值提取器620，用以接收模拟数字转换器340所输出的数字信号，并将滤除高频噪声后的数字信号输出给最小值提取器620。寄存器660耦接于最小值提取器620与第一运算单元630之间，用以每隔N个周期锁存最小值提取器620所输出的最小值，而将锁存结果输出给第一运算单元630以便与延迟信号进行运算。在本实施例中，第一运算单元630例如为减法器，也就是说，第一运算单元630接收到锁存结果与延迟信号时，会进行延迟信号减去锁存结果的运算。

平均单元670耦接至寄存器660，用以统计寄存器660所输出锁存结果的平均值。举例来说，如果平均单元670统计出寄存器660所输出锁存结果的平均值为15，则平均单元会将数值15的平均值输出至第二运算单元680。

第二运算单元680耦接至第一运算单元630与平均单元670，用以将调节信号与平均值进行运算，以获得第二调节信号。在本实施例中，第二运算单元680例如为加法器，也就是说，当第二运算单元680接收到调节信号与平均值时，会将调节信号与平均值进行相加的运算。

请参照图7A，其中的纵轴表示模拟数字转换器340所输出的数字信号，横轴表示时间。其中，A、B、C代表时间轴上相邻的「N个周期」(1.2倍水平线周期)的不同期间，双向箭头分别表示期间A、B、C中数字信号与基准点差距(即最小值)。举例来说，如果水平线周期为T秒，则期间A的方块可能表示在0秒～1.2T秒内，模拟数字转换器340所输出的数字信号；期间B的方块可能表示在1.2T秒～2.4T秒内，模拟数字转换器340所输出的数字信号；期间C的方块可能表示在2.4T秒～3.6T秒内，模拟数字转换器340所输出的数字信号。

假设在期间A中，由最小值提取器620统计的数字信号最小值为10。当更新单元640的计数结果显示目前的期间A已经到期，则最小值提取器620会将目前期间A的数字信号的统计结果(最小值10)输出给寄存器660，并且清除其内部统计结果以便开始统计下一个「N个周期」(期间B)的数字信号的最小值。

在最小值提取器620开始统计期间B的数字信号的最小值的同时，延迟单元610亦开始提供期间A的数字信号(即延迟信号)，而寄存器660亦提供锁存结果(即期间A的数字信号最小值，在此为10)。因此，第一运算单元630在进行延迟信号减去锁存结果的动作后，可以将期间A的数字信号下拉。请参照图7B，其中的纵轴表示第一运算单元630的输出，横轴表示时间。由图7B可知，第一运算单元630已成功地将期间A的数字信号「下拉」。

在此假设平均单元670统计出寄存器660所输出历史锁存结果的平均值为15。虽然此时寄存器660输出数值10会送至平均单元670而与原始平均值15进行平均运算，由于寄存器660输出数值的权重较小(在此假设为1/100，可视设计需求而设定的)，因此平均单元670会将新的平均数值(约14.95，相当接近原始平均值15)输出至第二运算单元680。请参照图7C，其中的纵轴表示第二运算单元680的输出，横轴表示时间。由图7C可知，第二运算单元680已成功地将期间A的数字信号「上拉」。

假设最小值提取器620统计模拟数字转换器340所提供的期间B数字信号最小值为20。当更新单元640的计数结果显示目前的期间B已经到期，则最小值提取器620会将目前期间B的数字信号的统计结果(最小值20)输出给寄存器660，并且清除其内部统计结果以便开始统计下一个「N个周期」(期间C)的数字信号的最小值。

在最小值提取器620开始统计期间C的数字信号的最小值的同时，延迟单元610亦开始提供期间B的数字信号(即延迟信号)，而寄存器660亦提供锁存结果(即期间B的数字信号最小值，在此为20)。因此，第一运算单元630在进行延迟信号减去锁存结果的动作后，可以将期间B的数字信号下拉。由图7B可知，第一运算单元630已成功地将期间B的数字信号「下拉」。

在此同时，寄存器660输出数值20会送至平均单元670而与先前平均值14.95进行平均运算，并将新的平均数值(约15.00，相当接近先前平均值14.95)输出至第二运算单元680。由图7C可知，第二运算单元680已成功地将期间B的数字信号「上拉」，且期间A与期间B二者数字信号被「上拉」的高度几乎一样。

接下来，假设最小值提取器620统计模拟数字转换器340所提供的期间C数字信号最小值为10。当更新单元640的计数结果显示目前的期间C已经到期，则最小值提取器620会将目前期间C的数字信号的统计结果输出给寄存器660。此时，寄存器660开始提供锁存结果(即期间C的数字信号最小值，在此为10)，同时延迟单元610亦开始提供期间C的数字信号(即延迟信号)。因此，第一运算单元630在进行延迟信号减去锁存结果的动作后，可以将期间C的数字信号下拉。由图7B可知，第一运算单元630已成功地将期间C的数字信号「下拉」。

在此同时，寄存器660输出数值10会送至平均单元670而与先前平均值15.00进行平均运算，并将新的平均数值(约14.95，相当接近先前平均值15.00)输出至第二运算单元680。由图7C可知，第二运算单元680已成功地将期间C的数字信号「上拉」。因此，期间A、B与C三者数字信号被「上拉」的高度几乎一样，使得信号A～C不会在有上下摆动的现象，以便于有效地消除数字信号因为同频干扰所具有的交流成份。另外，第二运算单元680所输出的第二调节信号的实际量测波形则可以如图8所绘示。由图8中可以看出，第二调节信号几乎不会再如同图2中的信号会带有交流成份，因此当第二调节信号被传送至视频解码器360中进行解码后，可以让视频装置300所输出的图像亮度及画面较为稳定，而不致于在有忽亮忽暗及画面不稳定的现象。

综上所述，本实施例的视频装置通过信号调节电路中的延迟单元将数字信号先延迟N个周期后，产生延迟信号。另一方面，再通过最小值提取器于每N个周期提取数字信号的最小值。之后，再对延迟信号与最小值进行运算，以产生一调节信号，使得后级电路可以通过此调节信号来消除信号中所具有的交流成份。另外，本实施例亦可直接利用平均单元锁输出的平均值与调节信号进行运算，以便于产生第二调节信号(即为不具备交流成份的信号)。如此一来，本实施例可以有效地消除因为同频干扰现象造成数字信号产生的交流成份，使得信号波形较为平滑(不会在具有上下摆动的现象)，进而让视频装置所输出的图像亮度较为稳定。

虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims (18)

1.一种信号调节电路，包括：

一延迟单元，用以接收一数字信号，并将该数字信号延迟N个周期做为一延迟信号，其中N大于等于1；

一最小值提取器，用以接收该数字信号，并每隔N个周期提取该数字信号的一最小值；以及

一第一运算单元，耦接至该延迟单元与该最小值提取器，用以将该延迟信号与该最小值进行减法运算，以获得一调节信号。

2.如权利要求1所述信号调节电路，还包括一更新单元，其耦接至该最小值提取器，用以每隔N个周期重设该最小值提取器所输出的该最小值。

3.如权利要求2所述信号调节电路，其中该更新单元为一计数器。

4.如权利要求1所述信号调节电路，其中该第一运算单元为一减法器。

5.如权利要求1所述信号调节电路，还包括：

一低通滤波器，耦接至该最小值提取器，用以在该最小值提取器接收该数字信号之前，滤除该数字信号的高频噪声，并将该数字信号传送给该最小值提取器。

6.如权利要求1所述信号调节电路，还包括：

一寄存器，耦接于该最小值提取器与该第一运算单元之间，用以每隔N个周期锁存该最小值提取器所输出的该最小值，而将锁存结果输出给该第一运算单元以便与该延迟信号进行减法运算。

7.如权利要求6所述信号调节电路，还包括：

一平均单元，耦接至该寄存器，用以统计该寄存器所输出锁存结果的一平均值；以及

一第二运算单元，耦接至该第一运算单元与该平均单元，用以将该调节信号与该平均值进行加法运算，以获得一第二调节信号。

8.如权利要求7所述信号调节电路，其中该第二运算单元为一加法器。

9.一种视频装置，包括：

一模拟数字转换器，用以接收一模拟信号，并将该模拟信号转换为一数字信号；

一信号调节电路，包括：

一延迟单元，耦接至该模拟数字转换器，用以将接收该数字信号，并将该数字信号延迟N个周期做为一延迟信号，其中N大于等于1；

一最小值提取器，耦接至该模拟数字转换器，用以接收该数字信号，并每隔N个周期提取该数字信号的一最小值；以及

一第一运算单元，耦接至该延迟单元与该最小值提取器，用以将该延迟信号与该最小值进行减法运算，以获得一调节信号；以及

一视频解码器，耦接至该信号调节电路，用以对该延迟信号与该调节信号进行解码，以产生该视频装置所需的一视频信号。

10.如权利要求9所述视频装置，还包括一更新单元，其耦接至该最小值提取器，用以每隔N个周期重设该最小值提取器所输出的该最小值。

11.如权利要求10所述视频装置，其中该更新单元为一计数器。

12.如权利要求9所述视频装置，还包括：

一调整器，用以接收一射频信号，并产生一调整信号；

一声表面波滤波器，耦接至该调整器，用以滤除该调整信号的噪声成份并只让特定频率的信号通过；以及

一视频中频调制单元，耦接至该声表面波滤波器，用以将滤波后的调整信号进行调制，以产生该模拟信号。

13.如权利要求9所述视频装置，其中该模拟信号为一复合视频信号。

14.如权利要求9所述视频装置，其中该第一运算单元为一减法器。

15.如权利要求9所述视频装置，还包括：

一低通滤波器，耦接于该最小值提取器与该模拟数字转换器之间，用以在最小值提取器接收该数字信号之前，滤除该数字信号的高频噪声，并将该数字信号传送给该最小值提取器。

16.如权利要求9所述视频装置，还包括：

一寄存器，耦接于该最小值提取器与该第一运算单元之间，用以每隔N个周期锁存该最小值提取器所输出的该最小值，而将锁存结果输出给该第一运算单元以便与该延迟信号进行减法运算。

17.如权利要求16所述视频装置，还包括：

一平均单元，耦接至该寄存器，用以统计该寄存器所输出锁存结果的一平均值；以及

一第二运算单元，耦接至该第一运算单元与该平均单元，用以将该调节信号与该平均值进行加法运算，以获得一第二调节信号。

18.如权利要求17所述视频装置，其中该第二运算单元为一加法器。

Images