CN100570679C - 数字相位校正方法及系统 - Google Patents
数字相位校正方法及系统 Download PDFInfo
- Publication number
- CN100570679C CN100570679C CNB2007101391479A CN200710139147A CN100570679C CN 100570679 C CN100570679 C CN 100570679C CN B2007101391479 A CNB2007101391479 A CN B2007101391479A CN 200710139147 A CN200710139147 A CN 200710139147A CN 100570679 C CN100570679 C CN 100570679C
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- scaler
- convergent
- divergent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Abstract
本发明揭露一种数字相位校正方法及系统。其中该数字相位校正方法包括利用时钟对输入信号进行取样,以产生取样信号。利用定标器计算并缩放取样信号,产生缩放后信号。滤波所述的缩放后信号,并计算所述的滤波信号的统计值;以及根据所述统计值并通过调整定标器的相位来执行相位校正,以得到定标器的最佳相位。本发明揭露的数字相位校正方法及系统,能够选择适当的取样相位进行相位校正,确保取样输出不会失真。
Description
技术领域
本发明涉及数字信号处理技术,特别有关于一种电视解码器的数字相位校正方法及系统。
背景技术
数字显示单元(例如,平面显示器(Flat Panel Monitor))通常用于显示以模拟信号编码与传送的影像。影像源(通常包含数字模拟转换器(Digital toAnalog Converter,简称DAC))根据如视频图像阵列(Video Graphics Array,简称VGA)或超级视频图形适配卡(Super VGA,简称为SVGA)标准产生影像的模拟显示信号。
模拟显示信号包括显示视频信号及与其相关的同步信号。显示视频信号可视为时间域(Time Domain)中一连串的连续数据流(Successive Portion),每一数据流是根据可表示一部分影像的像素数据元件而产生。影像数据流(Image Portion)在驱动数字模拟转换器的时钟源(Source Clock)的控制下而产生。数字模拟转换器根据时钟源信号产生模拟显示数据。
图1是现有技术提供显示单元的架构示意图,揭露于美国公告编号6,483,447号专利。
数字显示单元包括模拟数字转换器(Analog to Digital Converter,简称ADC)110、相位调整器120、时间误差侦测器(Time Error Detector)130、时钟产生器140、变量延迟器(Variable Delayer)150、面板接口(Panel Interface)160以及数字显示屏(Digital Display Screen)170。数字显示屏170包括通常称为像素(Pixel)的离散点(Discrete Point)。一般而言,可分别对每一像素进行控制,且所有像素可以通过不同程度的控制来启动进而在数字显示屏170上显示影像。面板接口160自模拟数字转换器110接收可表示为影像的数字像素数据元件,并且产生兼容于数字显示屏170的电信号(Electrical Signal),以显示可表示像素数据元件的影像。
时钟产生器140可根据同步信号产生同步时钟信号。同时,同步时钟信号具有与用于产生显示视频信号的时钟源信号相同的相位与频率。同步时钟信号145的频率与相位可由同步信号来决定。相位校正电路可用来校正取样时钟的相位,以精确地追踪时钟源,详细说明如下。其中相位调整电路可包括相位调整器120、时间误差侦测器130与变量延迟器150。
时间误差侦测器130检测显示信号以决定与时钟源信号有关的同步时钟信号145的计时点。时间误差侦测器130可利用硬件、软件或固件相结合而加以实现,但通常需要足够的架构来检测模拟显示数据的信号阶(SignalLevel),以决定时钟源的时间点t。时间误差侦测器130产生相位误差信号,其中相位误差信号用来表示时钟源信号的相位是否超前、延迟或同步于自时钟产生器140接收的时钟信号145。时间误差侦测器130产生的相位误差信号可以以数种不同形式中的其中一种形式呈现。举例来说,整数可以用于确认相位超前/延迟(Phase Lead/Lag)的总量。信号线可每隔等比于相位超前或延迟总量的时间周期来插入。就另一角度来看,脉冲(Pulse)仅可用来表示信号是否延迟、超前或同步。
相位调整器120接收来自时间误差侦测器130的相位误差信号,并且决定在目前频率期间相位校正的总量。相位调整器120在运作时可具有滤波器的功能,以确保在相位从超前变成延迟的相位校正过程中不会产生过度振荡,反之亦然。相位调整器120可以以数种方法实际操作而得,举例来说,相位调整器120产生用以表示相位校正的数字或模拟信号。以下将更详细说明相位校正器的实施流程。
变量延迟器150根据相位调整器120的输出延迟调整取样时钟155的相位。变量延迟器150可由现有技术提供。多输出(Multiple Taps)的延迟线可用来延迟取样时钟155。
虽然取样时钟155与同步时钟信号145为不同的时钟信号,但对于本技术领域内的技术人员而言,利用相位调整器120来调整取样时钟是显而易见的。相位调整可通过接口连接(interfacing)封闭回路中的时钟产生器来实行,同样地,这对于本技术领域内的技术人员而言也是显而易见的。
模拟数字转换器110取样显示信号以产生影像的像素数据元件,由于在同一期间内,取样时钟的相位可能会被多次调整,所以像素数据元件也可被精确的覆盖(recovered)。
图2是现有技术提供自动取样相位控制系统的架构示意图,揭露于美国公告编号6,268,848号专利。
系统包括模拟数字转换器210、时钟产生器220、相位控制器230、自动系统相位控制器240、控制器250以及显示处理面板260。模拟数字转换器210接收模拟显示信号。模拟数字转换器210在取样时钟所决定的取样频率下产生数字样本。取样时钟为恢复时钟(recovered clock,RCLK)的时间延迟版本。恢复时钟由时钟产生器220所产生。时钟产生器220通常对与模拟显示信号相关的参考信号进行锁相。相位控制器230通过利用控制器250延迟回复时钟的相位来产生取样时钟。
自动系统相位控制器240接收模拟数字转换器210产生的数字样本。自动系统相位控制器240处理数字样本并根据数字样本产生每一显示帧的数值或统计评价。对相位控制器230进行排程,以便调整取样时钟的相位来最大化自动系统相位控制器240产生的数值。控制器250接收自动系统相位控制器240的输出。显示处理面板260接收数字样本与取样时钟。其中显示处理面板260在产生显示影像前会执行多次的数字样本同步与处理。
如上所述,相位校正是利用模拟数字转换器调整取样时钟的相位来实现。相位校正又包括手动相位校正与自动相位校正。相对于手动相位校正,自动相位校正可达到较佳的效果,因为自动相位校正利用统计计算输入信号的特征来决定最佳相位。反之,当在处理不同输入信号时,手动相位校正可能无法找到适当的相位来进行处理。
发明内容
因此,为有效解决以上所述的技术问题,本发明提供了一种数字相位校正方法及系统。
基于上述目的,本发明实施例揭露了一种数字相位校正方法。利用时钟(Clock)对输入信号进行取样,以产生取样信号。并且利用定标器计算并缩放取样信号,产生缩放后信号。滤波所述的缩放后信号,并计算所述的滤波信号的统计值;根据所述统计值并通过调整定标器的相位来执行相位校正,以得到定标器的最佳相位。
本发明实施例揭露了一种数字相位校正系统,包括定标器、滤波器、计算器以及相位控制器。
定标器用以缩放取样信号样本以产生缩放后信号。滤波器耦接于定标器,用以滤波缩放后信号。计算器耦接于该滤波器,计算滤波信号的统计值。相位控制器耦接于计算器与定标器,用以根据统计值并通过调整定标器的相位来执行相位校正。
本发明揭露的数字相位校正方法及系统,能够选择适当的取样相位进行相位校正,确保取样输出不会失真。
附图说明
图1是现有技术提供显示单元的架构示意图。
图2是现有技术提供自动取样相位控制系统的架构示意图。
图3A~图3D是利用13.5MHz的取样频率来取样6.75MHz的视频信号的四个不同相位的波形示意图。
图4是根据本发明一实施例降频定标器的数字相位校正示意图。
图5是根据本发明一实施例具有两个定标器的电视解码器的方框示意图。
图6是根据本发明一实施例具有相位控制器的定标器的方框示意图。
图7是根据本发明一实施例定标器的输入与输出的示意图。
图8是图7所示的定标器的示意图。
图9是根据本发明一实施例具有相位控制器的定标器的方框示意图。
图10是根据本发明一实施例数字相位校正系统的方框示意图。
图11是根据本发明提供一实施例数字相位校正方法的流程图。
图12是显示图11中步骤S1204的数字相位校正方法的流程图。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂,下文特举较佳实施例,并配合说明书附图中图3A至图12做详细说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置用以说明本发明内容,并非用以限制本发明。且实施例中图式标号部分重复,是为了简化说明,并非表示不同实施例之间的关联性。
以Nebraska公共电视(NPTV)为例,根据奈奎斯特(Nyquist)取样定理,视频信号的最高频率为6.75MHz,取样频率必须大于两倍的最高频率以防止信息丢失。电视解码器通常将输入信号取样为27MHz的数字信号。国际无线电咨询委员会(International Consultative Committee for Radio,CCIR)标准定义的电视信号只承载了13.5MHz的信号数据,且取样的输入信号从27MHz的取样频率降至较低的取样频率。例如,从27MHz降至4倍的色彩负载波频率(Color Sub-Carrier Frequency,FSC)以分离亮度(Luminance)与色度(Chrominance),然后由4倍的色彩负载波频率降至13.5MHz。FSC为美国国家电视标准委员会(National Television Standards Committee,简称为NTSC)与PAL标准中的色彩负载波频率,色彩负载波频率在NTSC标准中约为3.58MHz,而在PAL标准下约为4.43MHz。因为13.5MHz不大于两倍的最高频率(即6.75MHz),若选择了不适合的取样相位,则可能会导致取样数据失真。相位校正应用于视频解码系统,以通过选择适当的取样相位确保取样输出不会失真。
图3A~图3D是利用13.5MHz的取样频率来取样6.75MHz的视频信号的四个不同相位的波形示意图。图3A~图3D分别显示取样相位0、π/4、π/2与3π/4的不同取样结果,其中虚线表示利用13.5MHz的取样频率来取样6.75MHz的信号所得的取样结果。在本例中,当取样相位等于π/2时,输出振幅为最大,其表示π/2为最佳取样相位。
有关具有数字定标器(缩放)功能的视频系统,其优点为可通过定标器的最小输出时钟率来执行相位校正。
图4是根据本发明一实施例降频定标器的数字相位校正示意图。模拟数字转换器(Analog to Digital Converter,ADC)410以27MHz的取样时钟频率对基于承载频率为6.75MHz的模拟信号进行取样,并且传送取样信号给降频定标器430。降频定标器430将取样信号降频至13.5MHz。相位控制器450决定降频定标器430的相位以将取样误差尽可能的保持在最小的状态。
图5是根据本发明一实施例具有两个定标器的电视解码器的方框示意图。相位校正可通过模拟数字转换器610或定标器630、650来达成。由于电视解码器在定标器630、650中会发生拥塞锁定与水平同步信号(简称HSYNC)锁定,所以在模拟数字转换器610执行相位校正并无任何意义。因此,与定标器630相比,定标器650具有较低的输出时钟,所以选择在定标器650中执行相位校正。定标器650执行水平同步信号锁定以产生相位,并用以缩放水平同步信号。
图6是根据本发明一实施例具有相位控制器的定标器的方框示意图。相位控制器710接收同步信号与缩放率(Scaling Ratio)以产生相位0,定标器730根据自相位控制器710取得的相位0输出数据,定标器730根据相位0决定缩放的位置。
图7是根据本发明一实施例定标器730的输入与输出的示意图。定标器730的输入标示为X-3~X4,且相对于目前输入样本X0的位置,根据相位0找到目前输出样本的缩放位置P。图8是图7所示的定标器730的示意图。定标器730包括多个延时器D。系数表接收相位0以输出一组缩放系数C-3~C4,定标器730的输出是根据缩放系数与输入计算而得。参考图7,定标器730的初始相位是根据降频缩放率(Down scaling ratio)M(M<1)与同步信号计算而得。
适当的使用水平同步信号锁定可使显示帧稳定输出。若可维持固定的相位偏移量,即使输入数据未对齐(align)水平同步信号,仍可正常显示帧。可以将可编程相位偏移量加入到相位0以执行数字手动校正。图9是根据本发明一实施例具有相位控制器的定标器的方框示意图。相位控制器1010根据同步信号与缩放率产生相位0。并将相位偏移量加入到相位0以产生相位1,然后将相位1传送到定标器1030以执行相位校正。
数字相位校正可以类似方法来施行。计算缩放后信号中的绝对值以产生每一相位偏移量的统计值。最佳相位偏移量将统计值放大到最大值。在其它实施例中,统计值是通过加总定标器输出信号的滤波信号的绝对值或平方值而得。
图10是根据本发明一实施例数字相位校正系统的方框示意图。该系统包括定标器1110、滤波器1130、计算器1150、相位控制器1170与面板1190。
模拟数字转换器(未显示)对显示信号(即输入信号)进行取样,并且将取样信号传送给定标器1110。定标器1110缩小(或放大)取样信号,并且判断是否接收到连续输入信号或较大的帧变化,即判断输入信号是否来自静态帧。若输入信号是来自静态帧,则定标器1110设定相位偏移量为0,然后将缩放后信号传送给滤波器1130。其中滤波器1130具体为高通滤波器。滤波器1130滤波缩放后信号中所需的成分,例如,高频成分、边缘或波峰。计算器1150计算滤波信号中的统计值,例如,绝对值或滤波信号中的能量。将相位偏移量自0增加到最大相位偏移量,以找到可决定最大统计值的最佳相位偏移量。
在某些实施例中,相位控制器1170判断统计值是否大于最大值。若统计值大于最大值,则相位控制器1170将统计值与对应的目前相位偏移量分别设为最大值与最佳相位偏移量。若统计值小于或等于最大值,则相位控制器1170判断目前相位偏移量是否等于最大相位偏移量。若目前相位偏移量小于最大相位偏移量,则相位控制器1170将预设值加入到目前相位偏移量,并且根据目前相位偏移量重复统计值的计算与比较,以更新最大值与最佳相位偏移量。若目前相位偏移量等于最大相位偏移量,则相位控制器1170将最佳相位偏移量设定为最后相位偏移量,最后相位偏移量结合通过同步信号与缩放率所决定的初始相位(相位0)而成为定标器1110的最佳相位。在本实施例中,相位=相位0+相位偏移量(最佳相位偏移量)。
校正定标器1110的相位以产生较佳的缩放信号,以显示在面板1190上。
图11是根据本发明一实施例数字相位校正方法的流程图。
在本发明实施例中,先定义初始相位、最大相位偏移量与增量大小。首先,输入模拟显示信号并利用时钟信号对其进行取样,以将模拟显示信号转换成数字信号(步骤S1201),然后利用定标器对数字信号的样本进行缩放以产生缩放后信号(步骤S1202)。此定标器如图7中所示。判断是否接收到连续输入信号或有较大的帧变化(步骤S1203),若是,则执行数字相位校正(步骤S1204),以取得定标器的最佳相位;若否,则此次流程结束。定标器利用最佳相位偏移量缩放数字信号,以取得较佳的显示信号。
图12是显示图11中步骤S1204的数字相位校正方法的流程图。
首先,将初始相位设为预设值(例如,0)(步骤S1301)。将缩放后信号传送给滤波器(步骤S1302)。计算统计值(步骤S1303),例如,滤波信号绝对值的加总。接着,判断统计值是否大于最大值(步骤S1304)。若统计值大于最大值,则将统计值与目前相位偏移量分别设为最大值与最佳相位偏移量(步骤S1305)。若统计值小于或等于最大值,或者已设定最大值或最佳相位偏移量,则接着判断目前相位偏移量是否等于最大相位偏移量(步骤S1306)。若目前相位偏移量不是最大相位偏移量,则将预设值(例如,1)加到目前相位偏移量(步骤S1307),并且返回至步骤S1302,根据目前相位偏移量重复统计值的计算与比较。若目前相位偏移量即为最大相位偏移量,则将最佳相位偏移量设定为最后相位偏移量(步骤S1308),以推导出定标器的最佳相位(步骤S1309)。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,都应属本发明的涵盖范围。
Claims (16)
1.一种数字相位校正方法,该方法包括:
利用时钟对输入信号进行取样,以产生取样信号;
利用定标器计算并缩放所述的取样信号,产生缩放后信号;
滤波所述的缩放后信号,并计算所述的滤波信号的统计值;以及
根据所述统计值并通过调整所述的定标器的相位来执行相位校正,以得到所述的定标器的最佳相位。
2.如权利要求1所述的数字相位校正方法,其特征在于,该方法还包括:
判断所述的输入信号是否来自静态帧;以及
若是,则执行所述的相位校正。
3.如权利要求2所述的数字相位校正方法,其特征在于,所述的执行相位校正还包括:
初始设定相位偏移量为0;
滤波所述的缩放后信号以产生滤波信号;
计算所述的滤波信号的统计值;
判断所述的统计值是否大于最大值;以及
若所述的统计值大于所述的最大值,则将所述的统计值与目前相位偏移量分别设为所述的最大值与最佳相位偏移量。
4.如权利要求3所述的数字相位校正方法,其特征在于,该方法还包括:
若所述的统计值小于或等于所述的最大值,则判断所述的目前相位偏移量是否等于最大相位偏移量;
若所述的目前相位偏移量小于所述的最大相位偏移量,将预设值加入到所述的目前相位偏移量,并且根据所述的相加后的目前相位偏移量重复上述统计值的计算与比较,以更新所述的最大值与所述的最佳相位偏移量;以及
若所述的目前相位偏移量等于所述的最大相位偏移量,将所述的最佳相位偏移量设定为最后相位偏移量以进行相位校正。
5.如权利要求4所述的数字相位校正方法,其特征在于,该方法还包括利用所述的定标器根据从初始相位与所述的最后相位偏移量获得的所述的最佳相位,缩放所述的取样信号的信号样本以产生所述的缩放后信号。
6.如权利要求5所述的数字相位校正方法,其特征在于,该方法还包括根据同步信号与缩放率产生所述的初始相位。
7.如权利要求3所述的数字相位校正方法,其特征在于,通过加总所述的滤波信号的绝对值或平方值计算所述的统计值。
8.如权利要求1所述的数字相位校正方法,其特征在于,该方法还包括根据可编程相位偏移量改变所述的定标器的相位。
9.一种数字相位校正系统,该系统包括:
定标器,用以缩放取样信号以产生缩放后信号;
滤波器,耦接于所述的定标器,用以滤波所述的缩放后信号;
计算器,耦接于所述的滤波器,用以计算所述的滤波信号的统计值;以及
相位控制器,耦接于所述的计算器与所述的定标器,用以根据所述的统计值并通过调整所述的定标器的相位来执行相位校正。
10.如权利要求9所述的数字相位校正系统,其特征在于,当所述的取样信号来自静态帧时,所述的相位控制器执行所述的相位校正。
11.如权利要求9所述的数字相位校正系统,其特征在于,所述的相位控制器初始设定相位偏移量为0,判断所述的统计值是否大于最大值,若所述的统计值大于所述的最大值,则将所述的统计值与目前相位偏移量分别设为所述的最大值与最佳相位偏移量。
12.如权利要求11所述的数字相位校正系统,其特征在于,若所述的统计值小于或等于所述的最大值,则所述的定标器判断所述的目前相位偏移量是否等于最大相位偏移量;若所述的目前相位偏移量小于所述的最大相位偏移量,则将预设值加入到所述的相位偏移量,并且根据所述的相加后的目前相位偏移量重复上述统计值的计算与比较;以及若所述的目前相位偏移量等于所述的最大相位偏移量,将所述的最佳相位偏移量设定为最后相位偏移量以进行相位校正。
13.如权利要求12所述的数字相位校正系统,其特征在于,所述的定标器根据从初始相位与所述的最后相位偏移量获得的所述的最佳相位,缩放所述的取样信号的信号样本以产生所述的缩放后信号。
14.如权利要求13所述的数字相位校正系统,其特征在于,所述的相位控制器还根据同步信号与缩放率产生初始相位。
15.如权利要求9所述的数字相位校正系统,其特征在于,所述的计算器通过加总所述的滤波信号的绝对值或平方值计算所述的统计值。
16.如权利要求9所述的数字相位校正系统,其特征在于,所述的滤波器为高通滤波器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82061006P | 2006-07-28 | 2006-07-28 | |
US60/820,610 | 2006-07-28 | ||
US11/736,736 | 2007-04-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101114417A CN101114417A (zh) | 2008-01-30 |
CN100570679C true CN100570679C (zh) | 2009-12-16 |
Family
ID=39022738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101391479A Expired - Fee Related CN100570679C (zh) | 2006-07-28 | 2007-07-26 | 数字相位校正方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100570679C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105930241B (zh) * | 2016-05-05 | 2018-06-08 | 福州瑞芯微电子股份有限公司 | Emmc接口和nand接口的相位调整方法及装置 |
CN108243305B (zh) * | 2016-12-26 | 2020-12-15 | 聚晶半导体股份有限公司 | 影像捕获设备与其相位对焦的校正方法 |
CN109493782A (zh) * | 2018-12-19 | 2019-03-19 | 惠科股份有限公司 | 信号校正控制器、信号校正控制方法及显示装置 |
-
2007
- 2007-07-26 CN CNB2007101391479A patent/CN100570679C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101114417A (zh) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5621478A (en) | Multistandard decoder for video signals and video signal decoding method | |
US8174621B2 (en) | Digital video decoder architecture | |
EP0528548B2 (en) | Universal video output device | |
CN100536577C (zh) | 解码复合视频的模数转换系统、视频解码器及其相关方法 | |
CN101951489B (zh) | 一种视频同步像素时钟产生电路 | |
CA2132466A1 (en) | Color separator for digital television | |
US6556249B1 (en) | Jitter cancellation technique for video clock recovery circuitry | |
CN100570679C (zh) | 数字相位校正方法及系统 | |
EP0842583B1 (en) | Recovering horizontal synchronization | |
US20130271650A1 (en) | Video display apparatus and video processing method | |
WO2006044181A1 (en) | Inverse tracking over two different clock domains | |
TWI380259B (en) | Digital phase calibration method and system | |
US7095452B2 (en) | Clamp circuit for clamping a digital video signal | |
EP2495963A2 (en) | Video display apparatus and video processing method | |
US8643783B2 (en) | Vertical field detection for television receivers | |
JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
CN100542235C (zh) | 视频信号自动增益控制电路及方法 | |
CN201174745Y (zh) | 视讯自动增益控制电路 | |
JPS6019365A (ja) | 垂直輪郭回路 | |
CN115103142A (zh) | 一种用于提高模拟视频信号质量的视频切换矩阵 | |
KR100709374B1 (ko) | 동기보상이 가능한 영상처리장치 및 그의 동기보상방법 | |
JPH0370287A (ja) | ハイビジョン受信機の時間圧縮装置 | |
JPH09163316A (ja) | 画像変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 |
|
CF01 | Termination of patent right due to non-payment of annual fee |