CN101599526B - 制备涂布导体用成形衬底的工艺及使用该衬底的涂布导体 - Google Patents

制备涂布导体用成形衬底的工艺及使用该衬底的涂布导体 Download PDF

Info

Publication number
CN101599526B
CN101599526B CN2009101437005A CN200910143700A CN101599526B CN 101599526 B CN101599526 B CN 101599526B CN 2009101437005 A CN2009101437005 A CN 2009101437005A CN 200910143700 A CN200910143700 A CN 200910143700A CN 101599526 B CN101599526 B CN 101599526B
Authority
CN
China
Prior art keywords
substrate
layer
texture
shaped substrates
coated conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101437005A
Other languages
English (en)
Other versions
CN101599526A (zh
Inventor
于尔根·埃伦伯格
马克·O·里克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexans SA
Original Assignee
Nexans SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexans SA filed Critical Nexans SA
Publication of CN101599526A publication Critical patent/CN101599526A/zh
Application granted granted Critical
Publication of CN101599526B publication Critical patent/CN101599526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0632Intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628Nonplanar uniform thickness material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Laminated Bodies (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

涂布导体用成形衬底的制备工艺及使用该衬底的涂布导体。本发明涉及适用于涂布导体制造的变形衬底的制备工艺,该工艺允许织构缓冲层已经形成在其上的织构衬底的变形。

Description

制备涂布导体用成形衬底的工艺及使用该衬底的涂布导体
技术领域
本发明涉及用于涂布导体的成形衬底(shaped substrate)的制备工艺,具体地涉及允许将衬底例如成形为圆线的改善的自由度并且因此允许涂布导体(coated conductor)成形的改善的自由度的工艺,以及涉及使用该衬底的涂布导体。
背景技术
涂布导体具有长度大的形状,例如带(tape)或条。通常,它们由衬底、高温超导材料的活性层(active layer)以及在衬底和超导层之间的可变数目的缓冲层构成。缓冲层用于补偿所用材料的各种不同性能。
尽管不限于此,目前化学式为REBa2Cu3O7-x的稀土钡铜酸盐型超导体通常用于涂布导体的制造中。其具体一例是公知标记为YBCO-123的超导体,其中数字组合123代表元素Y、Ba和Cu的化学计量比。
在涂布导体的制造中的主要问题是超导材料的晶粒的结晶取向。为了具有良好的超导性能,例如就临界电流密度(Jc)和临界电流(Ic)而言,超导材料应具有高度的取向或织构,单个的晶粒基本上彼此平行地取向并且相对于彼此的倾斜尽可能地小。优选地,超导层具有双轴织构,即晶粒既相对于表面的平面沿相同方向排列(a-b取向)又垂直于该平面(c轴取向)。
双轴织构的质量通常由结晶面内(in-plane)和面外(out-of-plane)的晶粒间取向差(misorientation)角度来表示,该取向差角度反应单个晶粒相对于彼此的倾斜程度。取向差角度越小,层的织构越好(“越明显”)。
通常,织构的程度由表征一层的晶粒的面内和面外取向分布函数的X射线衍射来确定。
基于X射线数据,可以获得面内φ扫描(Δφ)和面外摇摆曲线(Δω)的半高宽(FWHM)的数值。各个FWHM数值越小,织构越明显。
待生长层的取向可以通过外延生长实现。外延生长是指待生长层采用该待生长层生长于其上的衬底或层的结晶取向的工艺。
有两种类型的外延:同质外延是指将层生长在相同材料的衬底上,而异质外延是指将层生长在不同材料的衬底上。
也就是,所生长的层的结晶取向与该层沉积在其上的下层的结晶取向直接相关。
因此,对于待外延生长层的取向(织构)的质量,下层即模板层的取向的质量是决定性的。
目前有两种主要方法获得所需的织构。根据第一种方法,高织构的缓冲层通过需要高真空的直接物理涂布工艺(例如离子束辅助沉积(IBAD))沉积在多晶随机取向的衬底上。高织构的缓冲层用于将期望的织构转移到生长在该缓冲层上的超导体层。此高真空沉积工艺需要昂贵的设备。此外,对长度大的衬底的涂布是困难的。
根据第二种方法,使用了高织构的衬底,这种高织构的衬底可以通过机械加工例如RABiT(衬底的轧制辅助双轴织构)来获得。这里,衬底的织构转移到缓冲层,然后转移到沉积在其上的超导体层。由于此方法使用了外延生长,所以不再需要采用用于获得期望取向的缓冲层的直接沉积工艺(例如IBAD)。
本发明涉及基于适当织构的衬底的第二种方法。
已知有用于在(双轴)织构的衬底上生长缓冲层的多种沉积方法。示例有例如脉冲激光沉积、物理气相沉积、电子束沉积和溅射的真空工艺以及例如金属有机化学气相沉积(MOCVD)和化学溶液沉积(CSD)的非真空工艺。
根据涂布导体制造的这一方法,衬底的织构的质量是允许形成超导性能良好的高温超导材料的活性层的基本特征。如果衬底的织构差,就无法获得具有期望的良好排列取向的活性层,而良好的排列取向是超导性能的先决条件。
然而,在使用织构的衬底时存在问题,即涂布导体的最终形状已经固定。一旦衬底已经被织构,无法通过变形和退火使其成形,因为在成形形变期间引入的缺陷在接着的退火期间消失从而破坏了织构。然而,如上所述,无法通过外延生长在具有差的和/或有缺陷的织构的衬底或下层上分别生长良好取向的层、缓冲层和活性层。
另外,目前衬底的织构通过机械加工来进行,机械加工需要平坦且规则的表面。因此,如果衬底在加工之前例如成形为诸如圆形或多角形的弯曲不规则形状,则用于织构的机械加工是困难的,或者甚至不再可用。
这意味着,在目前工艺中,避免形成一次织构的衬底,这将应用限制在适于平坦带状的衬底并且大大限制了应用领域。
美国专利6114287涉及一种用于使在织构的表面上外延沉积的可塑的金属缓冲物机械变形以最小化或消除表面不规则并同时保持缓冲层的双轴织构的方法。该方法包含如下步骤:在双轴织构的衬底上沉积金属缓冲层的外延层;以及在平滑的表面之间使外延层变形。因此,该专利的总的目的是使织构衬底上的外延沉积层平滑。该美国专利的另一目的是提供一种通过在平滑表面之间致密化来制备具有致密的高温超导体(HTS)的前驱体(precursor)的方法。为了消除表面粗糙度或致密化,涂布衬底在平滑的表面之间机械变形,例如,在抛光的辊(roll)之间轧制或在抛光的压板(platen)之间按压。在美国专利6114287的方法中,经处理的涂布衬底保持它们初始的平面几何形状。
WO 03/019589 A1涉及一种用于获得线圈构造的涂布导体的工艺。由于层的脆性,所以认为难以通过简单缠绕涂布导体带获得此线圈构造。根据WO 03/019589 A1,此问题可以通过将各层以线圈构造直接沉积在样板(former)上。也就是,线圈构造通过沉积工艺(例如IBAD)“写”在框架上。没有关于使涂布衬底成形,即,使涂布的织构衬底从第一形状变形到第二形状的暗示。而且,没有使涂布衬底进行成形步骤,即,使衬底和缓冲层同时地成形的暗示。
DE 19724618 A1涉及一种制备具有氧化物陶瓷超导材料层的波纹(corrugated)金属管的工艺,该波纹金属管通过使涂布有超导材料的平坦金属衬底沿其纵轴弯曲以获得对开管(slit tube)并焊接狭缝而制备。没有关于衬底和/或超导层的任何织构的暗示。此外,氧化物陶瓷超导材料非常易于在变形时损坏。
发明内容
本发明的目的是提供一种使用织构衬底制造涂布导体的工艺,该工艺允许形成已织构的衬底并仍然允许外延生长高温超导材料的良好排列的活性层。具体地,本发明的目的是提供一种用于外延生长超导相的成形衬底的制备工艺。
根据本发明,此目的通过一种用于制备具有弯曲表面的涂布导体的成形衬底的工艺来实现,该工艺包含以下步骤:向具有平坦表面的织构衬底提供一个或多个织构的缓冲层;对覆盖有该初始的缓冲层的衬底进行成形步骤;以及通过外延生长将织构的第二缓冲层提供到初始的缓冲层上。
此外,本发明涉及通过本发明的工艺获得的包含成形衬底的涂布导体。
根据本发明,可以获得就成形而言具有改善自由度的长度大的涂布导体。
此外,根据本工艺,可以获得具有大致上圆形或多边形截面的线形式的涂布导体。
具体地,根据本工艺,该圆线涂布导体可以从扁平衬底带获得。
例如,根据本工艺,扁平衬底带可以沿其纵轴弯曲以获得圆线。
根据本发明,在形变或成形工艺之前,织构衬底涂布有第一缓冲层,第一缓冲层采用衬底的织构。根据需要,另外的缓冲层可以通过外延生长沉积在第一缓冲层上,也即,下层用作生长于其上的层的模板。
已经发现,与衬底相反,缓冲层在任何成形或形变工艺期间保持足够的织构记忆性。由此,初始缓冲层可以用于获得附加缓冲层的织构。另一方面,通过附加缓冲层,至少最开始的初始缓冲层的缺陷(例如裂纹、多孔性等)被抑制,这些缺陷可由前述成形处理产生。所涉及的工艺是自外延的,其不依赖于下面金属衬底的织构的质量。
对于本发明,“成形衬底”表示织构的衬底,该织构的衬底在已经织构之后,并且具体而言在沉积至少一个初始缓冲层之后,被变形/成形处理。
根据本发明,术语“长度大”是指具有显著超过宽度和高度的纵轴的带型体或线型体。
根据本发明,在使涂布有至少一个初始缓冲层的衬底变形为期望形状之后,附加缓冲层外延生长在最开始的初始缓冲层上。优选地,所述附加缓冲层具有与最开始的初始缓冲层相同的成份。通过该附加缓冲层,抑制了由于成形工艺至少在最开始的面初始缓冲层中引起的任何缺陷,获得了具有高质量的织构的基本上无缺陷的层,该层适于作为超导材料的活性层的外延生长模板。
本发明提供了超导涂布导体的最终形状的更多自由度。没有对目前使用的带的平坦形状的限制。根据本发明,可以获得具有弯曲表面(例如圆形、椭圆形或多边形截面)的衬底。该成形衬底适于制造具有圆形或椭圆形线的长度大的涂布导体。例如,圆形或诸如六边形的多边形的截面有利于增大电性能的各向同性并促进用于特定应用的设计和制造。
衬底的成形/变形可以通过用于获得期望形状的任何方法实现。本发明的用于使衬底成形的合适工艺的示例是辊轧(rolling)、拉伸(drawing)、焊接(welding)等。因此,根据本发明,还可以使传统带状衬底进行拉伸工艺以减小直径或将平面带形成为例如对开管的管形。
例如,根据本发明,诸如带的衬底可以通过将带沿其纵向方向形成为对开管且纵向边缘沿变形时形成的纵向狭缝相互毗邻,由此形成为管形。从而,可以获得HTS导线,其可以像传统线一样被进一步加工。如果需要,狭缝可以被封闭,例如通过焊接。
带的形成可以绕大致上管形或线形的中心核来进行。优选地,中心核由金属例如钢等制成。获得的具有中心核的管可以被拉伸直到管紧密地邻接在中心核上。
为了成形和拉伸,可以采用通常公知的用于金属片和金属带的加工的成形工艺。管状涂布导体的制造可从引用结合于此的EP 1916720 A1得知。
通常对于本发明,可以使用具有合适织构的任何衬底,优选地具有双轴织构的衬底。
适于作为用于涂布导体的衬底的材料以及用于织构这些材料成为可用作涂布导体的衬底的工艺在本领域是众所周知的。
合适衬底的特定示例是双轴织构的金属衬底,其可通过例如使用重冷辊轧和随后退火的RABiT工艺获得。合适金属的示例是Cu、Ni、Ag或基于这些金属的合金,例如具有从W、Mo、Mn等选出的至少一种合金成份的Ni基合金。
在本发明中,原则上,形成初始缓冲层和附加缓冲层的材料并不受特定的限制,只要可以外延生长即进行织构转移即可。可以使用已知的可用作缓冲层并允许外延生长的任何材料。对于本发明,材料应当能够外延生长在衬底上并允许沉积在其上的附加的层的外延生长。
附加缓冲层的材料可以与至少最开始的初始缓冲层的相同,这表明附加缓冲层同质外延生长在最开始的初始缓冲层上。
用于附加缓冲层的材料可以不同于第一缓冲层的材料,这表明附加缓冲层异质外延生长在最开始的初始缓冲层上。
在此情况下,为了允许织构转移,需要最开始的初始缓冲层与附加缓冲层的合适的晶格匹配,从而允许不受干扰的外延生长。小的晶格失配可以支持无缺陷的层的生长。然而,当失配增大时,增大的应变在生长的层中产生,且取向的转移变得越来越差。
缓冲层的同质外延和合适匹配的材料组合的选取在涂布导体的制备中是众所周知的。
优选地,对于本发明,附加缓冲层使用与至少最开始的初始缓冲层相同的材料。
本发明至少最开始的初始缓冲层和附加缓冲层可以由RE2B2O7型的材料制成,其中RE为从La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Y、Tm、Yb和Lu中选出的至少一种,以及B为从Zr和Hf中选出的至少一种。
根据本发明,至少最开始的初始缓冲层和附加缓冲层的材料可以具有化学式RE2-xB2+xO7,其中-0.4≤x≤+0.7,优选地-0.3≤x≤0.3。
通过改变存在于缓冲层中的RE和B的比例和/或性质,可以调整晶格参数。晶格参数的改变可以通过调整晶格失配来支持外延生长。
例如,考虑到YBCO超导体层的外延生长的晶格匹配,缓冲层La2Zr2O7(LZO)已被证明是特别有用的。
合适的缓冲层材料的另外的示例是MgO、钇稳定二氧化锆(YSZ)、(Ce1-ZREZ)O2(其中0≤z≤0.5)以及具有如上定义的RE的REMnO3
作为本发明的超导材料,原则上,可以使用任何氧化物超导体,例如稀土钡铜酸盐型超导体、铋锶钙铜酸盐型超导体(例如已知标记为BSCCO-2212和BSCCO-2223的超导体,特别地其中Bi部分被Pb取代的超导体)、或者铊基和汞基超导体,例如分别为铊锶钙钡铜酸盐型超导体和汞钡锶钙铜酸盐型超导体。优选的超导材料是REBCO-123,RE如上所述定义,具体地为YBCO-123,该超导体可以被其它的金属例如Ag掺杂。
对于本发明,不存在对于缓冲层和活性层的沉积方法的特定限制。例如可以使用以上提及的任何方法。然而,考虑到减少成本和较高的沉积速率,化学非真空工艺例如化学溶液沉积是优选的。
通常,根据CSD,例如化学式为RE2-xB2+xO7的缓冲层的层可以通过形成金属有机化合物从溶液沉积膜在衬底上来制造。在此工艺中,可以使用合适的RE和B前驱体化合物在有机溶剂中的化学计量的混合物。获得的新膜通常在200℃和500℃的温度之间被进一步干燥、热分解(烧尽有机物)。接着在高的温度下进行结晶,例如不超过期望的最终氧化物膜的熔化温度的一半的温度表明是有用的。氧化物膜的生长工艺是固态生长工艺,与无定形玻璃中的结晶相当。
CSD可以分为三种主要方法:
1.使用金属羧酸盐化合物的金属有机分解(MOD);
2.在有机溶剂中使用金属醇盐作为前驱体的溶胶凝胶金属有机法;以及
3.螯化工艺(chelate process),其是金属有机方法的变型。
金属有机分解的子群是使用金属三氟醋酸盐作为前驱体的三氟醋酸盐(TFA)法。
用于获得超导材料的缓冲层和活性层的这些工艺在本领域是众所周知的,存在大量与其相关的文献。
本发明所使用的缓冲层用于通过外延生长将取向转移到生长在其上的层。此外,它们通过防止任何成份扩散和金属衬底氧化而用作化学阻挡物。
在超导材料的活性层之上可以沉积一个或多个附加的层,例如金属分流层、金属保护层和绝缘层。金属分流层和金属保护层可以通过电镀沉积并可以由Ag、Au、Cu等制成。绝缘体可以通过挤压已知的绝缘体例如聚酯、聚醚醚酮(PEEK)等形成。
具体实施方式
在下文中,本发明的原理通过参照特定实施例进一步阐明。
示例
第一La2Zr2O7缓冲层使用盘绕系统(reel-to-reel system)沉积在10mm宽、80μm厚、10m长的Ni 5%W RABIT衬底。
基本上,将带在La和Zr的乙酰丙酮化物在丙酸中的0.45M溶液中浸渍涂布,以常规的方式干燥溶胶层、使获得的层热分解并结晶。
所得的涂布带被转变为管形,从而获得线。为了改变最终的线直径,带宽度可以通过切割调节到4mm。对4mm到10mm宽度的带成形导致约1.3mm到3.2mm直径的线。
由LZO组成的第二缓冲层以与初始第一LZO层基本相同的方式外延生长在具有第一缓冲层的成形衬底上。
初始织构的带衬底(在沉积第一缓冲层和变形步骤之前)以及附加的第二缓冲层的取向(织构)度利用X射线衍射通过确定111φ扫描(面内织构)和ω扫描(面外织构)的FWHM来比较。结果在下面的表中示出。
  FWHMΦ-扫描(面内)(°)   FWHMω-扫描(面外)(°)
  Ni5W-带(在变形之前)   6.5   7.4
  LZO(附加缓冲层)   6.2   7.15
这些结果清楚地表明,在成形具有初始缓冲层的衬底之后,沉积的第二缓冲层的织构的质量不仅与变形之前的衬底的质量可比而且一定程度上得到改善。

Claims (16)

1.一种用于制备适于制造涂布导体的具有弯曲表面的成形衬底的工艺,包含以下步骤:
向具有平坦表面的织构衬底提供一个或多个织构的缓冲层作为初始缓冲层;
将覆盖有初始缓冲层的衬底进行成形步骤,其中在所述成形步骤中,所述平坦表面变形为弯曲表面;以及
通过外延生长将织构的附加缓冲层提供到所述初始缓冲层上。
2.根据权利要求1所述的工艺,
其中使用具有双轴织构的衬底。
3.根据权利要求1或2所述的工艺,
其中使用相同的材料用于最开始的初始缓冲层和用于附加缓冲层。
4.根据前述权利要求1或2所述的工艺,
其中所述成形步骤是从辊轧、拉伸和焊接中选出的至少一种。
5.根据前述权利要求1或2所述的工艺,
其中所述衬底被成形为具有圆形、椭圆形或多边形的截面。
6.根据前述权利要求1或2所述的工艺,
其中所述衬底是绕纵轴弯曲成圆线形状的扁平带。
7.根据前述权利要求1或2所述的工艺,
其中用于所述初始缓冲层和所述附加缓冲层的材料是从MgO、钇稳定二氧化锆、(Ce1-zREz)O2,0≤z≤0.5、REMnO3和RE2-xB2+xO7,-0.4≤x≤+0.7中选出的至少一种,其中RE是从La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Y、Tm、Yb和Lu中选出的至少一种,以及B是从Zr和Hf中选出的至少一种。
8.根据前述权利要求1到7中的任一项的工艺获得的具有弯曲衬底的成形衬底。
9.根据权利要求8所述的成形衬底,
包含外延生长的超导材料的活性层。
10.根据权利要求8或9所述的成形衬底,
还包含一个或多个附加缓冲层。
11.根据权利要求9所述的成形衬底,
其中用于所述活性层的超导材料是REBa2Cu3O7-x型,其中RE是从La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Y、Tm、Yb和Lu中选出的至少一种。
12.根据权利要求11所述的成形衬底,
其中RE至少是Y。
13.根据权利要求8或9所述的成形衬底,
还包含一个或多个附加金属保护层和/或一个或多个附加绝缘层。
14.根据权利要求8或9所述的成形衬底,
其中所述成形衬底是具有圆形、椭圆形或多边形截面的线。
15.使用根据权利要求8到12中的任一项所述的成形衬底用于制造涂布导体的方法。
16.使用根据权利要求15所述的方法,所述涂布导体具有保护层。
CN2009101437005A 2008-06-02 2009-06-02 制备涂布导体用成形衬底的工艺及使用该衬底的涂布导体 Expired - Fee Related CN101599526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08305221A EP2131408B1 (en) 2008-06-02 2008-06-02 Process for the preparation of a shaped substrate for a coated conductor and coated conductor using said substrate
EP08305221.7 2008-06-02

Publications (2)

Publication Number Publication Date
CN101599526A CN101599526A (zh) 2009-12-09
CN101599526B true CN101599526B (zh) 2013-02-06

Family

ID=39739692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101437005A Expired - Fee Related CN101599526B (zh) 2008-06-02 2009-06-02 制备涂布导体用成形衬底的工艺及使用该衬底的涂布导体

Country Status (7)

Country Link
US (1) US8465793B2 (zh)
EP (1) EP2131408B1 (zh)
JP (1) JP5415824B2 (zh)
KR (1) KR20090125707A (zh)
CN (1) CN101599526B (zh)
AT (1) ATE523902T1 (zh)
ES (1) ES2372886T3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2343745A1 (en) * 2010-01-07 2011-07-13 Nexans Coated conductor with improved grain orientation
EP2728590B9 (en) * 2012-04-16 2018-09-05 Furukawa Electric Co., Ltd. Substrate for superconducting film, superconducting wire, and superconducting wire fabrication method
EP2835838B1 (de) * 2013-08-08 2017-02-15 Theva Dünnschichttechnik GmbH Hochtemperatur-Supraleiter-Bandleitersystem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240304A (zh) * 1998-06-18 2000-01-05 住友电气工业株式会社 GaN单晶衬底及其制造方法
US6114287A (en) * 1998-09-30 2000-09-05 Ut-Battelle, Llc Method of deforming a biaxially textured buffer layer on a textured metallic substrate and articles therefrom
CN1447448A (zh) * 2002-03-26 2003-10-08 日本电气株式会社 基于ⅲ族氮化物的半导体基片及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273500A (ja) * 1991-02-28 1992-09-29 Ngk Insulators Ltd 酸化物超電導磁気シールド体及びその製造方法
JPH07172828A (ja) * 1993-12-20 1995-07-11 Mitsubishi Cable Ind Ltd 超電導膜成長用テープ基材ホルダおよび超電導膜成長方法
JP3397474B2 (ja) * 1994-09-30 2003-04-14 キヤノン株式会社 超伝導線
DE19724618A1 (de) * 1997-06-11 1998-12-17 Alsthom Cge Alcatel Supraleiter aus einem längsnahtgeschweißten, gewellten Metallrohr mit einer supraleitfähigen Schicht auf der Basis keramischer Werkstoffe
US6180570B1 (en) * 1998-07-09 2001-01-30 Ut-Battelle, Llc Biaxially textured articles formed by plastic deformation
JP4513142B2 (ja) * 1998-07-30 2010-07-28 住友電気工業株式会社 酸化物超電導素線とそれを集合した酸化物超電導導体および酸化物超電導素線の製造方法
GB0120697D0 (en) * 2001-08-24 2001-10-17 Coated Conductors Consultancy Superconducting coil fabrication
JP4984466B2 (ja) * 2005-09-21 2012-07-25 住友電気工業株式会社 超電導テープ線材の製造方法
DK1916720T3 (da) 2006-10-27 2009-04-14 Nexans Fremgangsmåde til fremstilling af en elektrisk leder med superledningsevne

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240304A (zh) * 1998-06-18 2000-01-05 住友电气工业株式会社 GaN单晶衬底及其制造方法
US6114287A (en) * 1998-09-30 2000-09-05 Ut-Battelle, Llc Method of deforming a biaxially textured buffer layer on a textured metallic substrate and articles therefrom
CN1447448A (zh) * 2002-03-26 2003-10-08 日本电气株式会社 基于ⅲ族氮化物的半导体基片及其制造方法

Also Published As

Publication number Publication date
JP2009295579A (ja) 2009-12-17
EP2131408B1 (en) 2011-09-07
US20100143660A1 (en) 2010-06-10
CN101599526A (zh) 2009-12-09
ES2372886T3 (es) 2012-01-27
EP2131408A1 (en) 2009-12-09
KR20090125707A (ko) 2009-12-07
ATE523902T1 (de) 2011-09-15
JP5415824B2 (ja) 2014-02-12
US8465793B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
US6440211B1 (en) Method of depositing buffer layers on biaxially textured metal substrates
US6730410B1 (en) Surface control alloy substrates and methods of manufacture therefor
EP1805817B1 (en) Thick superconductor films with improved performance
US6270908B1 (en) Rare earth zirconium oxide buffer layers on metal substrates
US7261776B2 (en) Deposition of buffer layers on textured metal surfaces
EP0884787B1 (en) Oxide superconductor wire and method of manufacturing the same
KR20020035837A (ko) 코팅된 전도체 후막 전구체
JP5513154B2 (ja) 酸化物超電導線材及び酸化物超電導線材の製造方法
US20050065035A1 (en) Superconductor methods and reactors
JP5415696B2 (ja) 機能が向上された厚膜超伝導フィルム
JP2008514545A5 (zh)
CN101599526B (zh) 制备涂布导体用成形衬底的工艺及使用该衬底的涂布导体
EP2592632A1 (en) Superconducting thin film substrate and superconducting thin film, and superconducting thin film substrate manufacturing method
JP2003300726A (ja) テープ状酸化物超電導体及びその製造方法
JP2003034527A (ja) 厚膜テープ状酸化物超電導体及びその製造方法
US8030247B2 (en) Synthesizing precursor solution enabling fabricating biaxially textured buffer layers by low temperature annealing
EP2012373B1 (en) Process for the production of a coated conductor with simplified layer architecture
US7473670B2 (en) Process for producing rare earth oxide superconductor
KR100721901B1 (ko) 초전도 소자 및 그 제조방법
WO2002093590A1 (fr) Supraconducteur oxyde sous forme de ruban et son mode de fabrication
Beauquis et al. Coated conductors and HTS materials by chemical deposition processes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20150602

EXPY Termination of patent right or utility model